KR870003507A - 집적회로 메모리 시스템 - Google Patents

집적회로 메모리 시스템 Download PDF

Info

Publication number
KR870003507A
KR870003507A KR1019860008153A KR860008153A KR870003507A KR 870003507 A KR870003507 A KR 870003507A KR 1019860008153 A KR1019860008153 A KR 1019860008153A KR 860008153 A KR860008153 A KR 860008153A KR 870003507 A KR870003507 A KR 870003507A
Authority
KR
South Korea
Prior art keywords
address
memory
data
current
series
Prior art date
Application number
KR1019860008153A
Other languages
English (en)
Other versions
KR950007448B1 (ko
Inventor
포엘 존
Original Assignee
아르레뜨 다낭제
톰슨 콤포넌츠-모스테크 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아르레뜨 다낭제, 톰슨 콤포넌츠-모스테크 코포레이션 filed Critical 아르레뜨 다낭제
Publication of KR870003507A publication Critical patent/KR870003507A/ko
Application granted granted Critical
Publication of KR950007448B1 publication Critical patent/KR950007448B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Stored Programmes (AREA)
  • Memory System (AREA)
  • Debugging And Monitoring (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Executing Machine-Instructions (AREA)
  • Complex Calculations (AREA)

Abstract

내용 없음

Description

집적회로 메모리 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따라 구성된 메모리의 전체 블록 다이아그램.
제2도는 제1도의 어드레스 계산 모듀율을 도시한 도면.
제3도는 제1도의 어드레스 범위 모듀율을 도시한 도면.
제4도는 제1도의 데이타 조작 모듀율을 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명
100:억세스 레지스터 120:억세스 제어기 150:데이타 경로 제어기 200:랜덤 억세스 메모리(RAM) 220:RAM 제어기 300:어드레스 계산 유니트 400:어드레스 범위 유니트 500:데이타 조작 유니트

Claims (25)

  1. 적어도 한개의 제어 유니트를 갖고 있으며 메모리 셀의 배열과;
    상기 배열 내에 적어도 한개의 선택된 셀을 어드레싱하기 위한 메모리 어드레스에 응답하는 디코더 수단과;
    메모리 어드레스 데이타 및 메모리 데이타를 저장하기 위한 적어도 한개의 억세스 레지스터아;
    외부 제어신호에 응답하여 상기 일련의 억세스 레지스터를 제어하기 위한 억세스 제어기 수단과;
    상기 메모리 셀 배열을 상기 일련의 억세스 레지스터에 접속하는 스위치 가능한 도체 회로망으로 구비된 단일 칩상의 집적회로 메모리 시스템에 있어서,
    상기 시스템은 적어도 한개의 모드 파라미터 및 제어 파라미터를 저장하기 위한 적어도 한개의 부가적인 억세스 레지스터와;
    입력 기준 신호로부터 현행 메모리 어드레스를 발생시키며, 상기 일련의 억세스 레지스터와 상기 메모리 셀의 배열간의 어드레스 데이타 경로에서 접속되는 어드레스 발생 수단과;
    일련의 억세스 레지스터에 저장된 적어도 한 개의 모드 파라미터에 의해 지정된 동작의 적어도 두 개의 다른 메모리 모드에서 상기 도체 회로망과 상기 어드레스 발생수단을 저장된 프로그램제어하에 제어하기 위한 제어기 수단을 구비하여, 이로 인하여 상기 메모리 셀의 배열이 적어도 두 개의 다른 메모리 형태에서 논리적으로 구성될 수 있는 것을 특징으로 하는 집적회로 메모리 시스템.
  2. 제1항에 있어서,
    상기 어드레스 발생수단이 개시 어드레스의 작동으로 인하여 데이타를 저장하기 위한 현행 어드레스를 발생시키며 상기 현행 데이타가 기입 포인터 레지스터에 저장되는 것을 특징으로 하는 집적회로 메모리 시스템.
  3. 제2항에 있어서,
    상기 어드레스 발생수단이 상기 메모리 시스템에서 구체화된 FIFO 메모리 논리구조를 위해 현행 어드레스를 발생시키기 위한 수단을 포함하는 것을 특징으로 하는 집적회로 메모리 시스템.
  4. 제2항에 있어서,
    상기 어드레스 발생수단이 상기 메모리 시스템에서 구체화된 LIFO 메모리 논리구조를 위해 현행 어드레스를 발생시키기 위한 수단을 포함하는 것을 특징으로 하는 집적회로 메모리 시스템.
  5. 제1항에 있어서,
    상기 어드레스 발생수단이 연속 데이타가 저장되는 것과 같은 것으로서, 예정된 어드레스 범위를 통하여 현행 어드레스를 자동적으로 증가시키기 위한 수단을 포함하며, 이로인하여 상기 예정된 어드레스 범위에서 데이타 블록이 반복된 어드레스 입력없이 저장될 수 있는 것을 특징으로 하는 집적회로 메모리 시스템.
  6. 제1항에 있어서,
    상기 어드레스 발생수단이 상기 제어기 수단에 의해 저장된 프로그램 제어하에 제어된 예정된 데이타 전송 순차 동안에, 제1어드레스 범위내에서 일련의 기록 어드레스를 발생시키고, 제2어드레스 범위내에서 연관된 일련의 기록 어드레스를 발생시키기 위한 수단을 포함하는 것을 특징으로 하는 집적회로 메모리 시스템.
  7. 적어도 한 개의 제어 유니트를 갖고 있으며, 메모리 셀의 배열과;
    상기 배열 내에서 적어도 한개의 선택된 셀을 억세스하기 위한 메모리 어드레스에 응답하는 디코더 수단과;
    메모리 어드레스, 메모리 데이타, 모드 및 제어 파라미터를 저장하기 위한 적어도 한개의 입력/출력단자에 접속되는 적어도 한개의 억세스 레지스터와;
    상기 메모리 셀의 배열을 상기 일련의 억세스 레지스터에 접속하는 도체 회로망과;
    입력신호에 응답하여 현행 메모리 어드레스상의 논리동작을 수행하기 위한 상기 메모리 셀 배열과 상기 일련의 억세스 레지스터간에 접속되는 어드레스 논리 동작수단과;
    상기 일련의 억세스 레지스터에 저장된 적어도 한개의 모두 파라미터에 의해 지정된 동작의 적어도 두개의 다른 메모리 모드에서 상기 도체 회로망 및 어드레스 논리 동작 수단을 제어하기 위한 제어기 수단을 구비하는 것을 특징으로 하는 집적회로 메모리 시스템.
  8. 제7항에 있어서,
    상기 적어도 두 개의 메모리 모드는 상기 메모리 시스템이 상기 일련의 억세스 레지스터 내에서 스택포인터, 개시 어드레스 및 데이타 레지스터를 갖고 있는 LIFO 스택으로서 기능하는 스택 모드를 포함하며,
    상기 스택 포인터의 현행 값이 상기 제어기 수단의 제어하에 상기 어드레스 논리 동작 내에서 어드레스 계산 수단에 의해 계산되는 것을 특징으로 하는 집적회로 메모리 시스템.
  9. 제7항에 있어서,
    상기 프로그램된 레지스터 제어기가 상기 메모리 어드레스 터지스터용 현행 값을 계산하도록 예정된 모드에서 상기 어드레스 발생수단을 작동시키기 위한 상기 제어기 수단내에서 저장프로그램을 선택하도록 모드 제어신호의 예정된 패턴에 응답하며;
    상기 프로그램된 억세스 레지스터 제어기가 상기 제어기 수단에 상기 저장프로그램 내에서의 선택된 명령어의 순차를 개시하도록 외부 제어신호에 응답하는 것을 특징으로 하는 집적회로 메모리 시스템.
  10. 제7항에 있어서,
    상기 어드레스 논리 동작수단은 상기 현행 어드레스가 허용범위 내에 있는가를 결정하기 위해 현행 메모리 어드레스를 적어도 한개의 기준 어드레스와 비교하는 것을 특징으로 하는 집적회로 메모리 시스템.
  11. 제10항에 있어서,
    상기 어드레스 논리동작 수단은 상기 현행 어드레스가 허용범위 내에 있는가를 결정하기 위해 현행 메모리 어드레스를 상단 기준 어드레스 및 하단 기준 어드레스와 비교하는 것을 특징으로 하는 집적회로 메모리 시스템.
  12. 제7항에 있어서,
    상기 어드레스 논리동작 수단은 상기 현행 어드레스가 허용범위 내에 있는가를 결정하기 위해 현행 메모리 어드레스를 적어도 한개의 기준 어드레스와 비교하며, 상기 현행 어드레스가 상기 어드레스 범위의 상단 경계보다 더욱 크다면, 상기 어드레스 논리동작 수단은 상기 현행 어드레스를 예정된 하단 경계 어드레스로 대체함으로써, 상기 메모리 시스템이 순환 버퍼로서 기능하는 것을 특징으로 하는 집적회로 메모리 시스템.
  13. 제7항에 있어서,
    상기 어드레스 논리동작 수단은 상기 현행 어드레스가 허용범위 내에 있는가를 결정하기 위하여 현행 메모리 어드레스를 적어도 한개의 기준 어드레스와 비교하며, 상기 어드레스가 상기 어드레스 범위의 하단 경계보다 작다면, 상기 어드레스 논리동작 수단은 상기 현행 어드레스를 예정된 상단 경계 어드레스로 대체함으로써, 상기 메모리 시스템이 순환 버퍼로서 기능하는 것을 특징으로 하는 집적회로 메모리 시스템.
  14. 메모리 어드레스, 메모리 데이타 및 제어 파라미터를 저장하기 위한 일련의 억세스 레지스터와; 메모리 셀의 배열에 접속된 디코더 수단을 갖는 메모리 셀의 배열로 구비되는 메모리 유니트 및 상기 메모리 유니트를 제어하기 위한 RAM 제어기와; 모드 제어 파라미터를 포함하는 일련의 파라미터에 응답하며, 상기 일련의 억세스 레지스터로부터 상기 메모리 유니트의상기 디코우더 수단까지 메모리 어드레스를 전송하기 위한 제1데이타 경로의 작동 및 상기 일련의 억세스 레지스터와 상기 메모리 유니트까지 및 그로부터 메모리 데이타를 이송하기 위한 제2데이타 경로의 작동을 제어하기 위한 데이타 경로 제어기 수단을 구비하는데, 상기 데이타 경로 제어기 수단은 저장된 프로그램 제어수단 및 상기 제1, 제2데이타 경로를 제어하기 위한 수단을 함유하며; 저장프로그램 제어하에, 상기 일련의 억세스 레지스터 및 상김 유니트 사이에 지나는 데이타를 선택적으로 조작하고 발견하며 확인하기 위하여, 상기 일련의 억세스 레지스터 및 상기 메모리 유니트 사이에 접속되며, 상기 제2데이타 경로상에 위치한 데이타 조작수단으로 구비되는 것을 특징으로 하는 집적회로 메모리 시스템.
  15. 제14항에 있어서,
    상기 데이타 조작수단은 상기 제2데이타 경로상의 데이타를 예정된 데이타의 기준 패턴과 비교하도록 작동하는 것을 특징으로 하는 집적회로 메모리 시스템.
  16. 제15항에 있어서,
    상기 데이타 조작수단은 상기 제2데이타 경로상의 상기 메모리 배열을 나가는 데이타와 예정된 데이타의 기준 패턴을 비교하도록 작동하며, 정합(match)이 상기 데이타의 기준 패턴 내에서 발견될시에 확인 신호를 발생하는 것을 특징으로 하는 집적회로 메모리 시스템.
  17. 제16항에 있어서,
    예정된 어드레스 범위를 통하여 현행 메모리 어드레스를 내보내는 어드레스 발생수단을 포함하며, 상기 데이타 경로 제어기수단은 정합이 발견될 때까지 상기 데이타 조작수단에 대하여 상기 현행 메모리 어드레스의 내용을 판독하여, 그로 인하여 상기 메모리 시스템이 내용-어드레스 가능 메모리로서 작동하는 것을 특징으로 하는 집적회로 메모리 시스템.
  18. 제17항에 있어서,
    상기 현행 어드레스에 관하여 메모리 어드레스의 예정된 범위의 내용이 상기 정합신호에 응답하여 판독하며, 그로 인하여, 예정된 크기의 데이타 블록이 그것의 한 소자상에서 탐색되어 위치할 수 있는 것을 특징으로 하는 집적회로 메모리 시스템.
  19. 제17항에 있어서,
    저장된 데이타가 상기 정합신호에 응답하여 상기 현행 어드레스에 관하여 메모리 어드레스의 예정된 범위내에 기입되며, 그로 인하여 예정된 크기의 데이타 블록이 위치되어 그것의 한 소자상에서 탐색되어 변경될 수 있는 것을 특징으로 하는 집적회로 메모리 시스템.
  20. 제14항에 있어서,
    상기 데이타 조작수단이 상기 일련의 억세스 레지스터 및 상기 메모리 유니트 사이의 상기 제2데이타 경로상에서 작동되는 것을 특징으로 하는 집적회로 메모리 시스템.
  21. 제20항에 있어서,
    상기 데이타 조작수단이 통과하는 데이타상에서 논리동작을 수행함에 의해 상기 일련의 억세스 레지스터 및 상기 메모리 유니트 사이의 상기 제2데이타 경로상에서 통과하는 데이타를 변경하는 것을 특징으로 하는 집적회로 메모리 시스템.
  22. 제21항에 있어서,
    상기 데이타 조작수단이 상기 통과하는 데이타 및 예정된 일련의 변경 데이타를 사용하는 논리동작을 수행함에 의해 상기 일련의 억세스 레지스터 및 상기 메모리 유니트 사이의 상기 제2데이타 경로상에서 통과하는 데이타를 변경하는 것을 특징으로 하는 집적회로 메모리 시스템.
  23. 제14항에 있어서,
    예정된 메모리 어드레스 범위를 통하여 내보내기 위한 어드레스 발생수단을 포함하며, 상기 데이타 경로 제어기수단이 상기 어드레스 범위 내의 선택된 어드레스에서 상기 데이타 경로상에서 색동하며, 그로인하여 상기 데이타경로상에서 통과하는 데이타가 상기 데이타 조작수단에 의해 영향을 받는 것을 특징으로 하는 집적회로 메모리 시스템.
  24. 제23항에 있어서,
    상기 데이타 조작수단이 판독 동작 동안 제2데이타 경로상에 저장된 데이타를 부여함으로써, 상기 예정된 메모리 어드레스 범위가 상기 저장된 데이타로 채워지는 것을 특징으로 하는 집적회로 메모리 시스템.
  25. 제24항에 있어서,
    상기 저장된 데이타가 고정되는 것을 특징으로 하는 집적회로 메모리 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860008153A 1985-09-30 1986-09-29 집적회로 메모리 시스템 KR950007448B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US781584 1985-09-30
US06/781,584 US4835733A (en) 1985-09-30 1985-09-30 Programmable access memory
US781,584 1985-09-30

Publications (2)

Publication Number Publication Date
KR870003507A true KR870003507A (ko) 1987-04-17
KR950007448B1 KR950007448B1 (ko) 1995-07-11

Family

ID=25123245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860008153A KR950007448B1 (ko) 1985-09-30 1986-09-29 집적회로 메모리 시스템

Country Status (6)

Country Link
US (1) US4835733A (ko)
EP (1) EP0218523B1 (ko)
JP (1) JPH0814801B2 (ko)
KR (1) KR950007448B1 (ko)
AT (1) ATE139633T1 (ko)
DE (1) DE3650532T2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100334298B1 (ko) * 1998-07-14 2002-04-25 가나이 쓰토무 기억 소자
KR100422490B1 (ko) * 2000-09-29 2004-03-11 미쓰비시덴키 가부시키가이샤 반도체 집적 회로 장치

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0642263B2 (ja) * 1984-11-26 1994-06-01 株式会社日立製作所 デ−タ処理装置
US5056014A (en) * 1985-02-04 1991-10-08 Lockheed Sanders, Inc. Network simulation system
US5040153A (en) * 1987-10-23 1991-08-13 Chips And Technologies, Incorporated Addressing multiple types of memory devices
DE68926718T2 (de) * 1988-01-28 1997-02-20 Nat Semiconductor Corp Datensicherungsverfahren für einen programmierbaren Speicher
US5146221A (en) * 1989-01-13 1992-09-08 Stac, Inc. Data compression apparatus and method
US5758148A (en) * 1989-03-10 1998-05-26 Board Of Regents, The University Of Texas System System and method for searching a data base using a content-searchable memory
US4989180A (en) * 1989-03-10 1991-01-29 Board Of Regents, The University Of Texas System Dynamic memory with logic-in-refresh
US5777608A (en) * 1989-03-10 1998-07-07 Board Of Regents, The University Of Texas System Apparatus and method for in-parallel scan-line graphics rendering using content-searchable memories
US6751696B2 (en) 1990-04-18 2004-06-15 Rambus Inc. Memory device having a programmable register
IL96808A (en) 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US6324120B2 (en) 1990-04-18 2001-11-27 Rambus Inc. Memory device having a variable data output length
GB9019026D0 (en) * 1990-08-31 1990-10-17 Ncr Co Work station including a direct memory access controller
US5280595A (en) * 1990-10-05 1994-01-18 Bull Hn Information Systems Inc. State machine for executing commands within a minimum number of cycles by accomodating unforseen time dependency according to status signals received from different functional sections
US5210856A (en) * 1991-08-07 1993-05-11 Chips And Technologies, Inc. Non-aligned DRAM state machine for page-mode DRAM control
US5305454A (en) * 1991-08-12 1994-04-19 International Business Machines Corporation Notification of event handlers in broadcast or propagation mode by event management services in a computer system
US5355484A (en) * 1991-08-12 1994-10-11 International Business Machines Corporation Dynamically established event monitors in event management services of a computer system
US5625821A (en) * 1991-08-12 1997-04-29 International Business Machines Corporation Asynchronous or synchronous operation of event signaller by event management services in a computer system
US5237684A (en) * 1991-08-12 1993-08-17 International Business Machines Corporation Customized and versatile event monitor within event management services of a computer system
JPH06111010A (ja) * 1992-09-29 1994-04-22 Ricoh Co Ltd Ｄｒａｍ及びコントローラ
DE69327504T2 (de) * 1992-10-19 2000-08-10 Koninkl Philips Electronics Nv Datenprozessor mit Operationseinheiten, die gemeinsam Gruppen von Registerspeichern benutzen
US5493665A (en) * 1992-12-21 1996-02-20 Base 10 Systems, Inc. Portable memory device and method of securing the integrity of stored data therein utilizing a starting address and a stored memory cycle number
AU673069B2 (en) * 1993-03-23 1996-10-24 David Siu Fu Chung Intelligent memory architecture
WO1994022090A1 (en) * 1993-03-23 1994-09-29 David Siu Fu Chung Intelligent memory architecture
US5406554A (en) * 1993-10-05 1995-04-11 Music Semiconductors, Corp. Synchronous FIFO having an alterable buffer store
US5636369A (en) * 1995-05-26 1997-06-03 Datron/Transco, Inc. Fast pattern-detection machine and method
US6148034A (en) * 1996-12-05 2000-11-14 Linden Technology Limited Apparatus and method for determining video encoding motion compensation vectors
US5953738A (en) * 1997-07-02 1999-09-14 Silicon Aquarius, Inc DRAM with integral SRAM and arithmetic-logic units
JP2002108691A (ja) 2000-09-29 2002-04-12 Mitsubishi Electric Corp 半導体記憶装置および半導体記憶装置の制御方法
US20040133762A1 (en) * 2003-01-06 2004-07-08 Rui-Fu Chao Linear access window
EP2706420B1 (de) * 2012-09-05 2015-03-18 Siemens Aktiengesellschaft Verfahren zum Betreiben eines Automatisierungsgerätes

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3601809A (en) 1968-11-04 1971-08-24 Univ Pennsylvania Addressable list memory systems
GB1268283A (en) * 1970-04-02 1972-03-29 Ibm Connect module
JPS5140772B2 (ko) * 1971-07-26 1976-11-05
US3914747A (en) * 1974-02-26 1975-10-21 Periphonics Corp Memory having non-fixed relationships between addresses and storage locations
DE2517565C3 (de) * 1975-04-21 1978-10-26 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltungsanordnung für ein Datenverarbeitungssystem
US4037205A (en) * 1975-05-19 1977-07-19 Sperry Rand Corporation Digital memory with data manipulation capabilities
JPS5326542A (en) * 1976-08-24 1978-03-11 Mitsubishi Electric Corp Information retrieval unit
JPS58192154A (ja) * 1982-05-07 1983-11-09 Casio Comput Co Ltd 自動デ−タ処理機能を有するメモリ装置
JPS58208999A (ja) * 1982-05-28 1983-12-05 Nec Corp メモリ装置
JPS58208981A (ja) * 1982-05-28 1983-12-05 Nec Corp アドレス制御回路
JPS5956276A (ja) * 1982-09-24 1984-03-31 Hitachi Ltd 半導体記憶装置
US4521874A (en) 1982-09-28 1985-06-04 Trw Inc. Random access memory device
JPS5960658A (ja) * 1982-09-30 1984-04-06 Fujitsu Ltd 論理機能を備えた半導体記憶装置
US4663742A (en) * 1984-10-30 1987-05-05 International Business Machines Corporation Directory memory system having simultaneous write, compare and bypass capabilites

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100334298B1 (ko) * 1998-07-14 2002-04-25 가나이 쓰토무 기억 소자
KR100422490B1 (ko) * 2000-09-29 2004-03-11 미쓰비시덴키 가부시키가이샤 반도체 집적 회로 장치

Also Published As

Publication number Publication date
US4835733A (en) 1989-05-30
EP0218523A3 (en) 1989-12-06
EP0218523B1 (en) 1996-06-19
JPH0814801B2 (ja) 1996-02-14
DE3650532T2 (de) 1996-10-31
JPS6298440A (ja) 1987-05-07
KR950007448B1 (ko) 1995-07-11
DE3650532D1 (de) 1996-07-25
EP0218523A2 (en) 1987-04-15
ATE139633T1 (de) 1996-07-15

Similar Documents

Publication Publication Date Title
KR870003507A (ko) 집적회로 메모리 시스템
KR930004426B1 (ko) 듀얼 포트 판독/기입 레지스터 파일 메모리 및 그 구성방법
KR830006745A (ko) 논리추적장치(論理追跡裝置)
KR880013168A (ko) 반도체 기억장치
KR880009304A (ko) Eprom내장 마이크로 컴퓨터
KR920018773A (ko) 메모리 시험장치의 어드레스 발생장치
KR880011676A (ko) 캐쉬 메모리를 사용한 블록 액세스 방식
KR880008341A (ko) 특수 모드용 prom 셀들이 있는 반도체장치
KR890015108A (ko) 데이타 전송 제어 시스템
JPS59226958A (ja) メモリ−装置
KR0141079B1 (ko) 메모리 맵방식 입출력영역의 자동인식 장치
KR920018770A (ko) 반도체 메모리
KR940027663A (ko) 데이타처리시스템의 개발방법 및 데이타처리용 반도체집적회로
JP2523662B2 (ja) メモリアクセス回路
EP0687984A1 (en) Data processing system having an address/data bus directly coupled to peripheral device
KR920010468A (ko) 싱글칩.마이크로컴퓨우터 및 그것을 내장한 전자기기
KR100206907B1 (ko) 메모리 관리가 가능한 메모리카드
JPH0232440A (ja) 記憶装置
JPH06214939A (ja) Ｄｍａコントローラ
JPH0659966A (ja) メモリ装置
JPS63123145A (ja) バツフアメモリ装置
KR950020736A (ko) 반도체 기억장치
JPH0335335A (ja) 記憶装置
JPH0293841A (ja) メモリ制御方式
JPH07220466A (ja) メモリアクセス制御装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980626

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee