KR920018773A - 메모리 시험장치의 어드레스 발생장치 - Google Patents

메모리 시험장치의 어드레스 발생장치 Download PDF

Info

Publication number
KR920018773A
KR920018773A KR1019920004940A KR920004940A KR920018773A KR 920018773 A KR920018773 A KR 920018773A KR 1019920004940 A KR1019920004940 A KR 1019920004940A KR 920004940 A KR920004940 A KR 920004940A KR 920018773 A KR920018773 A KR 920018773A
Authority
KR
South Korea
Prior art keywords
command
address
memory
output
storing
Prior art date
Application number
KR1019920004940A
Other languages
English (en)
Other versions
KR950013265B1 (ko
Inventor
다다시 오까자끼
Original Assignee
오오우라 히로시
가부시끼가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오오우라 히로시, 가부시끼가이샤 아드반테스트 filed Critical 오오우라 히로시
Publication of KR920018773A publication Critical patent/KR920018773A/ko
Application granted granted Critical
Publication of KR950013265B1 publication Critical patent/KR950013265B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/31813—Test pattern generators

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

내용 없음

Description

메모리 시험장치의 어드레스 발생장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 어드레스 발생장치의 실시예를 나타내는 블럭도,
제5도는 본 발명의 어드레스 발생장치의 다른 실시예를 나타내는 블록도.

Claims (7)

  1. 반도체 메모리를 시험하기 위한 메모리 시험장치의 어드레스 발생장치이고, 상기 반도체 메모리에 부여하는 어드레스를 발생하기 위한 데이타와, 제어신호로 이루어지는 일련의 명령이 프로그램으로서 기입된 명령메모리와, 상기 명령메모리는 어드레스를 논리연산에 의해 발생하기 위한 데이타와 상기 반도체 모리에 부여하는 코맨드에 대응하는 데이타를 기술하는 데이타 영역과, 상기 코맨드의 출력을 제어하는 코맨드 제어신호를 격납하는 코맨드 제어비트와 상기 어드레스를 논리연산하기 위한 연산제어신호를 격납하는 연산 제어비트를 포함하고 있으며, 상기 명령메모리의 판독 시켄스를 제어하는 시켄스 제어수단과, 상기 명령메모리에서 판독된 데이타 및 연산 제어신호에 따라 논리연산에 의해 순차 어드레스를 발생하는 어드레스 연산수단과, 상기 반도체 메모리에 부여해야할 코맨드를 격납하는 코맨드 격납수단과, 상기 어드레스 연산수단의 출력이 한쪽의 입력에 부여되고, 상기 코맨드 격납수단의 출력이 다른쪽의 입력에 부여되고, 상기 명령메모리의 상기 코맨드 제어비트로 부터의 상기 코맨드 제어신호에 따라 상기 어드레스 연산수단의 출력과 선택출력수단을 포함하는 것을 특징으로 하는 메모리 시험장치의 어드레스 발생장치.
  2. 제1항에 있어서, 상기 코맨드 격납수단은 상기 명령메모리의 상기 데이타 영역에서 부여된 코맨드를 상기 코맨드 제어신호에 응답하여 격납하는 코맨드 레지스터인 것을 특징으로 하는 어드레스 발생장치.
  3. 제1항에 있어서, 상기 코맨드 격납수단은 복수의 코맨드를 상이한 어드레스에 격납한 코맨드 메모리이고, 상기 명령메모리에서 판독된 데이터가 어드레스로서 부여되며, 대응하는 코맨드가 판독되는 것을 특징으로 하는 어드레스 발생장치.
  4. 번도체 메모리를 시험하기 위한 메모리 시험장치의 어드레스 발생장치이고, 상기 반도체 메모리에 부여하는 어드레스를 발생하기 위한 데이타와 제어신호로 이루어지는 일련의 명령이 프로그램으로서 기입된 명령메모리와, 상기 명령메모리는 어드레스를 논리연산에 의해 발생하기 위한 데이타와 상기 반도체 메모리에 부여하는 코맨드에 대응하는 데이타를 기술하는 데이타 영역과, 상기 어드레스를 논리연산하기 위한 연산제어신호를 격납하는 연산제어비트와, 코맨드 또는 어드레스의 선택제어를 표시하는 선택 제어신호를 격납하는 선택제어비트를 포함하고 있으며, 상기 명령메모리의 판독 시켄스를 제어하는 시퀜스 제어수단과, 상기 명령메모리에서 판독된 데이타 및 연산제어신호에 따라 논리연산에 의해 순차 어드레스를 발생하는 어드레스 연산부와, 상기 어드레스 연산부에서 출력된 어드레스를 상기 반도체 메모리의 물리 어드레스로 변환하기 위한 데스크램블수단과, 상기 데스크램블수단의 출력이 한쪽의 입력에 부여되고, 상기 어드레스 연산부의 출력이 다른 쪽의 입력에 부여되고, 상기 명령메모리로 부터의 상기 선택제어신호에 응답하여 어느 하나를 선택출력하는 멀티플렉서 수단과, 상기 명령메모리에서 판독된 상기 선택제어신호에 따라 상기 멀티플렉서 수단의 선택출력을 제어하는 선택제어수단을 포함하는 것을 특징으로 하는 메모리 시험장치의 어드레스 발생장치.
  5. 제4항에 있어서, 상기 선택제어수단은 상기 반도체 메모리의 종류에 따라 어드레스 데스크램블 인에이블 신호를 격납하는 어드레스 데스크램블 인에이블 레지스터 수단과 상기 데스크램블 인에이블 수단으로부터의 상기 데스크램블 인에이블 신호의 통과를 제어하는 게이트 수단을 포함하고, 상기 선택제어비트에서 판독된 상기 선택제어신호에 의해 상기 게이트 수단의 개폐를 제어하고, 상기 게이트 수단의 출력에 의해 상기 멀티플렉서 수단의 선택 출력이 제어되는 것을 특징으로 하는 어드레스 발생장치.
  6. 제4항에 있어서, 상기 선택제어수단은 상기 선택제어비트에서 판독된 상기 선택제어신호에 의해 직접 상기 멀티플렉서 수단의 선택출력을 제어하는 것을 특징으로 하는 어드레스 발생장치.
  7. 제4항, 5항, 또는 제6항에 있어서, 상기 어드레스 연산부는 연산에 의해 어드레스를 발생하는 어드레스 연산수단과, 상기 반도체 메모리에 부여해야할 코맨드를 격납하는 코맨드 격납수단과, 상기 어드레스 연산수단의 출력이 한쪽의 입력에 부여되고, 상기 코맨드 격납수단의 출력이 다른쪽 입력에 부여되고, 어느 한쪽을 선택하여 상기 테스크램블수단과 상기 멀티플렉서 수단에 부여되는 선택출력수단을 포함하고, 상기 명령메모리는 상기 선택출력수단의 선택출력을 제어하는 코맨드 제어신호를 격납하는 코맨드 제어비트를 포함하는 것을 특징으로 하는 어드레스 발생장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920004940A 1991-03-29 1992-03-26 메모리 시험장치의 어드레스 발생장치 KR950013265B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-066691 1991-03-29
JP3066691A JP2882426B2 (ja) 1991-03-29 1991-03-29 アドレス発生装置

Publications (2)

Publication Number Publication Date
KR920018773A true KR920018773A (ko) 1992-10-22
KR950013265B1 KR950013265B1 (ko) 1995-10-26

Family

ID=13323217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920004940A KR950013265B1 (ko) 1991-03-29 1992-03-26 메모리 시험장치의 어드레스 발생장치

Country Status (3)

Country Link
US (1) US6019501A (ko)
JP (1) JP2882426B2 (ko)
KR (1) KR950013265B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249533B1 (en) * 1996-11-29 2001-06-19 Advantest Corporation Pattern generator
US6182211B1 (en) * 1997-07-02 2001-01-30 Matsushita Electric Industrial Co., Ltd. Conditional branch control method
US6078637A (en) 1998-06-29 2000-06-20 Cypress Semiconductor Corp. Address counter test mode for memory device
US6928593B1 (en) * 2000-09-18 2005-08-09 Intel Corporation Memory module and memory component built-in self test
US7917825B2 (en) * 2006-12-15 2011-03-29 Joo-Sang Lee Method and apparatus for selectively utilizing information within a semiconductor device
US8019566B2 (en) * 2007-09-11 2011-09-13 International Business Machines Corporation System and method for efficiently testing cache congruence classes during processor design verification and validation
US20090070570A1 (en) * 2007-09-11 2009-03-12 Shubhodeep Roy Choudhury System and Method for Efficiently Handling Interrupts
US8099559B2 (en) * 2007-09-11 2012-01-17 International Business Machines Corporation System and method for generating fast instruction and data interrupts for processor design verification and validation
US8006221B2 (en) 2007-09-11 2011-08-23 International Business Machines Corporation System and method for testing multiple processor modes for processor design verification and validation
US7992059B2 (en) * 2007-09-11 2011-08-02 International Business Machines Corporation System and method for testing a large memory area during processor design verification and validation
JP4482044B2 (ja) 2008-03-18 2010-06-16 株式会社東芝 情報処理装置およびデバイスコントローラの駆動制御方法
KR102374712B1 (ko) 2017-07-03 2022-03-17 삼성전자주식회사 신호들을 병합하는 전송 선로를 갖는 테스트 인터페이스 보드, 이를 이용하는 테스트 방법, 및 테스트 시스템
US10169185B1 (en) 2017-08-12 2019-01-01 International Business Machines Corporation Efficient testing of direct memory address translation

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4293950A (en) * 1978-04-03 1981-10-06 Nippon Telegraph And Telephone Public Corporation Test pattern generating apparatus
JPS5552581A (en) * 1978-10-11 1980-04-17 Advantest Corp Pattern generator
JPS5994086A (ja) * 1982-11-19 1984-05-30 Advantest Corp 論理回路試験装置
JPS60247942A (ja) * 1984-05-23 1985-12-07 Advantest Corp 半導体メモリ試験装置
EP0163267B1 (en) * 1984-05-28 1993-10-13 Advantest Corporation Logic analyzer
JPS61103241A (ja) * 1984-10-27 1986-05-21 Nec Corp 情報処理装置
JPS61145799A (ja) * 1984-12-20 1986-07-03 Fujitsu Ltd メモリを内蔵した半導体集積回路

Also Published As

Publication number Publication date
JP2882426B2 (ja) 1999-04-12
US6019501A (en) 2000-02-01
JPH04302341A (ja) 1992-10-26
KR950013265B1 (ko) 1995-10-26

Similar Documents

Publication Publication Date Title
KR920012931A (ko) Ic 시험장치
KR870004454A (ko) 테스트 패턴 제너레이터
KR920018773A (ko) 메모리 시험장치의 어드레스 발생장치
KR870003507A (ko) 집적회로 메모리 시스템
KR920013462A (ko) 반도체 기억장치
GB1430467A (en) Programmable logic circuits for controlling auxiliary functions on machine tools
KR960038618A (ko) 메모리디바이스회로 및 멀티뱅크메모리어레이의 멀티뱅크컬럼의 동시어드레스방법
KR890013648A (ko) 내부적으로 기입신호발생기능을 갖는 반도체 메모리장치
KR900008436A (ko) 디지탈 오디오 신호 발생 장치 및 데이타 처리 장치
KR920008595A (ko) 메모리 회로와 기능적 유니트 그룹을 포함하는 프로세싱 디바이스
KR960008339A (ko) 어드레스 패턴 발생기
KR840001729A (ko) 디지탈 테스터 국부 메모리 데이타 저장 시스템
KR870003431A (ko) 데이타 처리장치
JPH06202933A (ja) 同期式大規模集積回路記憶装置
KR910014951A (ko) 메모리 시험장치
KR970017694A (ko) 반도체 메모리장치의 고속테스트회로
KR940016225A (ko) 반도체 기억장치
KR860009422A (ko) 기억회로
KR950033858A (ko) 데이타 전송 방법 및 장치
KR960009093A (ko) 반도체 장치
KR950014901B1 (ko) 다중 로우 및/또는 컬럼을 가변적으로 선택하는 어드레스 디코더 및 이 디코더를 사용한 반도체 기억 장치
KR970705758A (ko) 시험 패턴 발생기(test pattern generator)
KR0170210B1 (ko) 메모리 장치의 테스트 회로
KR910003660A (ko) 벡터 또는 직접입력의 기록마스크를 갖춘 비데오 메모리
KR930010977A (ko) 개선된 동작 안정성을 갖는 다이나믹 랜덤 액세스 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081010

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee