KR950014901B1 - 다중 로우 및/또는 컬럼을 가변적으로 선택하는 어드레스 디코더 및 이 디코더를 사용한 반도체 기억 장치 - Google Patents

다중 로우 및/또는 컬럼을 가변적으로 선택하는 어드레스 디코더 및 이 디코더를 사용한 반도체 기억 장치 Download PDF

Info

Publication number
KR950014901B1
KR950014901B1 KR1019920005896A KR920005896A KR950014901B1 KR 950014901 B1 KR950014901 B1 KR 950014901B1 KR 1019920005896 A KR1019920005896 A KR 1019920005896A KR 920005896 A KR920005896 A KR 920005896A KR 950014901 B1 KR950014901 B1 KR 950014901B1
Authority
KR
South Korea
Prior art keywords
address
value
bit
mask
signal
Prior art date
Application number
KR1019920005896A
Other languages
English (en)
Other versions
KR920020493A (ko
Inventor
노부오 와타나베
Original Assignee
가부시기가이샤 도시바
아오이 죠이치
도시바 마이크로 일렉트로닉스 가부시기가이샤
다카다이 마사다카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 도시바, 아오이 죠이치, 도시바 마이크로 일렉트로닉스 가부시기가이샤, 다카다이 마사다카 filed Critical 가부시기가이샤 도시바
Publication of KR920020493A publication Critical patent/KR920020493A/ko
Application granted granted Critical
Publication of KR950014901B1 publication Critical patent/KR950014901B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store

Abstract

내용 없음.

Description

다중 로우 및/또는 컬럼을 가변적으로 선택하는 어드레스 디코더 및 이 디코더를 사용한 반도체 기억 장치
제1도는 본 발명의 반도체 기억 장치에 관한 어드레스 디코더의 일 실시예를 나타내는 회로도.
제2도는 본 발명의 반도체 기억 장치에 관한 일 실시예를 나타내는 회로도.
제3도는 제1도에 도시한 디코더를 컬럼 어드레스 디코더로서 사용한 경우의 반도체 기억 장치의 회로도.
제4도는 제1도에 도시한 디코더를 로우 어드레스 디코더로서 사용한 경우의 반도체 기억 장치의 회로도.
제5도는 종래의 반도체 기억 장치에 사용되고 있는 디코더의 회로도.
제6도는 플래시 기입 회로를 가지고 있는 종래의 반도체 기억 장치의 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 어드레스 디코더 2i : (i=0,…,3) NAND 게이트
4i: (i=0,…,3) OR 게이트 6j: (j=0,…,7) AND 게이트
8j: (j=0,…,15) AND 게이트 Ai: (i=0,…,3) 어드레스 신호의 비트 값
Mi: (i=0,…,3) 어드레스 마스크 신호의 어드레스 마스크 값
Yj : (j=0,…,15) 선택 신호
본 발명은 화상 메모리에 적합하도록 복수 셀에 대한 복수 데이타의 기입 동작을 동시에 가능하게 하는 반도체 기억 장치용에 어드레스 디코더 및 이 디코더를 사용한 반도체 기억 장치에 관한 것이다.
일반적으로, 복수의 셀을 갖는 반도체 기억 장치는 입력된 어드레스 신호를 어드레스 디코더에 의하여 디코더하여 대응하는 어드레스의 셀을 선택하고 있다. 제5도에 도시하는 종래의 어드레스 디코더(50)는 우선 어드레스 신호 A3A2A1A0의 각 비트 값을 나타내는 신호 Ai(i=0,…,3)에 의거하여 그 반전 신호(i=0,…,3)를 발생시키고, 신호 Ai와 반전 신호를 AND 게이트를 사용하여 조합시킴으로써 어드레스 신호 A3A2A1A0에 대응하는 셀의 선택 신호 Yj(j=0,…,15)를 발생시키고 있었다. 여기에서 Yj는 Yj=X3X2X1X0이고 각 Xi(i=0,…,3)는 Ai또는를 나타내고 있다. 따라서 입력된 어드레스 신호와 어드레스 디코더의 출력인 선택 신호 Yj와는 한쌍으로 대응하고 있다.
이와같은 어드레스 디코더를 갖는 반도체 기억 장치에 있어서는 입력된 어드레스와 어드레스 디코더의 출력이 1 대 1로 대응하고 있기 때문에, 셀에 데이타를 기입할 경우 각 어드레스에 대응하는 셀외에는 데이타를 기입할 수 없다. 이 때문에 복수의 셀에 저장된 데이타 모두를 클리어하거나 또는 복수의 셀중 일부 셀에 저장된 데이타를 클리어하는 데는, 즉 동일한 데이타를 복수의 셀에 기입할 경우에는 많은 시간이 소요된다.
그래서 복수의 셀에 동일한 데이타를 동시에 기입하기 위하여 제6도에 도시하는 바와같이 플래시 기입 회로를 반도체 기억 장치에 부가하고 있다. 제6도에 도시하는 종래의 반도체 기억 장치의 플래시 기입 회로는 비트선 쌍 BL,마다 설치되는 NOT 게이트(50) 및 트랜지스터(52)와 플래시 기입용 데이타선(g)과 플래시 기입용 제어선(h)을 갖추고 있다. 그리고 제어선(h)을 통하여 플래시 기입용의 제어 신호가 보내지는 트랜지스터(52)는 온상태가 되고 데이타선(g)을 통하여 보내진 기입 데이타는 NOT 게이트(50) 및 트랜지스터(52)를 통하여 비트선 쌍의 한쪽 비트선로 보내진다. 즉, 컬럼 디코더(10)를 통하지 않고 데이타를 비트선에 기입하고 있었다. 이때 한개의 워드선, 예컨대, WL1가 선택되면 이 워드선 WL1에 접속되어 있는 메모리 셀 전부에 동일한 데이타가 동시에 기입되게 된다.
이와같이 종래의 반도체 기억 장치에 있어서, 플래시 기입 기능은 로우 어드레스 단위로서의 동시 기입 동작 때문에 메모리의 모든 데이타 또는 로우 어드레스 단위로서의 클리어를 고속으로 할 수 있으나, 컬럼 방향의 셀의 일부에 데이타를 고속 기입하는 일, 즉 부분 소거를 할 수 없다는 문제점이 있었다.
본 발명의 목적은 상기 문제점을 고려하여 이루어진 것으로서 복수의 셀에 데이타를 동시에 기입할 수 있는 어드레스 디코더 및 이 디코더를 사용한 반도체 기억 장치를 제공함을 목적으로 한다.
본 발명의 일 특징에 따르면, 입력된 어드레스 신호 및 상기 입력 어드레스 신호의 임의의 소정 비트를 마스크하도록 외부에서 인가된 어드레스 마스크 신호에 응답하고, 비트값이 지정된 마스크 값인 경우에 상기 입력 어드레스 값과 무관한 값을 발생시키고 상기 비트값이 지정되지 않은 마스크 값인 경우 입력 어드레스 값을 그대로 발생시키는 제1논리 게이트 회로 및, 비트 값이 지정된 마스크 값인 경우에 상기 입력 어드레스 값과 무관한 값을 발생시키고 상기 비트 값이 지정되지 않은 마스크 값인 경우 반전된 입력 어드레스 값을 발생시키는 제2논리 게이트 회로를 갖는 정합 신호 발생 수단과; 상기 제1논리 게이트 회로 및 제2논리 게이트 회로로부터 출력된 한쌍의 신호에 응답하고, 상기 입력 어드레스 신호와 동일한 마스크된 비트 값 이외의 비트 값을 가지는 어드레스를 선택하기 위해 복수의 어드레스 선택 신호를 발생시키는 어드레스, 선택 신호 발생 수단을 포함하는 어드레스 디코더가 제공된다.
본 발명의 또 다른 특징에 따르면, 메모리 셀 어레이와; 상기 메모리 셀 어레이의 컬럼을 선택하도록 입력된 컬럼 어드레스 신호 및 상기 입력 컬럼 어드레스 신호의 임의의 소정 비트를 마스크하도록 외부에서 인가된 컬럼 어드레스 마스크 신호에 응답하고, 비트 값이 지정된 마스크 값인 경우에 상기 입력 컬럼 어드레스 값과 무관한 값을 발생시키고 상기 비트 값이 지정되지 않은 마스크 값인 경우 입력 컬럼 어드레스 값을 그대로 발생시키는 제1논리 게이트 회로 및, 비트 값이 지정된 마스크 값인 경우에 상기 입력 컬럼 어드레스 값과 무관한 값을 발생시키고 상기 비트 값이 지정되지 않은 마스크 값인 경우 반전된 입력 어드레스 값을 발생시키는 제2논리 게이트 회로를 갖는 정합 신호 발생 수단과, 상기 제1논리 게이트 회로 및 제2논리 게이트 회로로부터 출력된 한쌍의 신호에 응답하고, 상기 입력 컬럼 어드레스 신호와 동일한 마스크된 비트 값 이외의 비트 값을 갖는 컬럼 어드레스를 선택하기 위해 복수의 컬럼 어드레스 선택 신호를 발생시키는 컬럼 어드레스 선택 신호 발생 수단을 구비한 컬럼 어드레스 디코더를 포함하는 반도체 기억 장치가 제공된다.
이와같이 구성된 본 발명의 반도체 기억 장치에 의하면, 마스크되는 비트 값이 있는 경우 마스크되는 비트 값 외의 비트 값이 동일한 복수 어드레스를 선택하는 선택 신호가 어드레스 디코더로부터 출력된다. 이 어드레스 디코더 출력을 기입 사이클에 사용함으로써 복수의 셀에 동시에 데이타를 기입할 수 있다.
[실시예]
본 발명에 의한 반도체 기억 장치에 관한 어드레스 디코더(1)의 일 실시예를 제1도에 도시한다. 이 어드레스 디코더(1)는 4비트의 어드레스 신호 A3,…,A0와, 도시하고 있지 않은 어드레스 마스크 신호 발생 수단에서 출력되는 어드레스 마스크 신호 M3,…,M0에 의거하여 16(=24)개의 선택 신호 Y0,…,Y15중 적어도 1개의 선택 신호를 출력하는 것이고 4개의 NAND 게이트 20,…,23과, 4개의 OR 게이트 40,…,43과, 8개의 AND 게이트 60,…,67과, 16개의 AND 게이트 80,…,815를 구비하고 있다. 어드레스 마스크 신호의 각 어드레스 마스크 값 Mi(i=0,…,3)는 대응하는 비트 값 Ai이 마스크 되는지의 여부를 나타내고 있고, 마스크 되지 않을 경우는 Mi=1이고, 마스크될 경우는 Mi=0의 값을 취한다.
NAND 게이트 2i(i=0,…,3)는 어드레스 신호의 비트 값 Ai과 대응하는 어드레스 마스크 값 Mi에 의거하여 동작하고, OR 게이트 4i는 비트 값 Ai과 대응하는 어드레스 마스크 값 Mi의 반전 값에 의거하여 동작한다. 따라서 비트 값 Ai이 마스크되지 않을 경우 즉 Mi="1"의 경우는 NAND 게이트 2i, OR 게이트 4i의 출력은 각각, Ai로 되고, 마스크 되는 경우 NAND 게이트 2i및 OR 게이트 4i의 출력은 "1"이 된다. 이와같은 NAND 게이트 20,…,23의 출력과 OR 게이트 40,…,43의 출력을 AND 게이트 60,…,67및 AND 게이트 80,…,815를 사용하여 조합시킴으로써 적어도 1개의 선택 신호 Yi(i=0,…,15)가 디코더(1)에서 출력된다. 즉 모든 비트 값 Ai(i=0,…,3)이 마스크 되지 않을 경우 어드레스 신호 A3,…,A0에 따른 어드레스를 선택하는 선택 신호 Yj가 디코더(1)에서 출력된다. 여기에서, j는
j=A3·23+A2·22+A1·2+A0
로 표시된다.
마스크되는 비트 값이 있을 경우는 마스크되는 비트 값 이외의 비트 값이 동일한 복수의 어드레스를 선택하는 선택 신호가 디코더(1)에서 출력된다. 예컨대, 비트 값 A0가 마스크될 경우 즉, M0=0의 경우, 두개의 선택 신호 Yj, Yj1가 디코더(1)에서 출력된다. 여기에서 j, j1은
j=A3·23+A2·22+A1·2
j1=j+1
이다. 또 예컨대, 비트 값 A0및 A1이 마스크되는 경우는 4개의 선택 신호 Yj, Yj1, Yj2, Yj3가 디코더(1)에서 출력된다.
여기에서 j, j1, j2, j3는 각각
j=A3·23+A2·22
j1=j+1
j2=j+2
j3=j+3
이다.
또 이 예에서는 어드레스 신호가 4비트인 경우에 대하여 설명하였으나 본 발명은 이에 한정되는 것은 아니다.
제1도에 도시한 어드레스 디코더를 컬럼 어드레스 디코더(10)로서 사용한 반도체 기억 장치의 일 실시예를 제2도에 도시한다. 이 실시예의 반도체 기억 장치는 플래시 기입 회로를 가지고 있다. 이 플래시 기입 회로는 비트선 쌍마다 설치되는, NOT 게이트(20), 게이트 트랜지스터(22) 및 AND 게이트(24)와, 플래시 기입용 데이타선(g)과 플래시 기입용 제어선(h)을 가지고 있다.
다음에 동작을 설명한다. 제어선(h)을 통하여 송출되는 제어 신호와 컬럼 어드레스 디코더(10) 출력 신호에 의거하여 AND 게이트(24)가 동작하여 게이트 트랜지스터(22)의 게이트를 개폐하고 데이타선(g)을 통하여 보내져오는 데이타가 비트선에 기입된다. 이때 1개의 워드선이 선택되면 이 선택된 워드선에 접속되어 있는 셀의 트랜지스터가 온 동작하여 컬럼 어드레스 디코더(10)에서 출력되는 선택 신호에 의하여 선택된 비트선으로부터 플래시 기입용 데이타가 셀에 기입된다. 따라서 플래시 기입에 대하여 1 로우중 일부의 셀만을 기입하는 컬럼 마스크 기능이 된다.
또, 제2도에 도시한 DQ 선의 버퍼 구동 능력이 충분히 클 경우는 제3도에 도시된 바와같이 플래시 기입 회로를 설치하지 않은 반도체 기억 장치(예컨대,DRAM)에 있어서, 컬럼 어드레스 디코더(10)에 제1도에 도시된 디코더를 사용하면 컬럼 마스크의 플래시 기입을 행할 수 있다.
또 제4도에 도시된 바와같이 제1도에 도시된 디코더를 제4도에 도시된 로우 어드레스 디코더(12)로서 사용하면, 한번에 다수의 행(로우)의 셀에 대하여 플래시 기입을 행할 수 있다.
또 어드레스 마스크 신호는 화상 RAM(VRAM)의 경우, 플래시 기입 사이클시의(컬럼 어드레스 신호)로 지정하는 등의 방법으로 얻을 수 있다.

Claims (7)

  1. 입력된 어드레스 신호 및 상기 입력 어드레스 신호의 임의의 소정 비트를 마스크하도록 외부에서 인가된 어드레스 마스크 신호에 응답하고, 비트 값이 지정된 마스크 값인 경우에 상기 입력 어드레스 값과 무관한 값을 발생시키고 상기 비트 값이 지정되지 않은 마스크 값인 경우 입력 어드레스 값을 그대로 발생시키는 제1논리 게이트 회로 및, 비트 값이 지정된 마스크 값인 경우에 상기 입력 어드레스 값과 무관한 값을 발생시키고 상기 비트 값이 지정되지 않은 마스크 값인 경우 반전된 입력 어드레스 값을 발생시키는 제2논리 게이트 회로를 갖는 정합 신호 발생 수단과; 상기 제1논리 게이트 회로 및 제2논리 게이트 회로로부터 출력된 한쌍의 신호에 응답하고, 상기 입력 어드레스 신호와 동일한 마스크된 비트 값 이외의 비트 값을 갖는 어드레스를 선택하기 위해 복수의 어드레스 선택 신호를 발생시키는 어드레스 선택 신호 발생 수단을 포함하는 것을 특징으로 하는 어드레스 디코더.
  2. 제1항에 있어서, 상기 어드레스 마스크 신호 Mn-1,…,M0는 n비트의 어드레스 신호 An-1,…,A0의 최하위 비트에서부터 카운트된 i-번째(i=1,…,n)비트 어드레스 마스크 값 Ai-1이 마스크되는지의 여부를 나타내는 어드레스 마스크 값 Mi-1을 포함하는 것을 특징으로 하는 어드레스 디코더.
  3. 제2항에 있어서, 상기 선택 신호 발생 수단은 마스크될 비트 값이 존재하지 않는 경우 어드레스 신호 An-1에 대응하는 어드레스를 선택하기 위한 선택 신호를 출력하는 것을 특징으로 하는 어드레스 디코더.
  4. 제1항에 있어서, 상기 제1논리 게이트 회로는 논리 곱 게이트이고, 상기 제2논리 게이트 회로는 논리 합 게이트인 것을 특징으로 하는 어드레스 디코더.
  5. 제1항에 있어서, 상기 제1 및 제2논리 게이트 회로는 논리 합 게이트인 것을 특징으로 하는 어드레스 디코더.
  6. 메모리 셀 어레이와; 상기 메모리 셀 어레이의 컬럼을 선택하도록 입력된 컬럼 어드레스 신호 및 상기 입력 컬럼 어드레스 신호의 임의의 소정 비트를 마스크하도록 외부에서 인가된 컬럼 어드레스 마스크 신호에 응답하고, 비트 값 지정된 마스크 값인 경우에 상기 입력 컬럼 어드레스 값과 무관한 값을 발생시키고 상기 비트 값이 지정되지 않은 마스크 값인 경우 입력 컬러 어드레스 값을 그대로 발생시키는 제1논리 게이트 회로 및, 비트 값이 지정된 마스크 값인 경우에 상기 입력 컬럼 어드레스 값과 무관한 값을 발생시키고 상기 비트 값이 지정되지 않은 마스크 값인 경우 반전된 입력 컬럼 어드레스 값을 발생시키는 제2논리 게이트 회로를 갖는 정합 신호 발생 수단과, 상기 제1논리 게이트 회로 및 제2논리 게이트 회로로부터 출력된 한쌍의 신호에 응답하고, 상기 입력 컬럼 어드레스 신호와 동일한 마스크된 비트 값 이외의 비트 값을 갖는 컬럼 어드레스를 선택하기 위해 복수의 컬럼 어드레스 선택 신호를 발생시키는 컬럼 어드레스 선택 신호 발생 수단을 구비한 컬럼 어드레스 디코더를 포함하는 것을 특징으로 하는 반도체 기억 장치.
  7. 제6항에 있어서, 상기 컬럼 어드레스 선택 신호에 응답하여 선택된 컬럼의 비트선 쌍을 활성화시키는 플래시 기입 수단을 추가로 포함하는 것을 특징으로 하는 반도체 기억 장치.
KR1019920005896A 1991-04-11 1992-04-09 다중 로우 및/또는 컬럼을 가변적으로 선택하는 어드레스 디코더 및 이 디코더를 사용한 반도체 기억 장치 KR950014901B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3079103A JPH04311897A (ja) 1991-04-11 1991-04-11 アドレスデコーダ及び半導体記憶装置
JP91-079103 1991-04-11

Publications (2)

Publication Number Publication Date
KR920020493A KR920020493A (ko) 1992-11-21
KR950014901B1 true KR950014901B1 (ko) 1995-12-16

Family

ID=13680554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920005896A KR950014901B1 (ko) 1991-04-11 1992-04-09 다중 로우 및/또는 컬럼을 가변적으로 선택하는 어드레스 디코더 및 이 디코더를 사용한 반도체 기억 장치

Country Status (3)

Country Link
US (1) US5289429A (ko)
JP (1) JPH04311897A (ko)
KR (1) KR950014901B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430859A (en) * 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
JPH0628861A (ja) * 1992-07-07 1994-02-04 Oki Electric Ind Co Ltd 半導体記憶装置
US5546350A (en) * 1994-04-11 1996-08-13 Mosaid Technologies Incorporated RAM variable size block write
US5724286A (en) * 1994-12-14 1998-03-03 Mosaid Technologies Incorporated Flexible DRAM array
JP3734853B2 (ja) * 1995-06-27 2006-01-11 株式会社ルネサステクノロジ 半導体記憶装置
US5890192A (en) * 1996-11-05 1999-03-30 Sandisk Corporation Concurrent write of multiple chunks of data into multiple subarrays of flash EEPROM
JP2000504504A (ja) * 1997-02-12 2000-04-11 ヒュンダイ エレクトロニクス アメリカ インコーポレイテッド 不揮発性メモリ構造
JPH11203890A (ja) * 1998-01-05 1999-07-30 Mitsubishi Electric Corp 半導体記憶装置
US6711664B1 (en) * 2000-09-13 2004-03-23 Sun Microsystems, Inc. Method and system for decoding a row address to assert multiple adjacent rows in a memory structure
US8656143B2 (en) * 2006-03-13 2014-02-18 Laurence H. Cooke Variable clocked heterogeneous serial array processor
US20070226455A1 (en) * 2006-03-13 2007-09-27 Cooke Laurence H Variable clocked heterogeneous serial array processor
EP3021326B1 (en) * 2014-11-17 2020-01-01 EM Microelectronic-Marin SA Apparatus and method to accelerate the testing of a memory array by applying a selective inhibition of address input lines.

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4691295A (en) * 1983-02-28 1987-09-01 Data General Corporation System for storing and retreiving display information in a plurality of memory planes
US4636986B1 (en) * 1985-01-22 1999-12-07 Texas Instruments Inc Separately addressable memory arrays in a multiple array semiconductor chip
KR900000114B1 (ko) * 1986-12-29 1990-01-20 박종원 영상처리용 메모리시스템
JPS63308785A (ja) * 1987-06-10 1988-12-16 Fujitsu Ltd 半導体記憶装置
US4807189A (en) * 1987-08-05 1989-02-21 Texas Instruments Incorporated Read/write memory having a multiple column select mode
US5134589A (en) * 1989-10-30 1992-07-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having a flash write function

Also Published As

Publication number Publication date
JPH04311897A (ja) 1992-11-04
US5289429A (en) 1994-02-22
KR920020493A (ko) 1992-11-21

Similar Documents

Publication Publication Date Title
US4130900A (en) Memory with common read/write data line and write-in latch circuit
KR940006162B1 (ko) 플래시라이트기능을 구비한 반도체 기억장치 및 그 동작방법
US4742474A (en) Variable access frame buffer memory
US4633441A (en) Dual port memory circuit
US4961171A (en) Read/write memory having an on-chip input data register
US5155705A (en) Semiconductor memory device having flash write function
US4675850A (en) Semiconductor memory device
US5195056A (en) Read/write memory having an on-chip input data register, having pointer circuits between a serial data register and input/output buffer circuits
US4740922A (en) Semiconductor memory device having a read-modify-write configuration
EP0364110B1 (en) Semiconductor memory device having a serial access memory
KR950014901B1 (ko) 다중 로우 및/또는 컬럼을 가변적으로 선택하는 어드레스 디코더 및 이 디코더를 사용한 반도체 기억 장치
US5901111A (en) Enhanced multiple block writes to adjacent block of memory using a sequential counter
KR940006362B1 (ko) 반도체 기억장치와 그 동작방법
US5274596A (en) Dynamic semiconductor memory device having simultaneous operation of adjacent blocks
US5088062A (en) Memory device having common data lines for reading and writing
US5493536A (en) Dual-port random access memory having memory cell controlled by write data lines and read enable line
KR940016225A (ko) 반도체 기억장치
US5367495A (en) Random access memory having control circuit for maintaining activation of sense amplifier even after non-selection of word line
JPH05151778A (ja) スタテイツクランダムアクセスメモリおよびその制御方法
JPS62237542A (ja) メモリ
US5588133A (en) Register block circuit for central processing unit of microcomputer
JP3100617B2 (ja) 半導体装置
EP0544012B1 (en) Serial access memory
US5701273A (en) Memory device
JP3240897B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111118

Year of fee payment: 17

EXPY Expiration of term