KR950013265B1

KR950013265B1 - 메모리 시험장치의 어드레스 발생장치

Info

Publication number: KR950013265B1
Application number: KR1019920004940A
Authority: KR
Inventors: 다다시 오까자끼
Original assignee: 가부시끼가이샤 아드반테스트; 오오우라 히로시
Priority date: 1991-03-29
Filing date: 1992-03-26
Publication date: 1995-10-26
Also published as: US6019501A; KR920018773A; JPH04302341A; JP2882426B2

Abstract

내용 없음.

Description

메모리 시험장치의 어드레스 발생장치

제 1 도는 발명의 어드레스 발생장치가 적용되는 종래의 메모리 시험장치의 블록도.

제 2 도는 제 1 도에 있어서의 패턴발생기(20)의 구성을 나타내는 블록도.

제 3 도는 제 2 도에 있어서의 명령메모리 일부와, X, Y 어드레스 연산부로 구성된 종래의 어드레스 발생장치를 나타내는 블록도.

제 4 도는 본 발명의 어드레스 발생 장치의 실시예를 나타내는 블록도.

제 5 도는 본 발명의 어드레스 발생장치의 다른 실시예를 나타내는 블럭도.

* 도면의 주요부분에 대한 부호의 설명

10 : 타이밍발생부 20 : 패턴발생기

30 : 파형(波形)포매터 40 : 논리비교부

20A : 어드레스 발생부 20B : 패턴데이타 발생부

20C : 제어신호 발생부 20D : 시퀀스 제어부

[발명의 배경]

본 발명은 가령 반도체 집적회로화된 메모리를 시험하는 메모리 시험장치에 관한 것으로서, 특히 메모리 시험장치내의 어드레스 발생장치에 관한 것이다. 제 1 도에 종래의 메모리 시험 장치 전체의 기본구성을 나타낸다.

메모리 시험장치는 타이밍 발생부(10)와, 패턴 발생기(20), 파형포매터(30), 논리 비교부(40)에 의해 구성되며, 피시험메모리(M)를 시험한다. 이들 각부(10, 20, 30, 40)는 시험을 위한 초기설정 및 시험결과의 해석을 행하기 위하여 도시하지 않는 중앙처리장치(컴퓨터)에 시스템 버스를 통하여 접속되어 있다. 타이밍 발생부(10)에서 발생하는 기준클럭(CK)에 따라 패턴발생기(20)는 피시험메모리(M)에 부여하는 어드레스 신호(ADS), 시험패턴 데이타(TPD), 제어신호(CS)는 파형포매터(30)에 부여된다.

파형포매터(30)는 시험패턴에서 시험에 필요한 파형을 갖는 시험패턴신호를 생성하고, 이 시험패턴을 어드레스 신호와 제어신호와 함께 피시험메모리(M)에 부여한다. 피시험메모리(M)는 제어신호(CS)에 의해 시험패턴신호의 기입과 판독의 제어가 행해진다. 피시험메모리(M)에서 판독된 판독데이타는 논리비교부(40)에 부여된다. 논리비교부(40)에서는 패턴발생기(20)에서 출력되는 기대치데이타(ED)와, 피시험 메모리(M)에서 판독된 판독데이타를 비교하고, 일치, 불일치에 의해 양 불량의 판정을 행한다.

제 2 도에 패턴발생기(20)의 내부구조를 도시한다. 패턴발생기(20)는 어드레스발생부(20A)와, 시험패턴데이타 발생부(20B)와, 제어신호 발생부(20C)와, 이들 각 발생부(20A∼20C)를 제어하는 시퀀스 제어부(20D)에 의해 구성된다.

시퀀스 제어부(20D)는 메모리 시험의 시퀀스를 제어하기 위한 일련의 명령으로 이루어지는 프로그램이 격납된 명령메모리(21)와, 그 메모리(21)의 판독 어드레스를 지정하는 프로그램 카운터(22)와 메모리(21)에서 판독한 명령 코드에 의거하여 프로그램 카운터(22)를 제어하는 프로그램 카운터 콘트롤러(23)를 포함하는 시퀀스 제어수단으로 구성된다. 명령메모리(21)의 각 어드레스의 메모리 영역은 프로그램 시퀀스를 제어하는 명령코드가 기입된 명령코드영역(21A)과, 어드레스 연산명령이 기입된 어드레스 연산명령영역(21B)과, 데이터 연산명령이 기입된 데이터 연산영역(21C)과, 제어신호를 발생하기 위한 타이밍 데이터가 기입된 타이밍 데이터 영역(21D)으로 이루어진다.

프로그램 카운터(22)의 출력은 어드레스로서 명령메모리(21)에 부여되고, 그 어드레스 영역(21A, 21B, 21C, 21D)의 내용이 동시에 판독되고, 각각 프로그램 카운터 콘트롤러(23), 어드레스 발생부(20A), 시험패턴 데이터 발생부(20B), 제어신호 발생부(20C)에 부여된다. 프로그램 카운터 콘트롤러(23)는 명령코드영역(21A)에서 판독된 명령코드를 복호(復號)하여 프로그램 카운터(22)를 증가, 감소 또는 홀드가허나, 또는 판독된 어드레스값을 프로그램 카운터(22)에 로드한다.

어드레스 발생부(20A)는 X어드레스 연산부(24X)와 Y어드레스 연산부(24Y)로 이루어지는 어드레스 연산부(24)를 구비하고, 명령메모리(21)의 어드레스 연산명령영역(21B)에서 판독된 어드레스 연산명령에 따라, 이들 X어드레스 연산부(24X)와 Y어드레스 연산부(24Y)로 구성되는 어드레스 연산수단(24X, 24Y)에 의해서 X어드레스 신호와 Y어드레스 신호가 연산에 의해 만들어지고 출력된다. 시험패턴데이타 발생부(20B) 및 제어신호 발생부(20C)의 동작도 어드레스 발생부(20A)와 거의 동일하고, 데이터 연산명령영역(21C), 타이밍 데이터 영역(21D)에서 판독된 명령에 따라 각각 시험패턴데이타(TPD), 및 제어신호(CS)가 발생된다. 이와 같이 구성된 패턴 발생기(20)는 가령 미국특허 4,797,886호에 개시되어 있다.

어드레스 데스크램블러(descrambler)(25)는 피시험반도체 메모리(M) 외부에서 본 어드레스(논리 어드레스라 함)를 그 메모리 내부의 실제의 메모리셀 구성에 있어서 대응하고 있는 어드레스(물리 어드레스라 함)로 변환하는 것이고, 변환테이블을 격납하는 메모리에 의해 구성된다.

메모리 시험에 앞서서 그 피시험메모리(M)를 위한 변환테이블이 도시되어 있지 않은 시스템 버스를 통하여 어드레스 데스크램블러(25)에 격납된다. 메모리 시험시에는 어드레스 연산부(25)에 격납된다. 메모리 시험시에는 어드레스 연산부(24)에 의해 발생된 논리 어드레스가 리드어드레스로서 데스크램블러(25)에 부여되고, 대응하는 물리 어드레스가 판독된다.

제 3 도는 이미 제품으로서 판매되고 있는 메모리 시험장치에 있어서의 어드레스 연산부(24)의 내부구성과 명령메모리(21)의 어드레스 연산명령영역(21B)를 더욱 상세히 도시하고 있다. 어드레스 연산 명령영역(21B)은 어드레스 연산을 위한 데이터 및 후술하는 코맨드 데이터(또는, 모드제어데이타)를 기술하는 데이터 영역(21BD)와, 어드레스 연산의 실행을 제어하는 각종 제어신호에 할당된 제어비트를 포함한 제어신호영역(21BD)로 이루어진다. X어드레스 연산부(24X)는 이와 같이 구성되어 있다. 개시 어드레스 레지스터(241)는 X어드레스 초기값을 유지한다. 카운터(242)는 프리셋 제어신호에 응답하여 개시 어드레스 레지스터(241)의 내용을 프리셋하고, 어드레스 연산제어신호에 따라 증가, 감소 또는 홀드를 행한다. 멀티플렉서(243)는 어드레스 연산명령중의 선택제어신호에 응답하여 카운터(242)나 커런트(current) 제리스터(244)의 어느 한쪽 내용을 입력에 부여한다. 레지스터(246)는 어드레스 시프트 초기값을 유지하고, 그 어드레스 시프트 초기값은 프리셋 제어신호에 따라 카운터(247)에 로드되고, 카운터(247)는 연산제어신호에 따라 증가, 감소, 또는 홀드를 행한다. 카운터(247) 내용은 산술논리부(245)의 다른쪽 입력에 부여된다. 산술 논리부(245)는 어드레스 연산제어신호 응답하여 두 입력간의 연산, 가령 가산, 감산, 논리화 혹은 논리적을 행하고, 그 결과를 커런트 레지스트(244)에 격납한다. 멀티플렉서(248)는 어드레스 연산명령중의 선택제어신호에 응답하여 카운터(242)나 커런트 레지스터(244)의 어느 한쪽의 내용을 선택하여 출력한다.

레지스터(241, 246)에는 명령메모리(21)의 어드레스 연산명령영역(21B)내의 데이터 영역(21BD)에 마이크로명령프로그램의 일부로서 기술되어 있는 데이터가, 어드레스 연산 명령영역 (21B)내의 제어신호영역(21BC)에 기입되어 있는 로드 제어신호(L1, L2)에 따라 격납된다. 카운터 (242,247), 산술논리부(245)의 동작 및 멀티플렉서(243,248)의 동작은 어드레스 연산명령영역(21B)내의 제어신호영역(21BC)에 기입되어 있는 제어신호(C1, C2, C3 및 S1, S2)에 의해 각각 제어된다. 가장 멀티플렉서(248)에 의해 카운터(242)를 선택하고, 카운터(242)를 순차 증가하면 초기 어드레스 값에서 순차 하나씩 증가하는 X어드레스 패턴이 얻어진다. 혹은 카운터(247)에 어드레스 시프트 초기값을 로드함과 동시에 홀드상태로 하고, 커런트 레지스터(244)를멀티플랙서(243)에서 선택하고, 산술논리부(245)에서 가산을 행하면 어드레스 시프트값씩 어드레스가 증가 멀티플렉서(243)에서 선택하고, 산술논리부(245)에서 가산을 행하면 어드레스 시프트값씩 어드레스가 증가하는 X어드레스 패턴이 얻어지고, 혹은 카운터(242)에서 지정된 어드레스에 대하여 카운터(247)의 적당한 시프트값을 산술논리부(245)에서 가산 또는 감산함으로써 피시험 메모리의 어느 메모리셀에 대한 주위의 셀을 임의로 억세스할 수 있다. 이와같이 카운터(242, 247), 멀티플렉서(243,248) 산술논리부(245)에 대한 제어신호를 적당히 부여함으로써 각종 어드레스 패턴들 발생할 수 있다.

Y어드레스 연산부(24Y)도 X어드레스 연산부(24X)와 마찬가지로 구성되어 있다. 이와같은 X어드레스 연산부(24X)와 Y어드레스 연산부(24Y)를 포함한 어드레스 발생부(20A)에 의해 피시험메모리(M)를 억세스하는 일련의 어드레스를 발생하는데, 주지하는 바와같이 시험목적에 따라 여러 가지 어드레스 패턴의 시퀀스에서 시험이 행해진다. 그와 같은 어드레스 패턴의 발생에 대하여는 가령 미국특허 제 4,402,081호에 개시되어 있다.

근년 대용량이고 또한 다수회의 개서가 가능한 불휘발성 메모리로서 플래시 메모리가 주목되고 있다. 이 플래시 메모리에서는 데이터의 READ/WRITE 동작외에 데이터의 일괄소거(消去)등, 복수의 동작모드가 구비되어 있다. 이들 동작모드는 메모리 내부의 콘트롤러에 외부에서 특정 코맨드를 입력함으로써 제어된다. 이 코맨트를 입력하는 단자는 전용단자는 아니라, 어드레스 단자와 공용되고 있으며, 어드레스인지 코맨드인지의 전환은 가령 그 메모리의 특정한 단자에 부여하는 제어신호의 논리를 바꿈으로써 행하고 있다.

이와같은 타입의 메모리(M)를 시험할 경우에 있어서, 메모리의 동작모드를 제어하기 위한 코맨드를 메모리에 부여하는데는 제 3 도에 도시하는 종래의 어드레스 연산부(24X 또는 24Y)를 통하여 명령메모리(21)의 데이터 영역 (20BD)에서 코맨드를 부여할 필요가 있다. 종래의 장치에서 이것을 행하기 위해서는 가령 영역(21BD)의 코맨드 데이터를 레지스터(246)에 설정하고, 그 값을 카운터(247)에 로드한 후, 멀티플렉서(243)를 비선택상태(출력 0)로 하고, 카운터(247)내의 코맨드 데이터를 산술논리부(245)를 통하여 커런트 레지스터(244)에 설정한다. 그리고, 멀티플렉서(248)를 커런트 레지스터 (244)측에 접속하고, 코맨드 데이터를 출력하여 피시험메모리(M)에 부여한다.

그러나, 메모리의 시험도중에 있어서 이와같은 어드레스에서 코맨드로의 전환이 행해질 경우에는 그후, 재차 전환전의 어드레스로 복귀할 필요가 있다. 그러기 위해서는 미리 명령프로그램중의 어드레스에서 코맨드로의 전환이 필요한 스탭에서의 카운터(247)의 값을 알아두고, 명령 메모리(21)에 기입하는 명령 프로그램내에 어드레스에서 코맨드로 전환후 레지스터(246)를 초기값으로 재설정하고, 그 값을 카운터(247)에 로드하고, 다음에 상기 미리 알고 있는 값까지 카운터(247)를 보진(步進)하는 일련의 마이크로 명령 스텝을 설치할 필요가 있다.

이와같은 카운터(247)를 어드레스/코맨드 전환전의 값으로 재설정하기 위한 일련의 마이크로 명령 스텝의 실행중에 있어서는 어드레스 연산부(24X)에서 어드레스 발생은 행해지지 않고, 시험실행은 일시 정지하고 있다. 즉, 이 동안은 더미사이클이 되어 있다. 그러나 피시험 메모리(M)가 실제로 사용되는 상태에 있어서는 일치하지 않는다고 하는 문제가 생긴다. 더구나 이와같이 어드레스에서 코맨드로 전환할때의 카운터 (247)의 값을 예측하여 명령 프로그램을 만드는 것은 번거롭다.

그리고, 상기와 같은 어드레스 입력단자와 코맨드 입력단자가 겸용되고 있는 반도체 메모리를 시험할 경우, 만일 그 반도체 메모리가 그 메모리의 외견상(외견상)의 어드레스(논리 어드레스)와 그 메모리의 내부셀 구조에 의해 결정되는 내부 어드레스(물리 어드레스)와 반응시 일치하지 않는 형의 메모리이면, 그 형의 메모리를 위한 논리 어드레스를 물리 어드레스로 변환표를 어드레스 데스크램블러(25)를 구성하는 메모리에 격납해 두고, 어드레스 연산부(24)의 출력논리 어드레스를 변환표에 의해 물리 어드레스로 변환하여 출력한다. 이와같이 함으로써 어드레스 발생을 위한 마이크로 명령 프로그램의 작성이 용이해진다. 그러나, 논리어드레스와 물리 어드레스가 일치하는 형의 메모리도 시험될 필요가 있고, 도시하지 않는 인에이블 레지스터와 멀티 플렉서가 설치되고, 인에이블 레지스터의 내용에 따라 멀티플렉서에 의해 데스크램블러의 출력 어드레스나 또는 입력 어드레스를 선택하여 출력하도록 되어 있다. 인에이블 레지스터는 피 시험 메모리가 어떤 형의 메모리인지에 의해, 인에이블 신호를 도시하지 않는 시스템 버스를 통하여 시험개시전에 설정하는 것이고, 시험중에 그 내용을 변경할 수는 없다. 따라서, 메모리시험 도중에 있어서, 피시험 메모리의 동작 모드를 변경하기 위한 코맨드를 어드레스 연산부(24)에 출력하면 코맨드도 데스크램블러(25)에 의해 변환되고 정확한 코맨드를 피시험 메모리에 줄 수 없다.

[발명의 요약]

본 발명의 목적은 이와같은 종래의 결점을 해결하여 메모리 시험중에 있어서, 피시험 메모리에 부여하는 어드레스와 코맨드의 전환을 더미사이클 없이 실행할 수 있고, 피시험 메모리를 실사용상태와 같은 조건으로 시험할 수 있게 하는 어드레스 발생장치를 제공하는데 있다.

본 발명의 또 하나의 목적은, 메모리 시험 도중에 있어서도 어드레스 연산부에서 출력한 코맨드를 어드레스 변환하지 않고 그대로 피시험 메모리에 부여할 수 있는 어드레스 발생장치를 제공하는 점이다.

본 발명의 제 1의 관점에 의하면, 피시험 반도체 메모리에 부여하는 어드레스를 발생하기 위한 데이터와 제어신호로 이루어지는 일련의 어드레스 연산 명령이 프로그램으로서 기입된 명령메모리(21)의 어드레스 연산 명령 영여(21B)은, (a) 어드레스를 논리연산에 의해 발생하기 위한 데이터 및 상기 반도체 메모리에 부여하는 코맨드(또는 모드제어명령)에 대응하는 데이터(또는 모드제어데이타)가 기입되는 데이터 영영(21BD)고, (b) 상기 코맨드의 로드 여부를 제어하는 로드 제어신호를 격납하는 로드제어비트 및 상기 어드레스를 논리연산하기 위한 연산제어신호를 격납하는 연산제어비트를 포함하는 제어신호 영역(21BC)으로 이루어져 있다. 그 명령메모리의 판독 시퀀스는 시퀀스 제어수단에 의해 제어되고, 어드레스 연산수단은 명령메모리로부터 판독된 데이터(21BD) 및 연산제어신호(L₁, S₃)에 따라 논리연산에 의해 순차 어드레스를 발생한다. 또한, 상기 데이터영역(21BD)에는 복수개의 어드레스 데이터가 기입될 수도 있다. 상기 반도체 메모리에 부여해야할 코맨드를 격납하는 코맨드 격납수단이 설치되어지고, 선택출력수단에 의해 상기 코맨드 제어비트로부터의 상기 코맨드 제어신호에 따라, 상기 어드레스 연산수단의 출력과 상기 코맨드 격납 수단의 출력중 어느 하나를 선택하여 출력한다.

제 1의 관점에 의한 어드레스 발생장치는 이와같이 구성되어 있기 때문에 더미사이클을 발생시키는 일 없이, 어드레스 발생에서 코맨드 발생 및 그 반대로 전환할 수 있다.

본 발명의 제 2의 관점에 의하면 이와같이 구성한 어드레스 발생장치의 상기 선택출력수단으로부터의 출력 어드레스를 물리 어드레스로 변환하는 데스크램블 수단과, 상기 선택출력과 상기 테스크램수단의 출력이 부여되고, 어느 한쪽을 선택출력하는 멀티플렉서 수단을 설치하고, 명령메모리에 설치한 선택제어비트에서 판독한 선택제어신호에 의해 상기 멀티플렉서 수단의 선택출력을 제어한다.

제 2의 관점에 의한 어드레스 발생장치는 이와같이 구성되어 있기 때문에 어드레스 연산수단에 있어서 어드레스를 발생하는 도중에 코맨드를 출력할 경우는 멀티플렉서 및 제어수단에 의해 코맨드를 선택출력하고, 반도체 메모리에 부여할 수 있기 때문에 물리 어드레스와 논리 어드레스가 반드시 일치하지 않는 반도체 메모리도 시험할 수 있다.

[바람직한 실시예의 상세한 설명]

제 4 도는 본 발명에 의한 어드레스 발생장치의 실시예를 나타내며, 제 3 도의 종래장치와 대응하는 부분에 동일부호를 부기하고 있다. 또, 본 발명의 어드레스 발생장치는 제 2 도에 있어서의 명령메모리(21)의 영역(21A,21B), 프로그램 카운터(22), 프로그램 카운터 콘트롤러(23) 및 어드레스 발생부(20A)의 조합에 대응하지만, 도면을 간단하게 하기 위하여 프로그램 카운터(22), 프로그램 카운터 콘트롤러(23)는 도시하지 않았다. 제 4 도의 장치에 있어서의 X 및 Y어드레스 연산부(24X, 24Y)의 구성은 제 3 도의 것과 같다.

제 4 도의 장치의 구성은 제 3 도의 종래장치와 다음 점에서 다르다. 즉, 어드레스 연산부(24)에는 명령메모리(21)의 데이터 영역(21BD)으로부터 데이터의 설정이 가능한 모드제어 데이터 기억수단인 코맨드 레지스터(24CR)가 설치되고, 또한 명령메모리(21)내 연산제어비트(21BC)중의 제어신호 S3에 응답하여 X, Y 어드레스 연산부(24X, 24Y)의 출력결합어드레스와 코맨드 레지스터(24CR)의 출력중 어느 하나를 선택출력하는 멀티플렉서(249)의 선택을 지정하는 제어신호 S3에 할당되는 제어비트(S3)가 설치되어 있다. Y어드레스 연산부(24Y)의 구성은 X어드레스 연산부(24X)의 구성과 동일하고 데이터 영역 (21BD)은 X 및 Y어드레스 연산부(24X, 24Y)에서 공유(共有)하고, Y어드레스 연산부(24Y)를 위한 제어신호는 X어드레스 연산부(24X)와 마찬가지로 제어신호영역(21BC)내에 전용으로 할당된 제어비트에서 부여되지만, 도면을 간략화하기 위하여 도시를 생략하였다. X 및 Y 어드레스 연산부(24X, 24Y)는 서로 동일한 동작을 행하기 때문에 이들에 관한 설명은 X어드레스측에 대해서만 행한다. 제 4 도의 구성에 있어서, 코맨드 레지스터(24CR)에는 시험개시시에 제어신호(L4)에 응답하여 코맨드가 초기 설정되어 있다. 명령메모리(21)의 어드레스 연산명령영역(21B)에 기술된 어드레스 연산명령에 따라 연산에 의해 어드레스를 순차 발생시켜가고, 어느 스텝에서 즉, 어드레스 발생에서 코맨트 발생으로 전환하는데 카운터(242, 247) 및 산술논리부(245)를 홀드상태로 하고, 제어신호비트(S3)로부터의 제어신호(S3)에 의해 멀티플렉서(249)를 제어하여 코맨드 레지스터(24CR)내의 코맨드를 선택출력하면 된다.

재차 어드레스 발생으로 전환하는데는 카운터(242, 247), 산술논리부(245)의 홀드상태를 해제함과 동시에 선택제어신호(S3)에 의해 멀티플렉서(248)의 출력을 선택 출력하도록 멀티플렉서(249)를 제어하면 된다. 이와같이 본 발명에 의하면 코맨드를 출력하기 위하여 레지스터(246), 카운터(247), 커런트 레지스터(244)의 내용을 개시할 필요가 없기 때문에 명령 프로그램의 작성은 간단하며, 더구나 더미사이클 없이 어드레스 발생과 코맨드 발생의 전환을 행할 수 있다.

제 4 도의 구성에 있어서, 코맨드 레지스터(24CR)대신 복수의 코맨드를 각각 상이한 어드레스에 격납한 코맨드 메모리(24CR)를 설치하고, 데이터 영역(21BD)에서 데이터를 리드 어드레스로서 부여하고 코맨드를 판독하며, 멀티플렉서(249)에 부여하여도 좋다. 그럴 경우, 메모리(24CR)에는 가령 도시하지 않는 시스템 버스를 지나게 하여 시험개시 직전에 각종 코맨드를 격납해 둔다. 또, 제어신호(L4)는 판독 인에이블 신호로서 메모리(24CR)에 부여한다.

한편, 제 2 도를 참조하여 설명한 바와같이, 물리 어드레스와 논리 어드레스가 반드시 일치하지 않는 형의 반도체 메모리(M)를 시험할 경우에는 어드레스 연산부(24)에 의해 발생한 논리 어드레스를 어드레스 데스크램블러(25)에 있어서 물리 어드레스로 변환하여 출력하지만, 물리 어드레스와 논리 어드레스가 일치하는 형의 메모리를 시험할 경우에는 어드레스 데스크램블러(25)에 의한 변환을 행하지 않고 출력하도록 되어 있다. 즉, 도시하지 않으나 어드레스 데스크램블러(25)내에는 어드레스 연산부(24)로부터의 논리 어드레스를 어드레스 변환한 물리 어드레스와 변환하지 않는 어드레스를 선택출력하는 멀티플렉서와, 그 멀티플렉서의 선택을 제어하는 데스크램블 인에이블 신호를 유지하는 데스크램블 인에이블 레지스터가 설치되어 있고, 메모리 시험개시시에 그 메모리가 어드레스 변환을 요하는 형의 메모리이면 메모리 시험장치의 시스템 버스를 통하여 어드레스 인에이블 레지스터에 데스크램블 인에이블 신호를 설정하고, 그 데스크램블 인어에이블 신호에 의해 멀티플렉서를 제어하여 변환된 어드레스(물리 어드레스)를 출력한다.

제 4 도에 도시하는 본 발명의 어드레스 발생장치에 있어서도, 상기와 같은 어드레스 입력단자와 코맨드 입력단자가 공용되고 있는 플래시 메모리를 시험하고자 할 경우에는, 어드레스 연산부(24)에서 출력된 코맨드가 어드레스 데스크램블러(25)에 의해 변환되어 버려 바른 코맨드를 피시험 메모리(M)에 부여할 수 없다. 그래서, 가령 시험을 일시정지하여 시험장치의 시스템 버스를 통과시켜 데스크램블 인에이블 레지스터내의 데스크램블 인에이블 신호를 소거하고나서 시험모드를 재개함으로써 코맨드를 어드레스 변환하지 않고 출력하여 피시험메모리를 부여하고, 재차 시험모드를 정지하여 데스크램블 인에이블 레지스터에 데스크램블러 인에이블 신호를 기입하고 시험을 재개하는 것이 생각된다. 혹은 데스크램블러(25)에 있어서 어드레스 변환처리를 받은 결과가 소정의 코맨드가 되도록 변환출력 코맨드에 대응하는 입력데이타를 지정하고, 즉, 코맨드를 역변환한 데이터를 명령메모리(21)의 데이터 영역(21BD)에 기입해 두는 것이 생각된다. 전자의 방법은 메모리 시험을 중단하기 때문에 실용적이 아니다. 후자의 방법은 출력해야할 코맨드마다 역변환한 데이터를 조작자가 작성하지 않으면 않되는 불편이 있다. 이와같은 결점을 제거한 본 발명의 또다른 어드레스 발생장치의 실시예를 제 5 도에 도시한다.

제 5 도에 있어서도 제 2 도의 종래장치와 대응하는 부분에는 같은 번호가 부기되어 있다. 제 2 도의 경우와 마찬가지로 어드레스 연산부(24)의 출력은 데스크램블러(25)에 부여된다. 데스크램블러(25)에는 피시험메모리의 형에 의해 미리 결정되어 있는 논리 어드레스 대 물리 어드레스의 변환표가 시험에 앞서 메모리 시험 장치의 시스템 버스(11)를 통과시켜 격납된다. 명령메모리(21)에는 데스크램블러 금지비트(INH)가 설치되고 그 판독출력은 앤드게이트(27)의 반전입력단자에 부여된다. 데스크램블 인에이블 레지스터(28)는 메모리 시험장치의 시스템 버스(11)에 접속되고, 시험에 앞서 피시험 메모리(M)가 어드레스 변환을 필요로 하는 형의 메모리일 경우에 데스크램블 인에이블 신호(EN ; 가령 H논리)를 레지스터(28)에 격납해 둔다. 앤드게이트(27)의 출력은 멀티플렉서(26)에 대한 선택제어신호로서 부여된다.

어드레스 연산부(24)가 명령메모리(21)내의 명령에 따라 피시험 메모리(M)에 대한 논리 어드레스를 순차 발생하고 있는 과정에 있어서의 어느 스텝에서 피시험 메모리(M)에 부여하는 코맨드를 발생할 경우에는, 대응하는 명령스텝에 기술되어 있는 데스크램블 금지신호(INH)를 명령메모리(21)의 금지(INH)에서 판독하여 게이트(27)에 부여하고, 데스크램블 인에이블 신호(EN)를 디제이블한다. 그 결과, 멀티플레서(26)는 어드레스 연산부(24)의 출력을 선택출력하기 때문에, 그때 어드레스 연산부(24)에서 출력되는 코맨드가 데스크램블러(25)를 통과하지 않고 출력되어 피시험 메모리(M)에부여된다. 코맨드 발생에서 어드레스 발생으로 전환할 경우는 금지 비트(INH)의 출력이 L논리가 되고, 게이트(27)가 열리게 된다. 따라서, 어드레스 연산부(24)로부터의 논리 어드레스는 데스크램블러(25)에 의해 물리 어드레스로 변환되고, 멀티플렉서(26)를 지나 출력된다.

제 5 도의 구성에 있어서, 어드레스 연산부(24)는 제 4 도에 도시하는 것과 같은 구성이라도 좋다. 데스크램블 인에이블 신호(EN)를 시스템 버스(11)로부터 레지스터(28)에 격납하는 대신, 시험을 실행하는 명령 프로그램의 초기에 명령메모리(21)의 데이터 영역(2BD)으로부터 레지스터(28)에 전송하도록, 명령메모리(21)에 기입해 두어도 좋다. 앤드게이트(27)와 데스크램블 인에이블 레지스터(28)를 생략하고, 또한 명령메모리 (21)에 데스크램블 금지신호(INH) 또는 데스크램블 인에이블 신호(EN)를 기입해 두고, 그 판독신호에 의해 파선으로 표시하는 바와같이 직접 멀티플렉서(26)의 선택을 제어하도록 하여도 좋다.

이상의 기술과 같이 본 발명에 의하면 어드레스 선호와 제어신호를 더미사이클 없이 시퀀셜하게 피시험메모리에 공급할 수 있다. 이에 의해 피시험 메모리를 그 사용상태와 같은 조건으로 시험할 수 있다.

또, 어드레스 데스크램블 인에이블 상태라도 어드레스 발생중에 임의의 사이클로 명령메모리(21)에서 금지비트를 출력함으로써 어드레스 데스크럼블을 금지할 수 있다. 따라서, 어드레스 발생부(24)로부터의 출력을 데스크램블러(25)를 통하지 않고, 그대로 멀티플렉서(26)를 통하여 출력할 수 있기 때문에 어드레스 연산부(24)에서 출력되는 코맨드를 변환시키지 않고 피시험 메모리에 부여할 수 있다.

Claims

반도체 메모리(M)를 시험하기 위한 메모리 시험장치의 어드레스 발생장치이고, 상기 반도체 메모리에 부여되는 어드레스를 논리연산에 의해 발생하기 위한 어드레스연산 데이터 및 상기 반도체 메모리에 부여되며 상기 반도체 메모리의 동작모드를 제어하기 위한 모드제어 데이터가 각각 기억되는 데이터 영역(21BD)과, 상기 모드제어 데이터의 로드 및 상기 어드레스 연산데이타의 로드의 모두를 제어하기 위한 로드제어신호 및 상기 어드레스 논리 연산을 제어하기 위한 연산 제어신호가 각각 기억되는 제어신호영역(21BC)을 포함하며, 상기 어드레스 연산데이타 및 상기 제어신호로부터 구성되는 일련의 명령에 의해 이루어지는 프로그램을 기억하는 명령메모리(21) ; 상기 명령메모리의 판독 시퀀스를 제어하는 시퀀스 제어수단(22, 23) ; 상기 명령메모리에 접속되고 상기 명령메모리에서 판독된 어드레스 연산데이 및 연산제어신호에 따라 논리연산에 의해 상기 반도체 메모리에 부여되는 어드레스를 순차 발생하고 출력하는 어드레스 연산수단(24X, 24Y) ; 상기 명령메모리에 접속되며, 상기 모드 제어 데이타를 기억하기 위한 모드 제어 데이타 기억 수단(24CR) ; 및 2개의 입력과 1개의 출력을 갖되, 상기 2개의 입력중 1측은 상기 어드레스 연산수단의 출력에 접속되고 타측 입력은 상기 모드 제어 데이타 기억수단의 출력에 접속되는 선택출력수단(249)이고, 상기 명령메모리의 상기 제어신호 영역으로부터 공급되는 동작제어신호에 응답하여 상기 어드레스 연산수단 및 모드 제어 데이타 기억수단으로부터 공급되는 출력의 일측을 선택하고, 이 선택된 일측 출력을 상기 반도체 메모리에 출력하는 선택출력수단(249)을 구비하는 것을 특징으로 하는 메모리 시험 장치의 어드레스 발생장치.
제 1 항에 있어서, 상기 모드 제어 데이터 기억수단은 상기 명령메모리의 상기 데이터 영역으로부터 직접 로드되는 모드 제어 데이터를 격납하기 위한 코맨드 레지스터이고, 이 모드 제어 데이터의 직접적인 로드 상기 명령 메모리의 상기 제어신호 영역으로부터 상기 코맨드 레지스터로 공급되는 로드제어신호에 응답하여 이루어지는 것을 특징으로 하는 어드레스 발생장치.
반도체 메모리(M)를 시험하기 위한 메모리 시험장치의 어드레스 발생장치이고, 상기 반도체 메모리에 부여되는 어드레스를 논리연산에 의해 발생하기 위한 어드레스연산 데이터 및 복수의 어드레스 데이터가 각각 기억되는 데이터 영역(21BD)과, 상기 어드레스 데이터의 로드 및 상기 어드레스 연산데이타의 로드의 모두를 제어하기 위한 로드제어신호 및 상기 어드레스의 논리 연산을 제어하기 위한 연산 제어신호가 각각 기억되는 제어신호영역(21BC)을 포함하며, 상기 어드레스 연산데이타 및 상기 제어신호로부터 구성되는 일련의 명령에 의해 이루어지는 프로그램을 기억하는 명령메모리(21) ; 상기 명령메모리에 접속되어 있고, 또한 각각은 상기 반도체 메모리의 동작모드를 제어하는 복수의 모드제어데이타가 미리 다른 어드레스에 기억되는 모드제어데이타 기억수단(24CR)이고, 상기 어드레스 데이터중 1개가 상기 명령메모리의 상기 데이터영역으로부터 이 모든 제어데이타 기억수단에 로드되며, 이 어드레스 데이터에 의해 액세스되는 어드레스에 미리 기억되어 있는 1개의 모드제어 데이터를 사이 반도체 메모리로 출력하는 모드제어 데이터 기억수단 ; 상기 명령메모리의 판독 시퀀스를 제어하는 시퀀스 제어수단(22, 23) ; 상기 명령메모리에 접속되며, 이 명령메모리로부터 판독되는 어드레스 연산 데이터 및 연산제어 신호에 응답하여 논리 연산에 의해 상기 반도체 메모리에 부여되는 어드레스를 순차 발생하고 출력하는 어드레스 연산수단(24X, 24Y) ; 및 2개의 입력과 1개의 출력을 갖되, 상기 2개의 입력중 1측은 상기 어드레스 연산수단의 출력에 접속되고 타측 입력은 상기 모드제어데이타 기억수단의 출력에 접속되는 선택출력수단(249)이고, 상기 명령메모리의 상기 제어신호 영역으로부터 공급되는 동작제어신호에 응답하여 상기 어드레스 연산수단 및 모드제어데이타 기억수단으로부터 공급되는 출력의 일측을 선택하고, 이 선택된 일측 출력을 상기 반도체 메모리에 출력하는 선택출력수단 (249)을 구비하는 것을 특징으로 하는 메모리 시험장치의 어드레스 발생장치.
반도체 메모리(M)를 시험하기 위한 메모리 시험장치의 어드레스 발생장치이고, 상기 반도체 메모리에 부여되는 어드레스를 논리연산에 의해 발생하기 위한 어드레스연산 데이터 및 상기 반도체 메모리에 부여되며 상기 반도체 메모리의 동작모드를 제어하기 위한 모드제어데이터가 각각 기억되는 데이터 영역(21BD)과, 상기 모드제어 데이터의 로드 및 상기 어드레스 연산데이타의 로드의 모두를 제어하기 위한 로드제어신호 및 상기 어드레스 논리 연산을 제어하기 위한 연산 제어신호 및 데스크램블 신호가 각각 기억되는 제어신호영역(21BC)을 포함하며, 상기 어드레스 연산데이타 및 상기 제어신호로부터 구성되는 일련의 명령에 의해 이루어지는 프로그램을 기억하는 명령메모리(11) ; 상기 명령메모리의 판독 시퀀스를 제어하는 시퀀스 제어수단(22, 23) ; 상기 명령메모리에 접속되고 상기 명령메모리에서 판독된 어드레스 연산데이타 및 연산제어신호에 따라 논리연산에 의해 상기 반도체 메모리에 부여되는 어드레스를 순차 발생하고 출력하는 어드레스 연산수단(14X, 24Y) ; 상기 명령메모리에 접속되며, 상기 명령메모리의 상기 데이터영역으로부터 판독되어져 상기 반도체 메모리에 부여되는 상기 모드 제어 데이타를 기억하기 위한 모드 제어데이타 기억 수단(24CR) ; 2개의 입력과 1개의 출력을 갖되, 상기 2개의 입력중 1측은 상기 어드레스 연산수단의 출력에 접속되고 타측 입력은 상기 모드제어데이타 기억수단의 출력에 접속되는 선택출력수단(249)이고, 상기 명령메모리의 상기 제어신호 영역으로부터 공급되는 동작제어신호에 응답하여, 상기 어드레스 연산수단 및 모드제어데이타 기억수단으로부터 공급되는 출력의 일측을 선택하고, 이 선택된 일측 출력을 상기 반도체 메모리에 출력하는 선택출력수단(249) 상기 어드레스 연산수단(24X, 24Y)과 상기 모드제어데이타 기억수단(24CR)과 상기 선택출력수단(249)으로 이루어지는 어드레스 연산부(24) ; 상기어드레스 연산부에 접속되며, 이 어드레스 연산부로부터 공급되는 어드레스를 상기 반도체 메모리의 각각의 물리적 어드레스로 변환하기 위한 데스크램블 수단(25) ; 2개의 입력과 1개의 출력을 갖되, 일측 입력은 상기 데스크램블 수단의 출력에 접속되고, 타측 입력은 상기 어드레스 연산부에 접속되어져, 이러한 데스크램블 수단 및 어드레스 연산부로부터의 출력중 1측을 선택하는 멀티플렉서 수단(26) ; 및 상기 명령에 접속되는 멀티플렉서 제어수단(27, 28)이고, 상기 명령메모리의 상기 제어신호영역으로부터 판독되는 상기멀티플렉서 제어수단에 공급되는 출력을 선택하여 출력하도록, 상기 멀티플렉서 수단을 제어하는 멀티플렉서 제어수단(27, 28)을 구비하는 것을 특징으로 하는 메모리 시험 장치의 어드레스 발생장치.
제 4 항에 있어서, 상기 멀티플렉서 수단은, 상기 반도체 메모리의 종류에 따라 어드레스 데스크램블 인에이블 신호(EN)를 기억하는 어드레스 데스크램블 인에이블 레지스터수단(28)과 상기 데스크램블 인에이블 레지스터 수단으로부터 상기 데스크램블 인에이블 신호의 통과를 제어하는 게이트수단(27)를 포함하고, 상기 게이트 수단은, 상기 명령메모리의 상기 제어신호 영역으로부터 상기 데스크램블 금지신호(INH)가 판독되지 않는 경우에는 상기 데스크램블 인에이블 신호를 통과시켜 상기 멀티플렉서 수단에 부여하고 상기 멀티플렉서 수단이 상기 데스크램블 수단으로부터 공급되는 출력을 선택하여 출력하도록 상기 멀티플렉서 수단을 제어하고, 상기 제어신호영역으로부터 상기 데스크램블 금지 신호가 판독되면 이것에 응하여 상기 데스크램블 인에이블 신호의 통과를 금지시켜 상기 멀티플렉서 수단이 상기 어드레스 연산수단으로부터 공급되는 출력을 선택하여 출력하도록 상기 멀티플렉서 수단을 제어하는 것을 특징으로 하는 어드레스 발생장치.
반도체 메모리(M)를 시험하기 위한 메모리 시험장치의 어드레스 발생장치이고, 상기 반도체 메모리에 부여되는 어드레스를 논리연산에 의해 발생하기 위한 어드레스연산 데이터 및 상기 반도체 메모리에 부여되며 상기 반도체 메모리의 동작모드를 제어하기 위한 모드제어데이터와 각각 기억되는 데이터 영역(21BD)과, 상기 모드제어 데이터의 로드 및 상기 어드레스 연산데이타의 로드의 모두를 제어하기 위한 로드제어신호 및 상기 어드레스 논리 연산을 제어하기 위한 연산 제어신호 및 데스크램블신호가 각각 기억되는 제어신호영역(21BC)을 포함하며, 상기 어드레스 연산데이타 및 상기 제어신호로부터 구성되는 일련의 명령에 의해 이루어지는 프로그램을 기억하는 명령메모리(21) ; 상기 명령메모리의 판독 시퀀스를 제어하는 시퀀스 제어수단(22, 23) ; 상기 명령메모리에 접속되고 상기 명령메모리에서 판독된 어드레스 연산데이타 및 연산제어신호에 따라 논리연산에 의해 상기 반도체 메모리에 부여되는 어드레스를 순차 발생하고 출력하는 어드레스 연산수단(24X, 4Y) ; 상기 명령메모리에 접속되며, 상기 명령메모리의 상기 데이터영역으로부터 판독되어져 상기 반도체 메모리에 부여되는 상기 모드 제어 데이타를 기억하기 위한 모드 제어데이타 기억 수단(24CR) ; 2개의 입력과 1개의 출력을 갖되, 상기 2개의 입력중 1측은 상기 어드레스 연산수단의 출력에 접속되고 타측 입력은 상기 모드제어데이타 기억수단의 출력에 접속되는 선택출력수단(249)이고, 상기 명령메모리의 상기 제어신호 영역으로부터 공급되는 동작제어신호에 응답하여, 상기 어드레스 연산수단 및 모드제어데이타 기억수단으로부터 공급되는 출력의 일측을 선택하고, 이 선택된 일측 출력을 상기 반도체 메모리에 출력하는 선택출력수단(249) ; 상기 어드레스 연산수단(24X, 24Y)과 상기 모드제어데이타 기억수단(24CR)과 상기 선택출력수단(249)으로 이루어지는 어드레스 연산부(24) ; 상기어드레스 연산부에 접속되며, 이 어드레스 연산부로부터 공급되는 어드레스를 상기 반도체 메모리의 각각의 물리적 어드레스로 변환하기 위한 데스크램블 수단(25) ; 2개의 입력과 1개의 출력을 갖되, 일측 입력은 상기 데스크램블 수단의 출력측에 접속되고, 타측 입력은 상기 어드레스 연산부에 접속되어져, 이러한 데스크램블 수단 및 어드레스 연산부로부터 출력중 1측을 선택하는 멀티플렉서 수단(26) ; 및 상기 명령메모리의 상기 제어신호영역으로부터 상기 어드레스 연산부로부터 공급되는 출력을 선택하여 출력하는 것에 의해, 상기 멀티플렉서 수단을 제어하는 멀티플렉서 제어수단을 구비하는 것을 특징으로 하는 메모리 시험 장치의 어드레스 발생장치.