KR960009202A - 복사 방지 기능을 갖는 반도체 집적회로 장치 - Google Patents
복사 방지 기능을 갖는 반도체 집적회로 장치 Download PDFInfo
- Publication number
- KR960009202A KR960009202A KR1019950023935A KR19950023935A KR960009202A KR 960009202 A KR960009202 A KR 960009202A KR 1019950023935 A KR1019950023935 A KR 1019950023935A KR 19950023935 A KR19950023935 A KR 19950023935A KR 960009202 A KR960009202 A KR 960009202A
- Authority
- KR
- South Korea
- Prior art keywords
- integrated circuit
- semiconductor integrated
- data
- fet
- circuit device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Software Systems (AREA)
- Storage Device Security (AREA)
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
복사 방지 기능을 구비한 반도체 집적회로 장치는 이용자가 사용하는 데이타를 격납하는 기억 수단(1)과, 외부에서 입력되는 적어도 1개의 입력 정보에 대하여 여러가지의 논리적인 처리를 행하며, 상기기억 수단에 대하여 액세스를 행하는 입력 수단(2)과, 상기 기억 수단으로부터 상기 데이타를 출력할 때에 해당 데이타에 대하여 여러가지의 논리적인 처리를 행하는 출력 수단(3)과, 상기 입력 정보의 상태, 상기 입력 수단의 논리의 상태, 상기 출력 수단의 논리의 상태 및 해당 출력 수단으로부터 얻어지는 데이타의 상태중 적어도 1개의 상태를 특정한 판정 정보와 비교하여, 그 결과를 지시하는 판정 수단(4)과, 해당 판정 수단의 지시 결과에 기초하여 상기 적어도 1개의 상태가 특정한 상태에 있는 경우에, 적어도 상기 출력 수단에 대하여 상기 기억 수단에 격납되어 있는 데이타가 정상적으로 출력되는 것을 방지하도록 처리를 행하는 제어 수단(5)을 구비한다. 이러한 구성에 의해, 복사 방지 기능을 소프트웨어와 하드웨어의 양면에서 빈번히 변경할 수 있다. 이것에 의해 도용하여 부정 복사를 행하는 것을 실질적으로 불가능하게 할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1형태에 관한 복사 방지 기능을 구비한 반도체 집적회로 장치의 원리 구성도.
Claims (47)
- 이용자가 사용되는 데이타를 격납하는 기억 수단(1)과; 외부에서 입력되는 적어도 1개의 입력 정보에 대하여 열가지의 논리적인 처리를 행하고, 상기 기억 수단에 대하여 액세스를 행하는 입력 수단(2)과; 상기 기억 수단으로부터 상기 데이타를 출력할 때에 해당 데이타에 대하여 여러가지의 논리적인 처리를 행하는 출력 수단(3)과; 상기 입력 정보의 상태, 상기 입력 수단의 논리의 상태, 상기 출력 수단의 논리의 상태 및 해당 출력 수단으로부터 얻어지는 데이타의 상태중 적어도 1개의 상태를 특정한 판정 정보와 비교하여, 그 결과를 지시하는 판정 수단(4)과; 해당 판정 수단의 지시 결과에 기초하여 상기 적어도 1개의 상태가 특정한 상태에 있는 경우에 적어도 상기 출력 수단에 대하여 상기 기억 수단에 격납되어 있는 데이타가 정상적으로 출력되는 것을 방지하도록 처리를 행하는 제어 수단(5)을 구비하는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제1항에 있어서, 상기 반도체 집적회로 장치는 상기 이용자가 사용하는 데이타가 반도체 집적 회로의 웨이퍼 공정의 공정에서 상기 기억 수단에 고정화되는 마스크 ROM의 형태를 가지는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제1항에 있어서, 상기 이용자가 사용하는 데이타를 이용자측에서 기록 또는 재기록할 수 있는 ROM의 형태를 가지는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제2항에 있어서, 상기 판정 수단 및 제어 수단이 각각 실현하는 기능은 반도체 집적 회로의 웨이퍼 공정에서 상기 기억 수단에 데이타를 고정화하는 처리와 동등한 수단에 의해 가변적으로 형성되는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제4항에 있어서, 상기 기억 수단에 데이타를 고정화하는 처리와 동등한 수단은 반도체 집적회로의 웨이퍼 공정에서 사용되는 이온 주입 처리 또는 금속 배선, 폴리실리콘 배선 등의 배선 처리에 의해 실현되는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제2항에 있어서, 상기 판정 수단에 의해 상기 적어도 1개의 상태가 상기 특정 상태에 있다고 판정된 결과를 유지하는 유지 수단(22)을 추가로 구비하는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제6항에 있어서, 상기 유지 수단은 상기 판정 수단에 의해 판정된 결과를 적어도 한쪽의 입출력 노드(A, B)에 유지하는 쌍ㅇ나정 회로를 포함하는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제6항에 있어서, 상기 유지 수단은 상기 반도체 집적회로 장치에 공급되는 전원 전압(Vcc)이 오프가 된 경우에 해당 오프 시점에서 소정 기간동안 상기 적어도 1개의 상태가 상기 특정 상태에 있다고 판정된 결과를 유지하는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제8항에 있어서, 상기 유지 수단은 상기 판정 수단에 의해 판정된 결과를 적어도 한쪽의 입출력 노드(A, B)에 유지하는 쌍안정 회로와, 상기 한쪽의 입출력 노드에 접속된 축전기(43)를 포함하는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제8항에 있어서, 상기 유지 수단은 상기 판정 수단에 의해 판정된 결과를 적어도 한쪽의 입출력 노드(A, B)에 유지하는 쌍안정 회로와, 상기 한쪽의 입출력 노드에 접속된 축전기(43)와, 상기 쌍안정 회로에 전원 전압을 공급하는 내부 전원 라인(Vcc)과, 상기 반도체 집적회로 장치에 공급되는 전원 전압(Vcc)을 상기 내부 전원 라인에 전달하는 전달 소자(45)와, 상기 전달 소자의 출력단에 접속된 축전기(46)를 포함하는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제9항에 있어서, 상기 축전기(43, 46)는 반도체 집적 회로의 웨이퍼 공정에서 형성되는 MOS 축전기인 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제8항에 있어서, 상기 반도체 집적회로 장치가 마스크 ROM의 형태를 가지는 경우에, 상기 소정기간은 반도체 집적 회로의 웨이퍼 공정에서 상기 기억 수단에 데이타를 고정화하는 처리와 동등한 수단에 의해 가변적으로 설정되는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제12항에 있어서, 상기 기억 수단에 데이타를 고정화하는 처리와 동등한 수단은 반도체 집적 회로의 웨이퍼 공정에서 사용되는 이온 주입 처리 똔느 금속 배선, 폴리실리콘 배선 등의 배선 처리에 의해 실현되는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제6항에 있어서, 상기 유지 수단은 상태를 원래의 상태로 되돌릴 수 없는 퓨즈 소자 등의 불가역 소자를 포함하는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제2항에 있어서, 상기 제어 수단은 상기 판정 수단에 의해 상기 적어도 1개의 상태가 상기 특정 상태에 있다고 판정된 경우에, 상기 기억 수단에 격납되어 있는 데이타의 독출을 실질상 불가능한 상태로 설정하는 수단(23, 24)을 포함하는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제15항에 있어서, 상기 데이타의 독출을 실질상 불가능한 상태로 설정하는 수단은 발진 회로를 포함하는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제2항에 있어서, 상기 제어 수단은 상기 판정 수단에 의해 상기 적어도 1개의상태가 상기 특정 상태에 있다고 판정된 경우에, 상기 기억 수단에 격납되어 있는 데이타가 상기 출력 수단으로부터 원래 출력되는 것과 다르도록 논리를 가공하여 출력하는 수단(23, 24)을 포함하는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제2항에 있어서, 상기 특정한 판정 정보를 격납하는 메모리 수단(20)을 추가로 구비하며, 상기 특정 판정 정보가 반도체 집적 회로의 웨이퍼 공정에서 해당 메모리 수단에 고정화되는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제3항에 있어서, 상기 특정한 판정 정보를 격납하는 메모리 수단(20)을 추가로 구비하며, 상기 특정 판정 정보가 필요에 따라 이용자에 의해 해당 메모리 수단에 가변 설정되는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 이용자가 사용하는 데이타를 격납하는 기억 수단(1)과; 외부에서 입력되는 적어도 1개의 입력 정보에 대하여 여러가지의 논리적인 처리를 행하고, 상기 기억 수단에 대하여 액세스를 행하는 입력 수단(2)과; 상기 기억 수단으로부터 상기 데이타를 출력할 때에 해당 데이타에 대하여 여러가지의 논리적인 처리를 행하는 출력 수단(3)과; 상기 기억 수단의 데이타에 대응된 어드레스가 각각 속하는 복수의 특정 어드레스 영역의 정보를 참조하고, 상기 입력 정보가 해당 복수의 특정 어드레스 영역의 어느쪽의 영역에 대하여 액세스를 행했는지를 검출하여 그 액세스 상태를 기억하는 검출/기억 수단(6)과; 해당 기억된 액세스 상태의 조건 판단에 의해 적어도 상기 출력 수단에 대하여 상기 기억 수단으로부터 출력되는 데이타의 내용을 조작하도록 제어를 행하는 데이타 조작 수단(7)을 구비하는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제20항에 있어서, 상기 검출/기억 수단은 상기 입력 정보가 상기 복수의 특정 어드레스 영역중 특정 영역에 대하여 연속적으로 액세스를 행한 회수를 기억하고, 상기 데이타 조작 수단은 해당 기억된 회수의 조건 판단에 기초하여 출력데이타의 내용을 조작하도록 제어를 행하는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제21항에 있어서, 상기 데이타 조작 수단은 검출/기억 수단에 기억된 특정 영역에 대한 액세스의 회수가 짝회인지 홀수회인지에 따라 출력 데이타의 내용을 조작하도록 제어를 행하는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제20항에 있어서, 상기 복수의 특정 어드레스 영역의 정보를 격납하는 메모리 수단(20a)을 추가로 구비하며, 해당 복수의 특정 어드레스 영역의 정보가 반도체 집적 회로의 웨이퍼 공정에서 해당 메모리 수단에 고정화되는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제20항에 있어서, 상기 복수의 특정 어드레스 영역의 정보를 격납하는 메모리 수단(20a)을 추가로 구비하며, 해당 복수의 특정 어드레스 영역의 정보는 필요에 따라서 이용자에 의해 해당 메모리 수단에 가변설정되는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 이용자가 사용하는 데이타를 격납하는 기억 수단과; 외부에서 입력되는 적어도 1개의 입력 정보에 대하여 여러가지의 논리적인 처리를 행하고, 상기 기억 수단에 대하여 액세스를 행하는 입력 수단과; 상기 기억 수단으로부터 상기 데이타를 출력할때에 해당 데이타에 대하여 여러가지의 논리적인 처리를 행하는 출력 수단과; 상기 입력 수단에서 입력된 입력 정보를 소정의 암호 정보와 비교하여, 그 비교 결과에 기초한 일/불일치 검출신호를 상기 출력 수단에 공급하는 암호 기억ㆍ일치 검출회로를 구비하는데, 상기 암호 기억ㆍ일치 검출회로는, 일단으로부터 일치 검출신호가 출력되고, 타단이 제1전원 공급선에 접속되며, 복수의 기본 회로가 직렬 접속되어 구성된 비트 직렬 회로와; 해당 비트 직렬 회로의 일단과 제2전원 공급선과의 사이에 접속되고, 해당 비트 직렬 회로가 온일 때의 단자간 전압이 오프일 때의 단자간 전압보다도 높아지는 부하 수단을 구비하며, 상기 복수의 기본 회로는 각각 그 양단간이 제어 입력단에 공급되는 입력 정보의 신호가 제1논리치일 때에 온이 되고, 해당 제1논리치를 반전한 값일 때에 비휘발적으로 오프 또는 온의 한쪽이 되는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제25항에 있어서, 상기 비트 직렬 회로가 복수개 병렬 접속되어 있는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제25항에 있어서, 상기 복수의 기본 회로의 각각은, 게이트 전위가 고레벨과 저레벨중 한 레벨에서 온이 되고 다른 레벨일 때에 오프 또는 온의 한쪽이 되는 제1FET와; 상기 제1FET에 직렬 접속되고, 게이트에 상기 제1FET의 게이트 전위와 반대 레벨의 전위가 공급되며, 상기 게이트 전위가 고레벨과 저레벨의 한쪽일 때에온이 되고, 다른쪽일 때에 오프 또는 온의 한쪽이 되는 제2FET가를 포함하는 것을 특징으로 하는 복사 방지기능을 갖는 반도체 집적회로 장치.
- 제25항에 있어서, 상기 복수의 기본 회로의 각각은, 게이트 전위가 고레벨과 저레벨중 한 레벨에서 오프가 되고, 다른 레벨일 때에 온 또는 오프의 한쪽이 되는 제1FET와; 상기 제1FET에 병렬 접속되고, 게이트에 상기 제1FET의 게이트 전위와 반대 레벨의 전위가 공급되며, 상기 게이트 전위가 고레벨과 저레벨중 한 레벨에서 오프가 되고, 다른 레벨일 때에 온 또는 오프의 한쪽이 되는 제2FET를 구비하며, 상기 제1FET와 상기 제2FET가 동시에 오프가 되지 않는 조합인 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제27항에 있어서, 게이트 전위가 고레벨과 저레벨의 어느쪽이더라도 온이 되는 상기 제1FET 또는 제2FET는 그 임계 전위가 상기 저레벨보다 낮은 디플리션형인 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제27항에 있어서, 게이트 전위가 고레벨과 저레벨의 어느쪽이더라도 온이 되는 상기 제1FET 또는 제2FET가 그 소스와 드레인사이가 단락되어 있는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제28항에 있어서, 게이트 전위가 고레벨과 저레벨의 어느쪽이더라도 오프가 되는 상기 제1FET 또는 제2FET가 그 임계 전위가 해당 고레벨보다 높은 것임을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제28항에 있어서, 게이트 전위가 고레벨과 저레벨의 어느쪽이더라도 오프가 되는 상기 제1FET 또는 제2FET가 그 소스 또는 드레인이 플로팅 상태로 되어 있는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 이용자가 사용하는 데이타를 격납하는 기억 수단과; 외부에서 입력되는 적어도 1개의 입력 정보에 대하여 여러가지의 논리적인 처리를 행하고, 상기 기억 수단에 대하여 액세스를 행하는 입력 수단과; 상기 기억 수단으로부터 상기 데이타를 출력할 때에 해당 데이타에 대하여 여러가지의 논리적인 처리를 행하는 출력 수단과; 상기 입력 수단에서 입력된 입력 정보를 소정의 암호 정보와 비교하고, 그 비교 결과에 기초한 일치/불일치 검출신호를 상기 출력 수단에 공급하는 암호 기억ㆍ일치 검출회로를 구비하는데, 상기 암호 기억ㆍ일치 검출회로는, 일단으로부터 일치 검출신호가 출력되며, 타단이 제1전원공급선에 접속되고, 복수의 기본 회로가 병렬 접속되어 구성되는 비트 병렬 회로와; 상기 비트 병렬 회로의 일단과 제2전원 공급선과의 사이에 접속되고, 상기 비트 병렬 회로가 온일 때의 단자간 전압이 오프일 때의 단자간 전압보다도 높아지는 되는 부하 수단을 포함하며, 상기 복수의 기본 회로는 각각 그 양단간이 제어 입력단에 공급되는 입력 정보의 신호가 제1논리치일 때에 오프가 되고, 상기 제1논리치를 반전한 값일 때에 비휘발적으로 온 또는 오프의 한쪽이 되는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제33항에 있어서, 상기 복수의 기본 회로의 각각은, 게이트 전위가 고레벨과 저레벨중 한 레벨에서 온이 되고, 다른 레벨일 때에 오프 또는 온의 한쪽이 되는 제1FET와; 상기 제1FET에 직렬 접속되고, 게이트에 상기 제1FET의 게이트 전위와 반대 레벨의 전위가 공급되며, 상기 게이트 전위가 고레벨과 저레벨중 한 레벨에서 온이 되고, 다른 레벨일 때에 오프 또는 온의 한쪽이 되는 제2FET를 포함하며, 상기 제1FET와 상기 제2FET가 동시에 온이 되지 않는 조합인 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제33항에 있어서, 상기 복수의 기본 회로의 각각은, 게이트 전위가 고레벨과 저레벨중 한 레벨에서 오프가 되고, 다른 레벨일 때에 온 또는 오프의 한쪽이 되는 제1FET와; 상기 제1FET에 병렬 접속되고, 게이트에 상기 제1FET의 게이트 전위와 반대 레벨의 전위가 공급되며, 상기 게이트 전위가 고레벨과 저레벨중 한 레벨에서 오프가 되고, 다른 레벨일 때에 온 또는 오프의 한쪽이 되는 제2FET를 갖는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제34항에 있어서, 게이트 전위가 고레벨과 저레벨의 어느쪽이더라도 온이 되는 상기 제1FET 또는 제2FET는 그 임계 전위가 해당 저레벨보다 낮은 디플리션형인 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제34항에 있어서, 게이트 전위가 고레벨과 저레벨의 어느쪽이더라도 온이 되는 상기 제1FET 또는 제2FET는 그 소스와 드레인간이 단락되어 있는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제35항에 있어서, 게이트 전위가 고레벨과 저레벨의 어느쪽이더라도 오프가 되는 상기 제1FET 또는 제2FET는 그 임계 전위가 해당 고레벨보다 높은 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제35항에 있어서, 게이트 전위가 고레벨과 저레벨의 어느쪽이더라도 오프가 되는 상기 제1FET 또는 제2FET는 그 소스 또는 드레인이 플로팅 상태로 되어 있는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 이용자가 사용하는 데이타를 격납하는 기억 수단과; 외부에서 입력되는 적어도 1개의 입력 정보에 대하여 여러가지의 논리적인 처리를 행하고, 상기 기억 수단에 대하여 액세스를 행하는 입력 수단과; 상기 기억 수단으로부터 상기 데이타를 출력할 때에 해당 데이타에 대하여 여러가지의 논리적인 처리를 행하는 출력 수단과; 상기 입력 정보와 상기 출력 수단으로부터 얻어지는 데이타의 적어도 한쪽에 대하여 그 신호의 논리 상태를 스크램블 상태로 하는 스크램블 발생 수단을 구비한 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제40항에 있어서, 상기 스크램블 발생 수단이 실현하는 기능은 반도체 집적 회로의 웨이퍼 공정에서 사용되는 이온 주입 처리에 의해 실현되는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제41항에 있어서, 상기 스크램블 발생 수단은 미리 공정적으로 온/오프 상태가 고정화된 복수의 트랜지스터를 가지고 해당 복수의 트랜지스터중 적어도 1개의트랜지스터는 상기 이온 주입 처리에 의해 디플리션화 되어 있는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제40항에 있어서, 상기 스크램블 발생수단은 복수의 트랜지스터와, 특정 제어 신호에 기초하여 상기 복수의 트랜지스터의 온/오프 상태를 각각 가변적으로 설정하는 수단을 포함하는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 이용자가 사용하는 데이타를 격납하는 기억 수단과; 외부에서 입력되는 적어도 1개의 입력 정보에 대하여 여러가지의 논리적인 처리를 행하고, 상기 기억 수단에 대하여 액세스를 행하는 입력 수단과; 상기 기억 수단으로부터 상기 데이타를 출력할 때에 해당 데이타에 대하여 여러가지의 논리적인 처리를 행하는 출력 수단과; 전원 전압의 공급을 받아 상기 입력 정보의 상태, 상기 입력 수단의 논리의 상태, 상기 출력 수단의 논리의 상태 및 해당 출력 수단으로부터 얻어지는 데이타의 상태중 적어도 1개의 상태를 일시적으로 기억하는 데이타 유지 수단을 구비하는데, 상기 데이타 유지 수단은 상기 전원 전압이 차 되었을 때에 그 시점에서 유지하고 있는 상태 데이타를 소정기간동안 계속 유지하는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제44항에 있어서, 상기 데이타 유지 수단은 상기 입력 수단으로 입력된 입력 정보에 부정 복사 방지를 위한 특수 기능을 지시하는 데이타가 포함되어 있는 경우에, 해당 데이타를 상기 전원 전압이 차단된 후, 상기 소정 기간동안 유지하며, 이 유지된 데이타에 기초하여 상기 출력 수단을 제어하는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제45항에 있어서, 상기 데이타 유지 수단은 축전기를 포함하며, 해당 축전기의 용량에 의존하여 상기 소정 기간이 결정되는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.
- 제44항에 있어서, 상기 데이타 유지 수단은 상기 기억 수단과는 별도로 설치되는 것을 특징으로 하는 복사 방지 기능을 갖는 반도체 집적회로 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18236094 | 1994-08-03 | ||
JP94-182360 | 1994-08-03 | ||
JP23483494 | 1994-09-29 | ||
JP94-234834 | 1994-09-29 | ||
JP24624194 | 1994-10-12 | ||
JP94-246241 | 1994-10-12 | ||
JP95-003333 | 1995-01-12 | ||
JP00333395A JP3935515B2 (ja) | 1994-08-03 | 1995-01-12 | コピー防止機能付半導体集積回路装置 |
JP95-187528 | 1995-07-24 | ||
JP7187528A JPH0934794A (ja) | 1995-07-24 | 1995-07-24 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960009202A true KR960009202A (ko) | 1996-03-22 |
KR100235390B1 KR100235390B1 (ko) | 1999-12-15 |
Family
ID=27518345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950023935A KR100235390B1 (ko) | 1994-08-03 | 1995-08-03 | 복사 방지 기능을 갖는 반도체 집적회로 장치 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5781627A (ko) |
KR (1) | KR100235390B1 (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09293388A (ja) * | 1996-04-24 | 1997-11-11 | Toshiba Corp | 半導体記憶装置 |
JPH09297798A (ja) * | 1996-05-08 | 1997-11-18 | Matsushita Electric Ind Co Ltd | マルチメディア機器のコピー防止装置 |
JP2002014737A (ja) * | 2000-06-29 | 2002-01-18 | Fujitsu Ltd | 処理装置、集積回路、および集積回路パッケージ |
DE102004055006B4 (de) * | 2004-11-15 | 2012-09-13 | Infineon Technologies Ag | Flipflop mit zusätzlicher Zustandsspeicherung bei Abschaltung |
KR101194838B1 (ko) * | 2006-01-20 | 2012-10-25 | 삼성전자주식회사 | 하이 시큐리티 마스크 롬 및 이의 마스크 롬 데이터스크램블/디스크램블 방법 |
KR101538741B1 (ko) | 2009-10-21 | 2015-07-22 | 삼성전자주식회사 | 보안기능을 갖는 데이터 저장매체와 그 출력장치 |
JP5045797B2 (ja) * | 2010-02-24 | 2012-10-10 | 株式会社デンソー | 通信用スレーブ |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3851724T2 (de) * | 1987-07-08 | 1995-05-04 | Matsushita Electric Ind Co Ltd | Verfahren und Gerät zum Schutz von Kopiersignalen. |
JPH01296361A (ja) * | 1988-05-25 | 1989-11-29 | Mitsubishi Electric Corp | メモリカード |
JPH0752388B2 (ja) * | 1988-08-03 | 1995-06-05 | 三菱電機株式会社 | Icメモリカード |
KR940005696B1 (ko) * | 1991-11-25 | 1994-06-22 | 현대전자산업 주식회사 | 보안성 있는 롬(rom)소자 |
JPH06208516A (ja) * | 1992-10-27 | 1994-07-26 | Toshiba Corp | セキュリティ回路 |
CA2091501C (en) * | 1993-03-11 | 2001-04-24 | Thomas E. Elliott | Hardware protection control for computer storage devices |
-
1995
- 1995-07-31 US US08/509,641 patent/US5781627A/en not_active Expired - Lifetime
- 1995-08-03 KR KR1019950023935A patent/KR100235390B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100235390B1 (ko) | 1999-12-15 |
US5781627A (en) | 1998-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6041008A (en) | Method and apparatus for embedded read only memory in static random access memory | |
KR910003677A (ko) | 프로그래머블 반도체 메모리 장치 | |
CN110928522B (zh) | 随机位电路及随机位电路的操作方法 | |
US5799080A (en) | Semiconductor chip having identification/encryption code | |
KR19980040236A (ko) | 다이내믹 램에서의 테스트 시간 절감을 위한 장치 및 방법 | |
KR960009202A (ko) | 복사 방지 기능을 갖는 반도체 집적회로 장치 | |
KR950025777A (ko) | 반도체메모리장치 | |
KR100532508B1 (ko) | 고속 동작이 가능한 캠 | |
EP0230296B1 (en) | Associative memory device | |
KR880014574A (ko) | 기준 셋팅회로 | |
US6539324B2 (en) | Semiconductor device and semiconductor device testing method | |
US6977831B2 (en) | Content addressable memory cell | |
US5134384A (en) | Data coincidence detecting circuit | |
KR100434514B1 (ko) | 능동적 복원기능을 갖는 메모리를 구비하는 반도체 메모리장치 | |
KR970017668A (ko) | 반도체 불휘발성 기억장치 및 그것을 사용한 컴퓨터시스템 | |
KR940009845A (ko) | 시큐리티회로 | |
US6973003B1 (en) | Memory device and method | |
KR900005442A (ko) | 반도체 기억장치 | |
KR960015910A (ko) | 반도체 기억장치 및 그 제조방법 | |
US6937492B2 (en) | Reducing signal swing in a match detection circuit | |
JP3935515B2 (ja) | コピー防止機能付半導体集積回路装置 | |
US7254753B2 (en) | Circuit and method for configuring CAM array margin test and operation | |
KR100351979B1 (ko) | 메모리 단위셀 회로 | |
KR100225759B1 (ko) | 불휘발성 반도체 메모리장치 | |
KR100483058B1 (ko) | 반도체메모리소자의라스완충장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120907 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20130903 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20140901 Year of fee payment: 16 |
|
EXPY | Expiration of term |