KR920001812B1

KR920001812B1 - 다층처리기 시스템에서의 전송응답방법

Info

Publication number: KR920001812B1
Application number: KR1019890019306A
Authority: KR
Inventors: 박병관; 강경용; 심원세; 기안도; 윤남석; 윤용호; 최창열
Original assignee: 재단법인 한국전자통신 연구소; 경상현
Priority date: 1989-12-22
Filing date: 1989-12-22
Publication date: 1992-03-03
Also published as: KR910012956A

Abstract

내용 없음.

Description

다층처리기 시스템에서의 전송응답방법

제1도는 본 발명의 기본구성을 나타낸 블럭도.

제2도는 본 발명의 데이터 전송버스 요청기의 블럭도.

제3도는 본 발명의 데이터 전송버스 응답기의 블럭도.

제4는 본 발명의 동작을 나타내는 플로우챠트.

제5도는 본 발명을 위한 플로우챠트.

＊ 도면의 주요부분에 대한 설명

1 : 프로세서 2 : 데이터 전송버스 요청기

3 : 어드레스 버스 4 : 데이터 버스

5 : 상태버스 6 : 메모리

7 : 데이터 전송버스 응답기

11: 전송형태 엔코더 12 : 어드레스영역 엔코더

13 : 패리티 제너레이터 14 : 슬롯 어드레스 번역기

16 : 데이터 버스 전송부

본 발명은 여러개의 프로세서가 여러개의 메모리를 공유하는 다중처리기 시스템에 있어서, 상호간에 주고받는 정보가 제대로 전송되었는가를 확인하기 위한 전송응답과, 에러에 대한 확인을 하도록 한 다중처리기시스템에서의 전송응답 방법에 관한 것이다.

다중처리기 시스템에는 여러개의 프로세서가 여러개의 메모리를 공유하고 있는 구성이므로, 하나의 프로세서가 다른 프로세서나 메모리로 정보를 보낼 경우에 제대로 보내졌는가를 확인할 필요가 있으며, 다시 상대 프로세서나 메모리로부터 정보에 대한 회답이 있을 경우에 이를 제대로 받았는가를 확인해줄 필요가 있다.

즉, 시스템 버스의 어드레스나 데이터 버스를 통하여 정보를 전달받은 프로세서나 메모리에서 자신의 상태 정보를 전달한 프로세서나 메모리로 보내줌으로써 상호간에 정보 전달이 정확하게 이루어졌는가를 확인시켜 주어야만 한다.

이에 따라 본 발명은 정보를 전달받은 측에서 정보를 전달한 측으로 확인신호를 보내도록 한 다중처리기 시스템에서의 전송응답 방법을 제공하는 것을 그 목적으로 한다. 또한 본 발명은 정보를 전달받은 측에서 응답이 없거나 에러가 발생하였을 경우에 이를 확인할 수 있도록 함을 또 다른 목적으로 한다.

본 발명은 첨부도면에 의거 상세히 기술하여 보면 다음과 같다.

제1도는 본 발명의 개략적인 구성을 나타낸 것으로, 프로세서(1)와 연결된 데이타 전송버스 요청기(2)는 프로세서(1)에서 또는 전송의뢰를 받아서 어드레스 버스(3)를 통하여는 어드레스 신호를, 데이터 버스(4)를 통하여는 데이터를, 상태버스(5)를 통하여는 전송응답을 각각 보내면서 요청된 전송을 마치고 그 결과를 다시 프로세서(1)로 알려주도록 하고, 메모리(6)와 연결된 데이터 전송버스 응답기(7)에서는 데이터 전송버스 요청기(2)에서 오는 전송정보를 받아서 번역하여 해당동작을 메모리(6)로 보내고 메모리(6)로부터 오는 결과를 받아서 데이터 버스(4)로는 데이터를, 상태버스(5)로는 전송응답을 각각 데이터 전송버스 요청기(2)로 전송하도록 한 것이다.

제2도는 데이터 전송버스 요청기의 구성을 나타낸 것으로, 프로세서(1)의 신호를 받아서 전송형태를 생성하는 전송형태 엔코더(11)와, 프로세서(1)의 어드레스를 번역하여 어드레스영역을 생성하는 어드레스영역엔코더(12)와, 패리티 신호를 생성하는 패리티 제너레이터(13)와, 외부로부터 입력되는 슬롯 어드레스를 읽어서 어드레스 식별용 부호인 어드레스 택(Tag)신호를 제조하는 슬롯 어드레스 번역기(14)와, 프로세서 (1)의 어드레스는 물론 전송형태 엔코더(11), 어드레스 엔코더(12), 패리티 제너레이터(13) 및 슬롯 어드레스 번역기(14)의 신호를 받아서 어드레스 신호를 어드레스 버스(3)에 구동하는 어드레스 버스 드라이버(15)와, 프로세서(1)로부터 오는 데이터를 데이터 버스(4)에 구동하거나 데이터 버스(4)로부터의 데이터를 수신하여 프로세서 (1)로 전송하는 데이터 버스 전송부(16)와, 데이터 버스 전송부(16)을 통과하는 데이터의 패리티신호를 검출하거나 자체적으로 패리티 신호를 생성하여 상태기(17)로 보내는 패리티 검출 발생부(18)와, 상태버스(5)로부터 전달되는 전송응답 신호를 수신하여 상태기(17)로 보내는 상태버스 리시버(19)와, 데이터버스(4)를 통하여 수신되는 데이터의 식별용 부호인 데이터 택을 비교하여 상태기(17)로 자신이 속한 프로세서(1)에 해당하는 식별용 부호인가의 결과를 통보하는 데이터 택 비교기(21)와, 프로세서(1)와 연결된 주변장치들의 기능을 제어하는 정보를 저장한 상태에서 프로세서(1)로부터의 명령에 따라 해당 제어정보를 상태기(17)로 출력하는 콘트롤 레지스터(22)와, 프로세서 (1)와 명령에 따라 주변장치들의 기능을 제어하고 그 결과를 주변장치들의 상태에 대한 정보를 저장하고 있는 상태 레지시터(23)로 보내어 프로세서(1)에서 주변장치들의 상태를 알 수 있도록 한 상태기(17)들로 구성한 것이다.

제3도는 데이터 전송버스 응답기의 구성을 나타낸 것으로, 어드레스 버스(3)로부터의 슬롯 어드레스를 번역하는 슬롯 어드레스 번역기(31)와, 어드레스 버스(3)로부터 전송되어 오는 어드레스 신호를 수신하는 어드레스 버스 리시버(32)와, 어드레스 버스 리시버(32)에서 수신되는 어드레스 신호의 전송 형태를 번역하여 상태기(33)로 보내는 전송형태 번역기(34)와, 어드레스 버스 리시버(32)에서 수신되는 어드레스 신호의 패리티 신호로 검출하여 상태기(33)로 보내는 패리티 검출기(35)와, 슬롯 어드레스 번역기(31)의 슬롯 어드레스 및 어드레스 버스 리시버(32)의 어드레스 신호를 비교하여 자신이 연결된 메모리(6)를 선택하기 위한 신호인가를 판단하고 그 결과를 상태기 (33)로 보내는 어드레스 버스 비교기(36)와, 어드레스 버스 리시버(32)로부터의 어드레스 신호에 따라 데이터를 전송할때 신별용 부호인 데이터 택(Tag)을 구동하는 데이터 택 구동부(37)와, 데이터 버스(4)를 통하여 전송되는 데이터를 메모리(6)로 입력시키거나 메모리(6)로부터의 데이터를 데이터 버스(4)를 통하여 전송하는 데이터 버스 트랜시버(Data Bus transceiver)(38)와, 데이터 버스 트랜시버(38)를 통하여 입력되는 데이터의 패리티 신호를 검출하거나 데이터 버스 트랜시버(38)를 통하여 전송되는 데이터에 패리티 신호를 생성하여 부가하는 패리티 발생 검출부(39)와, 상태버스(5)를 통하여 전달되는 전송응답 신호를 수신하여 상태기(33)로 보내는 상태버스 리시버 (40)와, 메모리(6)와 연결된 주변장치들의 기능을 제어하기 위한 정보를 저장한 상태에서 메모리(6)와 연결된 메모리 콘트롤러(도면에 도시않됨)의 제어에 따라 해당 제어정보를 상태기(33)로 출력하는 콘트롤 레지스터(41)와, 메모리 콘트롤러의 제어에 따라 주변장치들의 기능을 제어하고 그 결과를 주변장치들의 상태에 대한 정보를 보관하고 있는 상태 레지스터(42)로 보내어 메모리 콘트롤러에서 주변장치들의 상태를 알 수 있도록 한 상태기(33)들로 구성한 것이다.

그러므로 다중처리기 시스템에서 하나의 프로세서가 하나의 메모리를 선택하여 데이터의 전송을 요구하는 경우에는, 제4도의 (a)에 도시한 바와 같이 다중처리기 시스템에서는 동작의 주기를 결정하기 위하여 클럭발생기(도면에 도시않음)에서 클럭이 발생하게 되고, 이 클럭의 1주기 동안인 T₁에 프로세서(1)에 메모리(6)를 선택하면서 데이터의 전송을 요구하는 어드레스 신호를 어드레스 버스(3)를 통하여 (b)와 같이 전송하면, 선택된 메모리(6)에서는 T₂시간동안 어드레스 신호를 번역하면서 어드레스 응답신호(AACK : Address ACKnowledge)를 생성하는 동시에 프로세서(1)에서 원하는 데이터를 T₂시간동안 (c)와 같이 데이터 버스(4)를 통하여 전송한다.

다음에 선택된 메모리(6)은 T₃동안 (d)와 같이 상태버스(5)를 통하여 어드레스 응답신호(AACK)를 전송하면 프로세서(1)와 연결된 데이터 전송버스 요청기(2)의 상태버스 리시버(19)에서 어드레스 응답신호(AACK)수신하여 상태기(17)를 거쳐 프로세서(1)로 전달한다.

동시에 메모리는 T₃동안 T₂에 받은 데이터에 대한 데이터 응답신호(DACK:Dat a Acknouledge)를 생성한다. 다음에 AACK를 T₃동안 구동한 메모리(6)은 준비된 DACK를 (e)와 같이 T₄동안 상태버스를 통하여 전송하면 프로세서와 연결된 데이터 전송버스 요청기(2)의 상태버스 리시버(19)에서 DACK를 수신하여 상태기를 거쳐 프로세서로 전달한다.

메모리(6)에서 프로세서(1)로 보내는 어드레스 응답신호(ACCK)에는 패리티 에러 또는 어드레스 에러가 발견되었을때는 에러신호(ERROR)를, 전송된 어드레스 버스의 정보를 받을 수 없을때에는 비지신호(BUSY)를(이때에는 메모리 콘트롤러가 전에 받은 데이터 전송요구를 처리중이므로 새로운 요청을 받을수 없는 경우이다), 요구한 영역이 잠겨있을때에는 록 비지신호(LOCK BUSY)를, 전송된 어드레스 버스의 정보를 잘 받았을 때에는 노 에러신호(NO ERROR)를 각각 전송하는 것이다.

메모리(6)에서 프로세서(1)로 보내는 데이터 응답신호(DACK)에는 데이터 버스(4)로부터 수신한 데이터에 패리티 에러가 발견되면 에러신호를 그렇지 않고 올바른 데이터이면 OK신호가 있다. 한편, 데이터와 어드레스 응답신호(AACK) 또는 데이터 응답신호(DACK)가 전송되지 않는 무응답의 경우에는 일정한 시간을 기다리도록 하고, 그래도 응답신호(AACg),(DACK)가 없을 경우에는 어드레스 응답이나 데이터 응답에서 에러가 발생한 경우와 마찬가지로 처음부터 다시 시도하도록 한다. 그리고, 그래도 에러가 발생할 경우에는 프로세서(1)나 메모리(6)로 에러가 발생하였음을 알려주는 것이다.

따라서 본 발명은 여러개의 프로세서가 메모리를 공유하는 다중처리기 시스템에서 프로세서가 메모리에 데이터 전송을 요구하거나 메모리에서 프로세서로 데이터 전송을 수행하는 과정에서 여러가지의 에러가 발생할 수 있으므로 데이터 전송을 수행하면서 에러의 유무와 종류를 알리는 어드레스 응답신호(AACK)을 전송하도록 하고, 어드레스 응답신호를 받은 다음에 데이터의 전송중 에러의 유무를 알려주는 데이터 응답신호(DACK)를 전송하도록 함으로써 정확한 전송이 이루어졌는가를 알 수 있도록 함은 물론 에러의 종류도 확인할 수 있도록 한 것임을 알 수 있다.

Claims

여러개의 프로세서가 여러개의 메모리를 공유하는 다중처리기 시스템에서 프로세서(1)가 메모리(6)의 데이터를 요구할때 어드레스 버스(3)에 어드레스 신호를 전송하는 단계와, 선택된 메모리(6)에서 프로세서(1)가 원하는 데이터를 버스(4)에 구동하는 단계와, 선택된 메모리에서 데이터를 전송하고 어드레스신호에 대하여 어드레스 응답신호(AACK)를 상태버스(5)에 구동하는 단계와, 데이터를 전송받은 프로세서(1)에서 이에 대한 데이터 응답신호(DACK)를 상태버스(5)에 구동하는 단계들에 의하여 수행되도록 한 다중처리기 시스템에서의 전송응답방법.
제1항에 있어서, 어드레스 응답신호(AACK)에는 패리티 또는 어드레스 에러가 발생된 때에는 에러신호(ERROR)를, 전송된 어드레스 정보를 받을 수 없을때에는 비지신호(BUSY)를 요구한 영역이 잠겨있을때에는 록 비지신호(LOCK BUSY)를, 전송된 어드레스 버스의 정보를 잘 받았을 때에는 노에러 신호(NO ERROR)를 각각 전송하도록 한 다중처리기 시스템에서의 전송응답방법.