KR910012965A - 다중처리기 시스템에서의 인터럽트 방법 - Google Patents
다중처리기 시스템에서의 인터럽트 방법 Download PDFInfo
- Publication number
- KR910012965A KR910012965A KR1019890019678A KR890019678A KR910012965A KR 910012965 A KR910012965 A KR 910012965A KR 1019890019678 A KR1019890019678 A KR 1019890019678A KR 890019678 A KR890019678 A KR 890019678A KR 910012965 A KR910012965 A KR 910012965A
- Authority
- KR
- South Korea
- Prior art keywords
- processors
- interrupt
- multiprocessor systems
- path
- adapter
- Prior art date
Links
Landscapes
- Bus Control (AREA)
- Multi Processors (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 인터럽트 요청기 및 처리기의 개략적으로 나타낸 블럭도,
제2도의 (가)는 본 발명의 인터럽트 요청기 어댑터의 블럭도,
(나)는 본 발명의 인터럽트 핸드리러 어댑터의 블럭도.
Claims (1)
- 다수의 프로세서가 여러개의 메모리를 공유하며 하나의 보드 유니트에 두개의 프로세서가 존재하도록한 다중처리기 시스템에 있어서, 인터럽트의 요청은 두 프로세서(2), (3)의 제어를 받는 인터럽트 요청기 콘트롤러(1)의 선택신호에 의해 인터럽트 요청기 어댑터(4)에서 두 프로세서(2), (3)중 하나와 경로를 형성하도록 하고, 인터럽트 요청의 접수는 두 프로세서(7), (8)의 제어를 각각 받는 두 인터럽트 핸들러 콘트롤러(5), (6)의 선택신호에 의해 인터럽트 핸들러 어댑터(9)에서 두 프로세서(7), (8)중 하나와 경로를 형성하도록 한 다중처리기 시스템에서의 인터럽트 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890019678A KR920003283B1 (ko) | 1989-12-27 | 1989-12-27 | 다중처리기 시스템에서의 인터럽트 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890019678A KR920003283B1 (ko) | 1989-12-27 | 1989-12-27 | 다중처리기 시스템에서의 인터럽트 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910012965A true KR910012965A (ko) | 1991-08-08 |
KR920003283B1 KR920003283B1 (ko) | 1992-04-27 |
Family
ID=19293784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890019678A KR920003283B1 (ko) | 1989-12-27 | 1989-12-27 | 다중처리기 시스템에서의 인터럽트 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR920003283B1 (ko) |
-
1989
- 1989-12-27 KR KR1019890019678A patent/KR920003283B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR920003283B1 (ko) | 1992-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR840005227A (ko) | 데이타 처리 시스템 | |
CA2009555A1 (en) | Virtual computer system having improved input/output interrupt control | |
SE9101325L (sv) | Foerfarande foer att oeka databehandlingshastigheten i datasystem | |
KR900012155A (ko) | 데이타 처리 시스템 | |
DE3688363D1 (de) | Unterbrechungsabwicklung in einem multiprozessorrechnersystem. | |
KR930006874A (ko) | 다중 프로세싱 장치 | |
KR880005511A (ko) | 멀티 프로세서 시스템 및 그것에 사용된 코 프로세서 | |
DE3887552D1 (de) | Zeitsteuerung für Doppelanschluss. | |
KR910010320A (ko) | 확장 유닛이 접속 가능한 컴퓨터 시스템에 있어서의 리쥼 처리 제어방법 및 시스템 | |
KR870011540A (ko) | 멀티 프로세서 시스템의 시스템 관리장치 | |
KR910012965A (ko) | 다중처리기 시스템에서의 인터럽트 방법 | |
KR970051155A (ko) | 공유메모리 제어장치 및 방법 | |
KR890002764A (ko) | 데이타 처리시스템에서의 비동기 프로그램 인터럽트 사건의 제어용 장치 및 그방법 | |
KR910006855A (ko) | 인터럽트 제어회로 | |
KR940000976A (ko) | 다중 프로세서 시스템의 부팅방법 및 장치 | |
KR830003767A (ko) | 멀티 프로세서(multi-processor)제어방식 | |
KR960029993A (ko) | 컴퓨터 분야의 인터럽트 제어 장치 | |
KR910012927A (ko) | 효율적인 시스템 제어를 위한 슬롯 어드레스 | |
JPS56145442A (en) | Multicomputer source controlling system | |
SU1152034A1 (ru) | Устройство дл управлени регенерацией информации в динамической пам ти | |
KR910012953A (ko) | 다중처리기 시스템에서의 LSM(Line Selection Matrix) | |
KR890010724A (ko) | 마이크로 프로세서간의 억세스 중재 제어 시스템 | |
KR860004344A (ko) | 자동 가죽 도장장치의 제어 시스탬 | |
JPS5733473A (en) | Memory access control system | |
JPS56155453A (en) | Program execution controlling system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19980313 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |