KR940012142A - 타이콤 시스템 버스를 통한 데이타의 블록 전송방법 - Google Patents
타이콤 시스템 버스를 통한 데이타의 블록 전송방법 Download PDFInfo
- Publication number
- KR940012142A KR940012142A KR1019920021981A KR920021981A KR940012142A KR 940012142 A KR940012142 A KR 940012142A KR 1019920021981 A KR1019920021981 A KR 1019920021981A KR 920021981 A KR920021981 A KR 920021981A KR 940012142 A KR940012142 A KR 940012142A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- tycom
- bus
- transmission
- block transfer
- Prior art date
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
본 발명은 타이콤에 관한 것으로, 일반적인 타이콤 시스템에서는 어드레스 버스 아비트래이션 방법이 하나의 요청기가 연속하여 버스를 사용할 가능성이 매우 적으며 데이타 버스는 이러한 어드레스 버스 중재의 결과에 영향을 받으므로, 한 응답기가 계속하여 버스를 사용할 가능성이 적어진다.
따라서 기존의 전송 타입을 모두 지원하면서 블록 전송을 구현하는 것이 필요하며 이러한 것을 새로운 전송 타입을 정하고 새로운 신호 라인을 두개 첨가하여 구현하는 방법이 요구된다.
이에 따라서 본발명의 목적은 상기와 같은 종래의 타이콤 시스템에서의 데이타 전송에 따르는 결함을 해결하기위하여, 새로운 블록 전송 타입을 정의하고 데이타 버스의 문제를 해결하기 위하여 두개의 신호를 정의하여 블록 전송이 가능케하는 타이콤 시스템에서의 데이타 블록 전송 방법을 제공하는데 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명 타이콤 시스템 버스를 통한 데이타의 블록 전송방법에 따른 블록 데이타 전송의 읽기 구성도,
제5도는 본 발명에 따른 블록 데이타 전송에서의 쓰기 구성도,
제6도는 본 발명에 다른 어드레스 사용의 예시도.
Claims (1)
- 요청기가 데이타 버스를 사용하는 데이타 전송에 대한 아비트래이션 참여시 데이타의 블록 전송 어드레스가 어서트되면 참가하지 않으며, 응답기의 아브트래이션은 블록 전송 데이탁 어서트되어 있는 경우 무효로하며, A&D 패이즈 0에서 블록 전송 데이타가 어스트되어 있으면 요청기는 그 전송을 중지하고 해당 응답기는 어드레스 인식 싸이클에서 "BUS"를 인식하는 것을 특징으로 하는 타이콤 시스템 버스를 통한 데이타의 블록전송 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920021981A KR940012142A (ko) | 1992-11-21 | 1992-11-21 | 타이콤 시스템 버스를 통한 데이타의 블록 전송방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920021981A KR940012142A (ko) | 1992-11-21 | 1992-11-21 | 타이콤 시스템 버스를 통한 데이타의 블록 전송방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR940012142A true KR940012142A (ko) | 1994-06-22 |
Family
ID=67210766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920021981A KR940012142A (ko) | 1992-11-21 | 1992-11-21 | 타이콤 시스템 버스를 통한 데이타의 블록 전송방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940012142A (ko) |
-
1992
- 1992-11-21 KR KR1019920021981A patent/KR940012142A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69523189D1 (de) | Bus-Master-Arbitrierungsschaltung mit Wiederholungsmechanismus | |
| AU590626B2 (en) | Method and apparatus for implementing a bus protocol | |
| DE69507715D1 (de) | Busbrücke | |
| KR970008191B1 (en) | Method for non-contiguous data transfer and host bridge and information handling system | |
| KR890005739A (ko) | 선택된 지연 버스트를 구비한 버스 마스터 | |
| KR960024986A (ko) | 정보 처리 장치 | |
| ATE38291T1 (de) | Integriertes, busorientiertes uebertragungssystem. | |
| KR940012142A (ko) | 타이콤 시스템 버스를 통한 데이타의 블록 전송방법 | |
| KR960025046A (ko) | 슬레이브 저장 디바이스 액세스 방법 및 데이타 프로세싱 시스템 | |
| KR910008593A (ko) | 중앙 처리기용 중단 방식 제어 | |
| SU1624449A1 (ru) | Устройство дл подключени источников информации к общей магистрали | |
| SE9203016D0 (sv) | Signalbehandlingssystem med delat dataminne | |
| KR910012953A (ko) | 다중처리기 시스템에서의 LSM(Line Selection Matrix) | |
| KR910012951A (ko) | 다중처리기 시스템에서의 데이터 전송 방법 | |
| KR960018929A (ko) | 백플레인버스를 시분할방식으로 사용하기 위한 버스용 모듈 | |
| KR940000990A (ko) | 버스 처리기를 구비한 멀티프로세서 시스템 | |
| KR950020185A (ko) | 고속중형 컴퓨터 인터럽트 버스의 공정성 적용회로 | |
| KR920020513A (ko) | 단일포트 메모리 점유 중재장치 | |
| KR930008614A (ko) | 튜얼포트램을 이용한 통신시스템 | |
| KR930014039A (ko) | 계층적 캐시 시스템의 보조캐시 제어기 | |
| KR940016221A (ko) | 하이 파이 버스(HiPi Bus)의 데이타 전송 제어장치 | |
| KR970049265A (ko) | 멀티 마스터 시스템에서의 디램 리프레쉬 장치 | |
| KR910008724A (ko) | 캐슈 메모리의 고속 억세스 장치 | |
| KR960042391A (ko) | 고속중형 컴퓨터시스템에 있어서 디엠에이제어기 | |
| KR970029774A (ko) | 레지스터 억세스 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |