JP5410737B2 - 不揮発性半導体記憶装置 - Google Patents

Description

本発明は揮発性半導体記憶装置に係り、更に具体的にはメモリへの書き込み速度と読み出し速度とを向上させることのできる不揮発性半導体記憶装置に関する。

近年、不揮発性半導体記憶装置、特にフラッシュメモリは、電気的にデータの書き換えが可能で、且つ電源を切った状態でもデータを保持することができるため、例えば、携帯電話、デジタルカメラ等の携帯機器のデータ格納用記憶装置として広く使用されている。また大容量化と低コスト化とを実現するために、一つのメモリセルに２ビット以上の多値データを格納するフラッシュメモリの研究開発が盛んに行われている。例えば一つのメモリセルに２ビットのデータ、即ち、一つのメモリセルに４つの異なる閾値電圧を有する不揮発性半導体記憶装置が提案されている（特許文献１参照）。

図６は特許文献１に記載されている不揮発性半導体記憶装置のメモリセルの閾値電圧分布とデータとの関係及び書き込み、読み出し方法を示す図である。特許文献１に記載されている発明では一度に書き込むデータの単位を第１頁と第２頁とに分け、いずれの頁からも先に書き込むことができるように構成している。更に、第１頁への書き込み有無の情報を他の記憶装置に記憶させることによりリード動作を高速化させている。

また、上記発明では書き込み頁の順番によって閾値電圧のシフト方法を変えている。図６（ａ）に示す第２頁から第１頁へのプログラムへの閾値電圧のシフトに対して図６（ｂ）に示す第１頁から第２頁へのプログラムへの閾値電圧の移動量は大きく異なっている。従って書き込み速度は図６（ｂ）の場合２回目の書き込み時に最大となる。従って平均的な書き込み速度は向上してもスペック上の書き込み速度はそれほど向上しないという問題がある。
特開２００７−１７９７０１号公報

本発明は上述した従来技術の問題点を解消するために成されたもので、閾値電圧の移動量を小さくし、スペック上の書き込み速度を向上させることのできる不揮発性半導体記憶装置を提供することを目的とする。更に、本発明はプロセスの微細化により、より大きい閾値電圧の書き込み時に既に確定している他の低い閾値電圧の変動を防ぐことのできる不揮発性半導体記憶装置を提供することを目的とする。

本発明は、２つのグループに区分され、グループ同士で一つの多値データを割り当てて記憶するように構成された多値メモリセルからなる多値データ記憶用メモリセルアレイと、前記２つのグループのいずれから先に書き込みを行ったかの書き込み順序を記憶する書き込み順序記憶用メモリセルアレイと、前記多値メモリセルへの書き込み回数を記憶する書き込み回数記憶用メモリセルアレイと、前記多値データ記憶用メモリセルアレイからデータを読み出すリード動作と、前記多値データ記憶用メモリセルアレイに対してデータを書き込むプログラム動作とを行うデータ処理回路と、前記データ処理回路の動作を制御する制御回路とを備え、前記制御回路は、１回目の書き込みによる閾値電圧の移動と、２回目の書き込みによる閾値電圧の移動とが、前記書き込み順序によらず同一となるように多値メモリセルの閾値電圧分布と対応するデータの割り当てとを定めてプログラム動作を制御することを特徴とする。
このように構成することにより閾値電圧の移動量が平均化され、書き込み速度が向上する。

また本発明は、前記各グループには、一度に書き込める最大ワード数以上のデータが記憶できることを特徴とする。
このように構成することにより各グループ毎にワード単位でデータの書き込みができる。

さらに本発明は、閾値電圧が順次高くなるよう設定された“状態０”、“状態１”、“状態２”、“状態３”の異なる閾値電圧に、２つのグループに区分され、グループ同士で一つの多値データを割り当てて記憶するように構成された多値メモリセルからなる多値データ記憶用メモリセルアレイと、前記２つのグループのいずれから先にデータの書き込みを行ったかの書き込み順序を記憶する書き込み順序記憶用メモリセルアレイと、前記多値メモリセルへの書き込み回数を記憶する書き込み回数記憶用メモリセルアレイと、前記多値データ記憶用メモリセルアレイからデータを読み出すリード動作と、前記多値データ記憶用メモリセルアレイに対してデータを書き込むプログラム動作とを行うデータ処理回路と、前記データ処理回路の動作を制御する制御回路とを備え、前記制御回路は、１回目の書き込み時の目標とする閾値電圧の幅を、２回目の書き込み時の“状態１”及び“状態２”の閾値電圧の幅よりも大きくなるように設定し、２回目の“状態３”への書き込み時に、“状態２”の閾値電圧が移動しないよう前記目標とする閾値電圧を“状態２”の閾値電圧よりも低く設定してプログラム動作を制御することを特徴とする。
このように構成することにより１回目の書き込みを従来の書き込み方法に比べて速く書き込むことができる。またプロセスの微細化により“状態３”への書き込み時に“状態２”の閾値電圧が変動するという問題点を解決することができる。

さらに本発明は、２回目の書き込みは、“状態３”、“状態２”、“状態１”の順で行うことを特徴とする。
このように構成することにより低い閾値電圧を持つメモリセルのデータの破壊を防ぐことができる。

さらに本発明は、書き込みデータは、“状態０”に論理“１１”を、“状態１”に論理“０１”を、“状態２”に論理“００”を、“状態３”に論理“１０”を割り付けることを特徴とする。
このようにすることにより閾値電圧の移動量を小さくすることができる。

本発明によりデータの書き込み及び読み出し動作の高速化を図るとともに２回目の最大電圧書き込み時に既に確定された低い閾値電圧に与える影響をなくすことができる。

以下、本発明に係る実施の形態について図面を参照して詳細に説明する。
図１は本発明に係る不揮発性半導体記憶装置１００の概略構成を示す図である。
多値データ記憶用メモリセルアレイ１０２は複数のワード線と複数のビット線とを含み複数のワード線と複数のビット線の交差部に多値メモリセルがマトリックス状に配置されている。この多値データ記憶用メモリセルアレイ１０２にはワード線制御回路１１０とビット線制御回路１０８とが接続されている。

多値データ記憶用メモリセルアレイ１０２は、複数のグループに区分されており各グループの対応する多値メモリセル同士で１つの多値データが割り当てられて記憶されるように構成されている。多値データが４値の場合には２つのグループに区分され、グループを選択するための識別アドレスが付されている。

また、本発明の不揮発性半導体記憶装置では書き込み単位毎の順序を記憶する書き込み順序記憶用メモリセルアレイ１０６と多値メモリセルへの書き込み回数を記憶する書き込み回数記憶用メモリセルアレイ１０４とが多値データ記憶用メモリセルアレイ１０２に隣接して配置されている。ワード線制御回路１１０はメモリセルアレイ１０２中の所定のワード線を選択し、読み出し（リード）、書き込み（プログラム）、消去に必要な電圧を印加する回路である。ローデコーダ１１２はワード線制御回路１１０を制御することで所定のワード線を選択する回路である。ビット線制御回路１０８は図示しない複数のデータラッチ回路を含み、ビット線を介してメモリセルアレイ１０２中の多値メモリセルのデータを読み出したり、ビット線を介してメモリセルアレイ１０２中の多値メモリセルの状態を検出（ベリファイ）したり、ビット線を介してメモリセルアレイ１０２中の多値メモリセルに書き込み電圧を印加して書き込みを行う。

また、ビット線制御回路１０８にはカラムゲート１１４、カラムデコーダ１１６、データ入出力回路１１８が接続されている。ビット線制御回路１０８内のデータラッチ回路はカラムゲート１１４とカラムデコーダ１１６によって選択され、データラッチ回路に読み出された多値メモリセルのデータはデータ入出力回路１１８を介してデータ入出力端子Ｉ／Ｏから外部へ出力される。

また、外部からデータ入出力端子Ｉ／Ｏに入力された書き込みデータは、データ入出力回路１１８を介して、カラムゲート１１４、カラムデコーダ１１６によって選択されたデータラッチ回路に入力される。制御回路１２０は不揮発性半導体記憶装置１００全体の制御を行う回路であり、ワード線制御回路１１０、ローデコーダ１１２、ビット線制御回路１０８、カラムゲート１１４、カラムデコーダ１１６、データ入出力回路１１８、高電圧発生回路１２２を制御することで、読み出し、書き込み、消去動作等の各種制御を行う。

また、制御回路１２０はメモリセルアレイ１０２中の多値メモリセルに書き込みを行った回数をメモリセルアレイ１０４に書き込む。更に、複数のグループに区分された多値データ記憶用メモリセルアレイ１０２のどのグループから書き込みを行ったかの順序をメモリセルアレイ１０６に書き込む。また読み出し時にはメモリセルアレイ１０６に記憶されている書き込み順序とメモリセルアレイ１０４に記憶されている書き込み回数とを参照してそれぞれのグループの多値データを読み出す。

制御回路１２０には、外部から入力されるチップイネーブル信号／ＣＥ、書き込みイネーブル信号／ＷＥ、リードイネーブル信号／ＲＥ、コマンドラッチングイネーブル信号ＣＬＥ、アドレスラッチングイネーブル信号ＡＬＥ、ライトプロテクト信号／ＷＰが入力され、レディ・ビジー信号ＲＹ／ＢＹが出力される。

また、データ入出力端子Ｉ／Ｏから入力されるアドレス、データ、及びコマンドがデータ入出力回路１１８を介して制御回路１２０に入力される。高電圧発生回路１２２は、不揮発性半導体記憶装置１００が読み出し、書き込み、消去動作を実行するのに必要な電圧を発生する回路である。このような不揮発性半導体記憶装置１００において、メモリセルアレイ１０２中の多値メモリセルにデータをプログラムして格納する場合には、メモリセルのフローティングゲートに電子を注入する。この場合、通常、フローティングゲートに電子が溜まっていない状態を論理“１”とし、注入により電子が溜まっている状態を論理“０”として認識している。

なお多値データ、例えば、４値データの場合には４つの“状態０”、“状態１”、“状態２”、“状態３”を閾値電圧に応じて設定し、“状態０”に論理“１１”を“状態１”に論理“０１”を“状態２”に論理“００”を“状態３”に論理“１０”をそれぞれ割り付ける。なお状態と論理との割り付けは上述した割り付けに限定されるものではなく、適宜変更して割り付けることも可能である。

次に、本発明の不揮発性半導体記憶装置に書き込み（プログラム）を行う方法を説明する。
まず多値（例として４値）のデータを保持するメモリセルアレイ１０２を２つのグループに区分し、グループ同士で１つの多値データを割り当てて記憶するように構成する。この場合、各グループには一度に書き込める最大ワード数以上のデータが記憶できるようにしておく。ここで、区分された２つのグループをそれぞれグループＡとグループＢと呼ぶことにする。

図２は書き込みによる閾値電圧の変動を示す図である。書き込みの順序はグループＡからグループＢの順に書き込む場合と、グループＢからグループＡの順に書き込む場合の２通りあるが、どちらから書き込んでも１回目の書き込みによる閾値電圧の移動と２回目の書き込みによる閾値電圧の移動は図２に示すように同一となる。

図２中のＲ１〜Ｒ３は読み出し電圧のレベルを、Ｖ１〜Ｖ４はベリファイ電圧のレベルをそれぞれ示している。１回目に書き込みを行い書き込みが行われた状態を論理“１０”とする。この時の論理“１０”のベリファイ電圧はＶ２とする。また１回目の書き込み時の目標とする閾値電圧の幅は２回目の書き込み時の“状態１”及び“状態２”の閾値電圧の幅よりも大きくなるように設定する。このようにすると、１回目の書き込み時の論理“１０”が書き込まれた状態の閾値電圧の幅が２回目の書き込み時の論理“０１”、“００”の閾値電圧の幅と比較して厳しくないため詳細な書き込みは必要なく、粗く書き込むことができる。従って１回目の書き込みは特許文献１に記載されているような従来の書き込みに比べて速く書き込むことができる。

また、２回目の“状態３”への書き込み時に“状態２”の閾値電圧が移動しないよう目標とする閾値電圧を“状態２”の閾値電圧Ｖ３よりも低くＶ２に設定する。これは隣接するメモリセルの書き込みにより低い閾値電圧のメモリセルのデータが破壊されることを防止するためである。
近年、プロセスの微細化によりメモリセル間の距離が短くなりこのような問題が発生していることから本発明の書き込み方法を用いればこのような問題を解決することができる。

２回目の書き込みで“状態１”に論理“０１”のデータを書き込む時のベリファイ電圧はＶ１、“状態２”に論理“００”データを書き込む時のベリファイ電圧はＶ３、“状態３”に論理“１０”データを書き込む時のベリファイ電圧はＶ４である。２回目の書き込み時間は従来の書き込み時間に比較して遅くなるが、１回目と２回目の書き込み時間の合計は従来の書き込みの場合と等しくなる。２回目の書き込みでは初めに一番高い閾値電圧を持つ論理“１０”を“状態３”に割り付けるように書き込み、次いで論理“００”、論理“０１”の順で書き込みを行う。

これは前述したように、低い閾値電圧のメモリセルのデータの破壊を防ぐためである。制御回路１２０は書き込み順序記憶メモリセルアレイ１０ｃにグループＡから書き込みを行った場合には論理“１１”、グループＢから書き込みを行った場合には論理“１０”をそれぞれ書き込んでおく。また書き込み回数記憶用メモリセルアレイ１０ｂに１回目のデータしか書き込まれていない場合は論理“１１”を、２回目のデータが書き込まれた場合は論理“１０”もしくは論理“００”を書き込んでおく。

次に多値データの読み出しについて説明する。多値として４値の場合の読み出しについて説明する。本発明の場合、同じアドレスのデータを４値として格納した場合は、３回の読み出し回数が必要となる。特許文献１に記載されているような従来の読み出し方法では、書き込み単位外の別々のアドレスのデータを４値として格納しているためアドレスの上位は１回の読み出し、アドレスの下位は２回の読み出しで出力データを判断することができる。

しかし、本発明では読み出し回数は読み出しアドレスとは無関係に書き込み回数により決定する。即ち、１回目の書き込み後の読み出し回数は１回、２回目の書き込み後の読み出しは２回となる。また、２つのグループＡとＢの読み出しデータは、読み出すグループ、書き込みの順序、書き込み回数の違いにより判断する。１回目の読み出し電圧はＲ１で、１回書き込みの場合は１回の読み出しで出力データを判断する。２回書き込みの場合で、読み出したいグループが最初に書かれたときは２回目の読み出し電圧Ｒ３で読み出し、１回目と２回目のデータより出力データを判断する。２回書き込みの場合で、読み出したいグループが後に書かれたときは、２回目の読み出し電圧Ｒ２で読み出し、２回目のデータで出力データを判断する。なお、読み出しグループと書き込み順序、書き込み回数の違いによる出力データの判別方法をまとめて図３に示す。

図４及び図５は読み出し方法を更に詳細に説明するフローチャートである。
図４はグループＡの読み出しフローを、図５はグループＢの読み出しフローをそれぞれ示している。グループＡの読み出しがスタートすると（ステップ４００）、電圧Ｒ１で読み出しを行う（ステップ４０２）。そして書き込み回数を書き込み回数記憶用メモリセルアレイ１０ｂにアクセスしてチェックし（ステップ４０４）、１回である場合にはステップ４０６に移行し、２回の場合にはステップ４１６に移行する。そしてステップ４０６において書き込み順序記憶用メモリセルアレイ１０ｃにアクセスし、グループＡとグループＢのいずれから先に書き込みが行われたかをチェックする。

グループＢから先に書き込みが行われている場合には、論理１（Ｈ）が出力される（ステップ４０８）。またグループＡから書き込みが行われた場合には、１回目の読み出し（ステップ４１０）で読み出された論理に従ってＨとＬとを読み出す（ステップ４１２，４１４）。ステップ４０４で書き込み回数が２回であると判別された場合には、ステップ４１６で書き込み順序を判別する。グループＢから書き込みが行われた場合には、ステップ４１８において電圧Ｒ２で読み出しを行う。

そして、２回目の読み出し結果の論理に応じて（ステップ４２０）論理Ｈと論理Ｌとをそれぞれ読み出す（ステップ４２２，４２４）。ステップ４１６においてグループＡから書き込みが行われたことが判明すると、ステップ４２６において電圧Ｒ３で読み出しを行い、それが１回目の読み出しの場合には（ステップ４２８）論理Ｈが出力される（ステップ４３０）。１回目の読み出しにより論理Ｌが読み出された場合には、２回目の読み出しを行い（ステップ４３２）、論理Ｈが読み出された場合は論理Ｌと認識する（ステップ４３４）。論理Ｌが読み出された場合は論理Ｈと認識する（ステップ４３６）。

図５に示すグループＢの読み出しについても図４の場合と同様にステップ５００からステップ５３６に従って読み出しが行われる。なお図５に示すグループＢの読み出し方法については、図４のグループＡの読み出し方法においてグループＡとグループＢとを入れ替えれば同一となるためその詳細説明は割愛する。

以上詳細に説明したように、本発明では多値データの上位と下位の割り付けを一度に書き込める最大割り込み単位以上の２つのグループを設定し、書き込みの順序と回数を記憶するメモリセルアレイを設けたことにより書き込み順序に関係なく書き込み速度を向上させることができる。また１回目の書き込みの閾値電圧を従来よりも低くすることにより１回目の書き込みの速度を向上させることができる。さらに２回目の書き込みによるデータの破壊を防ぐことができ、メモリセルの信頼性を向上させることができる。さらに書き込みの順序と回数を記憶するメモリセルアレイを持つことにより書き込みの回数によって、１回もしくは２回の読み出しで出力データを判別することができる。

本発明に係る不揮発性半導体記憶装置の概略構成を示す図である。 書き込みによる閾値電圧の移動を示す図である。 読み出しグループ、書き込み順序、書き込み回数の違いによる出力データの判別方法を示す。 読み出し方法を更に詳細に説明するフローチャートである。 読み出し方法を更に詳細に説明するフローチャートである。 従来のメモリセルのデータとメモリセルの閾値電圧分布との関係を示す図である。

符号の説明

１０２ 多値データ記憶用メモリセルアレイ
１０４ 書き込み回数記憶用メモリセルアレイ
１０６ 書き込み順序記憶用メモリセルアレイ
１２０ 制御回路

Claims (5)

1. ２つのグループに区分され、グループ同士で一つの多値データを割り当てて記憶するように構成された多値メモリセルからなる多値データ記憶用メモリセルアレイと、
   前記２つのグループのいずれから先に書き込みを行ったかの書き込み順序を記憶する書き込み順序記憶用メモリセルアレイと、
   読み出し動作時に前記多値メモリセルの読み出し回数を決定するために用いられ、前記多値メモリセルへの書き込み回数を記憶する書き込み回数記憶用メモリセルアレイと、
   前記多値データ記憶用メモリセルアレイからデータを読み出すリード動作と、前記多値データ記憶用メモリセルアレイに対してデータを書き込むプログラム動作とを行うデータ処理回路と、
   前記データ処理回路の動作を制御する制御回路とを備え、
   前記制御回路は、
   １回目の書き込みによる閾値電圧の移動と、２回目の書き込みによる閾値電圧の移動とが、前記書き込み順序によらず同一となるように多値メモリセルの閾値電圧分布と対応するデータの割り当てとを定めてプログラム動作を制御し、
   前記書き込み順序記憶用メモリセルアレイと、前記書き込み回数記憶用メモリセルアレイに記憶された情報に基づいて、読み出し動作を制御することを特徴とする不揮発性半導体記憶装置。
2. 前記各グループには、一度に書き込める最大ワード数以上のデータが記憶できることを特徴とする請求項１に記載の不揮発性半導体記憶装置。
3. 閾値電圧が順次高くなるよう設定された“状態０”、“状態１”、“状態２”、“状態３”の異なる閾値電圧に、２つのグループに区分され、グループ同士で一つの多値データを割り当てて記憶するように構成された多値メモリセルからなる多値データ記憶用メモリセルアレイと、
   前記２つのグループのいずれから先にデータの書き込みを行ったかの書き込み順序を記憶する書き込み順序記憶用メモリセルアレイと、
   読み出し動作時に前記多値メモリセルの読み出し回数を決定するために用いられ、前記多値メモリセルへの書き込み回数を記憶する書き込み回数記憶用メモリセルアレイと、
   前記多値データ記憶用メモリセルアレイからデータを読み出すリード動作と、前記多値データ記憶用メモリセルアレイに対してデータを書き込むプログラム動作とを行うデータ処理回路と、
   前記データ処理回路の動作を制御する制御回路とを備え、
   前記制御回路は、
   １回目の書き込み時の目標とする閾値電圧の幅を、２回目の書き込み時の“状態１”及び“状態２”の閾値電圧の幅よりも大きくなるように設定し、
   ２回目の“状態３”への書き込み時に、“状態２”の閾値電圧が移動しないよう前記目標とする閾値電圧を“状態２”の閾値電圧よりも低く設定してプログラム動作を制御し、
   前記書き込み順序記憶用メモリセルアレイと、前記書き込み回数記憶用メモリセルアレイに記憶された情報に基づいて、読み出し動作を制御することを特徴とする不揮発性半導体記憶装置。
4. ２回目の書き込みは、“状態３”、“状態２”、“状態１”の順で行うことを特徴とする請求項３に記載の不揮発性半導体記憶装置。
5. 書き込みデータは、“状態０”に論理“１１”を、“状態１”に論理“０１”を、“状態２”に論理“００”を、“状態３”に論理“１０”を割り付けることを特徴とする請求項３又は４に記載の不揮発性半導体記憶装置。

Images