CN1838319A - 使用多个串存储状态信息的非易失性存储器装置和方法 - Google Patents

Abstract

提供一种使用多个串存储状态信息的非易失性存储器装置和方法。该非易失性存储器装置和方法允许使用多个串来存储状态信息。该非易失性存储器包括能存储至少一个比特的数据的基元、多个串和多个页，在所述多个串的每个中至少两个基元串联，所述页的每个包括多个基元，其中，所述串包括主串组和备用串组，所述主串组包括存储数据的串，所述备用串组包括存储关于存储在主串组中的数据的状态信息的至少两个备用串。

Description

使用多个串存储状态信息的非易失性存储器装置和方法

本申请要求于2005年3月25日在韩国知识产权局提交的第10-2005-0024970号韩国专利申请的优先权，该申请的内容完全公开于此以资参考。

                         技术领域

本发明涉及一种用于使用多个串来存储状态信息的非易失性存储器装置和方法。

                         背景技术

多媒体技术的发展已朝向使用大量数据的趋势。另外，随着要求存储多媒体数据的诸如数码相机、数码可携式摄像机和数码记录机的装置的多样化，对存储多媒体数据的非易失性存储器装置的兴趣正在增加。非易失性存储器装置包括需要在写操作之前被执行的擦除操作的诸如NAND闪存装置的存储器装置。

通常，存储器根据特定区域中电荷的存在或不存在而具有值“1”或“0”。这些存储器元件构成单个存储器装置。同时，在存储器中可以以各种方式执行输入/输出。多级基元(cell)存储器包括多级基元。这里，“多级”是指多个级别的电荷存在于每个基元中。例如，当存在四个级0到3的电荷状态时，级0指示不存在电荷；级1指示V1或更低的电压的电荷被存储；级2指示V1和V2之间的电荷被存储；级3指示完全存储了V2的电荷。多级基元可存储至少一个比特的信息。基元是存储数据的单个单元。根据基元之间的连接关系和由基元构成的输入/输出单元或擦除单元来提供不同的闪存装置。

闪存装置是电可擦除可编程非易失性存储器装置，并且具有低功耗和小体积的优点。然而，为了将数据存储在闪存中，首先必须执行擦除操作。结果，两种类型的状态即已擦除状态和未擦除状态存在。一次擦除的单元(或块)可比一次存储的单元(或页)大。闪存是被创建以指示一次擦除单个块的名称。

图1示出传统的NAND闪存的构造。基元100是用于存储信息的最小单元。串310包括串联的基元。基元100包括控制栅极、浮动栅极、源极和漏极。阴离子可在浮动栅极累积，累积状态被定义为“0”或“1”。字线(WL)是多个基元的控制栅极的单元组。WL是NAND闪存中的页单元，并且允许当输入或输出数据时页被选择。页中的基元的信息可以是单个比特，并可通过比特线(BL)被读取或被编程。串选择线(SSL)、组选择线(GSL)和共源极线(CSL)被用于当将数据写入基元或从基元读取数据时或者当块中的所有数据被擦除时控制基元。

图2示出图1所示的闪存的图解结构。用圆圈表示图1所示的基元，线连接在圆圈之间以表示在串中基元连接。

如上所述，块500是闪存中一次被擦除的单元。多个块包括在闪存中。块500包括其中多个基元串联的多个串310、320和330。如图1所示，在NAND或AND闪存中，第一基元的漏极连接到第二基元的源极。在多个基元之间形成这种连接。

页210和220的每个是包括在块500中的另一组成部分，并且对应于图1所示的WL。页210和220的每个是用于数据的输入和输出的单元。每个页210或220包括不同串中相同位置的基元。例如，页A 210包括串310和330中的第一基元。页B 220包括串310和330中的第三基元。在闪存中，每个基元可存储至少一个比特的信息。数据以页为单位被写入(或被编程)，在写入数据之前需要擦除操作。这里，数据以块为单位被擦除。如图1和图2所示，串310、320和330是连接的基元的集合。因此，当数据被编程到页A210时，与页A 210的基元包括在相同的串中的其它基元可能被影响。

图3示出传统的NAND闪存的结构。NAND闪存包括多个块，每个块与图2所示的块500相同。每个块包括多个页。每个页包括主串组和备用串组，所述主串组包括主串，所述备用串组包括备用串。主串组中的基元构造至少一个扇区。备用串组是当前不存储数据的空间，被预留作以后存储数据或取代具有错误的基元。通常，每个页具有错误的比特的数量是在主串组和备用串组中具有错误的基元的数量。页是用于逻辑输入/输出的单元，串是物理基元的组。

图4示出当在传统的闪存中对特定基元编程时与该特定基元在相同的串中的其它基元被影响的情况。第一基元110被编程以将数据存储在页A 210中。这里，与第一基元110包括在相同的串(即，串310)中的第二基元120也可能被编程。详细地说，3.3V施加到BL2，18V施加到包括数据将被存储在其中的基元的页A 210。由于18V施加到第一基元110的控制栅极，3.3V施加到BL2，所以在第一基元110的源极中的负电荷(即，阴离子)向第一基元110的漏极移动的时候第一基元110的源极中的阴离子在第一基元110的浮动栅极累积。最初，假设阴离子不在包括在页B 220中的第二基元120累积。然而，当电荷正在移动时，阴离子可在第二基元120累积。结果，页B 220中的第二基元120可能会不期望地被编程为1或0。

在这种情况下，不期望的数据混乱发生。这里，由于第二基元120包括在页B 220中，所以当页A 210被编程时页B 220最终被编程。

通常，为了防止由于当数据正被存储在页中时电源中断而导致错误发生，已提出了一种在在页上执行数据存储之后单独存储指示数据是否已被正常地存储在每个页中的状态信息的方法(美国专利号6,549,457B1)。在该方法中，通过所述状态信息知道在特定页中数据存储是否成功，但是不能防止当所述状态信息被存储时发生的错误。具体地讲，当在存储器中状态信息被存储在基元中时，不能防止当状态信息被存储时发生的错误，所述存储器具有当一个基元被编程时其它基元可能被影响的串结构。

例如，参考图4，进行设置以将状态信息存储在与备用串对应的第一串310中。当在数据被编程到页A 210之后第一基元110的值被设置为0时，从第一基元110的值知道数据是否已被存储在页A 210中。然而，当状态信息被编程到第一基元110时，由于第一基元110和第二基元120包括在同一串310中，所以第二基元120也可能被编程。因此，当第二基元120被编程为0时，可能错误地确定数据已被存储在页B 220中。

因此，希望防止当状态信息被存储时发生的错误以使数据存储状态可被正确地确定。因为当状态信息被存储时发生的错误给出关于页或扇区的错误信息而不是状态信息自身，所以防止当状态信息被存储时发生的错误是很重要的。具体地讲，希望防止由于电源中断而导致指示数据已被存储在相关页中的不正确状态信息被存储。

                         发明内容

本发明提供一种使用多个串中的基元来存储状态信息的非易失性存储器装置和方法。

本发明还提供一种通过防止串中的状态信息的存储影响其它串来减少当数据被存储时发生的错误的非易失性存储器装置和方法。

当回顾以下描述时，本发明的上述方面和其它方面、特征和优点将对本领域的技术人员而言变得清楚。

根据本发明的一方面，提供一种使用多个串来存储状态信息的非易失性存储器。该非易失性存储器包括：基元，能存储至少一个比特的数据；多个串，在所述串的每个中至少两个基元串联；和多个页，所述页的每个包括多个基元，其中，所述串包括主串组和备用串组，所述主串组包括存储数据的串，所述备用串组包括存储关于存储在主串组中的数据的状态信息的至少两个备用串。

根据本发明的另一方面，提供一种使用多个串来存储状态信息的非易失性存储器装置，该非易失性存储器装置包括：非易失性存储单元，包括能存储至少一个比特的数据的基元、多个串和多个页，在所述串的每个中至少两个基元串联，所述页的每个包括多个基元；和存储器控制单元，选择基元以将数据存储在非易失性存储单元中，其中，存储器控制单元控制以使所述多个串包括主串组和备用串组，所述主串组包括存储数据的串，所述备用串组包括存储关于存储在主串组中的数据的状态信息的至少两个备用串。

根据本发明的另一方面，提供一种使用多个串来存储状态信息的方法，该方法包括：接收数据和用于存储数据的地址信息；将数据存储在主串组内的与所述地址信息对应的基元中；从备用串组中选择用于存储关于包括存储所述数据的基元的页的状态信息的基元；和将关于所述页的状态信息存储在选择的基元中，其中，所述备用串组包括至少两个串，所述至少两个串的每个包括存储关于存储在主串组中的数据的状态信息的基元。

                         附图说明

通过参考附图详细描述本发明的非限制性实施例，本发明的以上和其它特征和优点将变得更清楚，其中：

图1示出传统的NAND闪存的一部分；

图2示出图1所示的闪存的图解结构；

图3示出传统的NAND闪存的结构；

图4示出当在传统的闪存中特定基元被编程时与该特定基元在相同的串中的其它基元被影响的情况；

图5示出根据本发明的非限制性实施例的在其中在一个串中使用单个基元以消除当数据被编程时发生的错误的小块闪存；

图6示出在其中基元与图5所示的小块闪存中的备用串中的基元对应的表形式的块；

图7示出根据本发明的非限制性实施例的在其中在一个串中使用单个基元以消除当数据被编程时发生的错误的大块闪存；

图8示出在其中基元与图7所示的大块闪存中的备用串中的基元对应的表形式的块；

图9是根据本发明的非限制性实施例的存储数据和将状态信息存储在一个串的基元中的过程的流程图；

图10是根据本发明的非限制性实施例的检验扇区的有效性的过程的流程图；

图11示出根据本发明的非限制性实施例的使用多个基元来存储状态信息以消除当数据被编程时发生的错误的小块闪存；

图12示出状态信息被存储在图11所示的根据非限制性实施例的小块闪存中的状态；

图13示出根据本发明的非限制性实施例的使用多个基元来存储状态信息以消除当数据被编程时发生的错误的大块闪存；

图14示出状态信息被存储在图13所示的根据非限制性实施例的大块闪存中的状态；

图15是根据本发明的非限制性实施例的存储数据和将状态信息存储在多个基元中的过程的流程图；

图16是根据本发明的非限制性实施例的使用多个状态比特检验扇区的有效性的过程的流程图；和

图17示出根据本发明的非限制性实施例的用于将状态信息存储在多个串中的非易失性存储器装置。

                         具体实施方式

现在将参考附图更全面地描述本发明，在附图中显示了本发明的非限制性实施例。通过参考以下非限制性实施例和附图的详细描述，可更容易理解本发明的优点和特征以及实现本发明的优点和特征的方法。然而，本发明可以以许多不同的形式被实施，而且不应该被解释为局限于这里所阐述的非限制性实施例。相反，提供这些非限制性实施例是为了使本公开详尽和完整，并将本发明的构思全面地传达给本领域的技术人员，而且本发明将仅由权利要求所限定。贯穿该说明书，相同的标号表示相同的部件。

现在将参考附图更全面地描述本发明，在附图中显示了本发明的非限制性实施例。

在阐述之前，将简要地描述该说明书中所用的术语。然而，应该注意到，任一和所有示例或这里所提供的示例性术语的使用仅仅是为了更好地理解本发明，并且除非另有申明，任一和所有示例或这里所提供的示例性术语的使用不是对本发明的范围的限制。

—闪存

闪存是一种非易失性存储器，即使当在数据被存储之后断电时也能保持其数据。闪存被制造为三种形式：NAND闪存、NOR闪存和AND闪存。闪存主要分为多个块，每个块包括至少两个页。每个页被分为多个扇区。至少一个扇区被分配到每个页。另外，每个页包括实际存储数据的主串和通常存储关于页或数据的信息的备用串。

—编程

编程是用于将数据存储在闪存中的操作。在对编程的基元执行擦除操作之前，编程的基元不能存储任何更多的数据。

—小块闪存和大块闪存

在其中单个扇区构成一个页的闪存被称作小块闪存。在其中一个页包括至少两个扇区的闪存被称作大块闪存。

——基元和串

基元是存储信息的单位元件，可使用诸如NMOS晶体管、PMOS晶体管和CMOS晶体管的不同晶体管来实现基元。基元通常可存储至少一个比特的信息。如参考图1所述，通过指示负电荷或正电荷是否存在于基元的浮动栅极中来表达数据是否已被存储在基元中。串是被连接以使基元的源极连接到随后的基元的漏极的基元集合。页通过利用分别包括在不同串中的多个基元之中的单个基元来提供信息。页聚集多个串中的特定基元(例如，在特定位置的基元)。在传统闪存中，施加相同电源以控制多个基元的栅极的单元被称作页。

在本发明的非限制性实施例中，在包括多个串中的多个基元的闪存中，状态信息可被存储在每个串的单个基元中，或者可被重复地存储在至少两个分别的串的基元中，从而检测错误，并确定数据是否已被成功存储。

图5示出根据本发明的非限制性实施例的在其中在一个串中使用单个基元以消除当数据被编程时发生的错误的小块闪存。

在小块闪存中，单个扇区构成一个页。如参考图3所述，单个页包括包括在主串组中的基元和包括在备用串组中的基元。包括在主串组中的基元构成扇区400。单个基元可包含至少一个比特的信息。在图5中，单个基元对应于一个比特。页A 210包括扇区400和包括在多个备用串中的基元。当数据被存储在一个页(或扇区)中时，指示数据是否已被成功存储在页或扇区中的状态信息被存储在备用串的基元中。这里，预先定义存储关于一个页的状态信息的基元与存储关于另一页的状态信息的基元不存在于相同的备用串中。结果，当状态信息被存储在串的基元中时，可防止由于当该串的其它基元改变时发生的错误而导致提供关于页的不正确信息。

假设状态信息1指示对应的扇区已被初始化，状态信息0指示对应的扇区已被编程。指示数据是否已被成功地编程到页A 210的扇区400的状态信息可被存储在串310的基元101中。通过将基元101的值变为“0”来存储所述状态信息。另外，当数据被编程到页B 220的扇区时，状态信息可被存储在串320的基元102中。基元102也具有值0。结果，即使当其后电源中断或另外的操作被执行时，也可从基元101看出数据已被存储在页A 210中，并可从基元102看出数据已被存储在页B 220中。

当以图5所示的方式存储状态信息时，虽然对串的基元编程可影响该串中的其它基元，但是在状态信息中不发生错误。换句话说，当关于页A 210的状态信息被存储在基元101中时，串310中的其它基元可能被影响。然而，如上所述，由于预先定义单个串仅包含关于一个扇区的状态信息，所以状态信息错误不发生。

即，认为关于页A 210的状态信息被存储在基元101中，关于页B 220的状态信息被存储在基元102中。因此，即使当在关于页A 210的状态信息被存储在包括在串310中的基元101中时包括在串310中的基元103被影响并且错误地表示数据已被存储在页B 220中时，状态信息错误也不发生。因为根据本发明实施例中的单个串仅包含关于一个扇区的状态信息的预定义，只有基元102涉及关于页B 220的状态信息，所以状态信息错误不发生。

图6示出在其中基元与图5所示的小块闪存中的备用串中的基元对应的表形式的块。关于扇区0的状态信息被存储在串0的比特0(即，s0)中。关于扇区1的状态信息被存储在串1的比特1(即，s1)中。以这种方式，关于扇区1到31的状态信息被存储。状态信息被存储在其中的比特0到n-1分别包括在不同的串中，因此，当状态信息被存储在特定比特中时，其它状态信息不改变。错误不发生在状态信息中，因此，可正确地提供是否已在页或扇区中发生错误。

块501显示对扇区0进行无错编程的情况。在块501中，由对角线上的粗线方框表示的基元存储状态信息。每个方框中的数字值指示关于对应的扇区的状态信息。扇区0被编程，第一串即串0中的基元101变为“0”。

块502显示当关于扇区0的状态信息被存储在基元101中时基元103的值改变的情况。然而，因为预先定义关于扇区1的状态信息被存储在基元102中，所以可忽略基元103的值改变。

当单个串表示一个比特的信息且单个页包含528字节的信息时，516字节被用于存储实际数据，剩余的16字节预留作为该页中的备用空间。这里，总共16×8＝128个串存在于备用空间中。因此，当在图5中单个串总共包括32个基元时，128个串中的32个串可被用于存储状态信息。存在于备用空间中的串的数量可根据包括在每个串中的基元的数量而不同。例如，单个串可如图2所示包括16个基元，或者可包括32个基元。根据包括在单个串中的基元的数量，为避免重复而考虑的情况的数量不同。

图7示出根据本发明的非限制性实施例的在其中在一个串中使用单个基元以消除当数据被编程时发生的错误的大块闪存。

块500包括64个页，每个页包括4个扇区。单个串包括32个基元。由于每个页包括4个扇区，所以需要总共4个比特来存储关于页的各个扇区的状态信息。关于第一扇区401即页A 210的扇区0的状态信息被存储在位于串310中的第一位置的基元101中。关于页A 210的第二扇区的状态信息被存储在位于串320中的第一位置的基元102中。

图8示出在其中基元与图7所示的大块闪存中的备用串中的基元对应的表形式的块。关于扇区0的状态信息被存储在串0的比特0(即，s0)中。关于扇区1的状态信息被存储在串1的比特1(即，s1)中。以这种方式，关于扇区1到255的状态信息被存储。状态信息被存储在其中的比特0到n-1分别包括在不同的串中，因此，当状态信息被存储在特定比特中时，其它状态信息不改变。错误不发生在状态信息中，因此，可正确地提供是否已在页或扇区中发生错误。在块510中，数据已被编程到扇区0到3。由粗线方框表示存储状态信息的基元。由于在一个串中只有一个基元表示状态信息，所以即使当同一串中的其它基元改变时也不会错误地提供状态信息。

图9是根据本发明的非限制性实施例的存储数据和将状态信息存储在一个串的基元中的过程的流程图。

在操作S101中，在闪存中数据被编程到(或存储在)扇区中。在操作S102中，选择用于存储关于扇区的状态信息的串的基元。这里，从不包括已存储关于另一扇区的状态信息的任何基元的串中选择基元。换句话说，基元选择被执行以使只有单个串中的一个基元存储关于单个扇区的状态信息。在操作S103中，指示数据已被编程到扇区的状态信息0被写入选择的基元。当数据被编程到另一扇区时，也通过图9所示的过程存储状态信息。因此，通过包括在一个串中的一个基元来提供关于一个扇区的状态信息。哪个串或基元将被选择可根据不同的非限制性实施例而不同。优选地，与存储数据的扇区包括在相同的页中的基元可被选择。如上所述，可沿着对角线方向选择存储关于不同扇区的状态信息的基元。

图10是根据本发明的非限制性实施例的检验扇区的有效性的过程的流程图。在操作S111中，使用用于在图9所示的过程中选择存储状态信息的基元的方式来选择存储关于扇区的状态信息的基元。在操作S112中，确定存储在选择的基元中的状态信息是否是1。如果确定状态信息不是1，则在操作S116中确定数据已被编程到对应的扇区。然而，如果确定状态信息是1，则在操作S117中确定数据还没有被编程到对应的扇区。

在图9和图10所示的非限制性实施例中，状态比特0指示数据已被编程。然而，在其它非限制性实施例中，可根据存储器装置的类型设置状态比特1指示数据已被编程。或者，当多级基元被使用时，诸如00或11的多个状态比特可被使用。

图11示出根据本发明的非限制性实施例的在其中使用多个基元来存储状态信息以消除当数据被编程时发生的错误的小块闪存。

为了描述清晰，如图6或图8所示出的那样以表形式示出闪存。通常，诸如闪存的非易失性存储器指定在一个页中可能失败的比特(或基元)的数量。当单个基元存储一个比特的数据时，在一个页中可能失败的比特的数量与在一个页中可能失败的基元的数量对应。当单个基元存储多个比特的数据时，在一个页中可能失败的比特的数量可根据在一个页中可能失败的基元的数量而不同。因此，当考虑在一个页中可能失败的比特的数量来存储状态信息时，状态信息可正确提供当数据被编程时错误是否已发生。

如图11所示，在小块闪存中单个扇区存在于一个页中。在数据被编程到包括在第一页210中的扇区0之后，数据0被编程到包括在N个备用串中的基元之中的包括在第一页210中的基元。关于扇区0的状态信息由“s0”表示，并且被重复地存储在多个基元中。在这种情况下，即使当错误发生在存储在页的一个基元中的状态信息中并且该状态信息错误地指示数据已被存储在对应的扇区中时，如果存储在该页的其它基元中的状态信息正确地指示数据还没有被存储在对应的扇区中，则也将正确地确定数据还没有被存储。

假设状态信息“1”指示数据还没有被编程，状态信息“0”指示数据已被编程。当数据被存储在第一页210的扇区0中然后状态信息被设置为0以指示数据已被存储在扇区0中时，包括在第二页220中的一些基元(s1)可能被设置为0。例如，与串0中的比特0对应的状态信息s1可从1变为0。

如果使用传统方法仅使用一个基元或比特来表示状态信息，则将不正确地确定数据已被存储在第二页220中。然而，如果根据本发明的非限制性实施例使用分别包括在N个串中的N个基元来表示状态信息，则即使当在该N个基元之中的一个基元中发生错误时也将正确地确定数据还没有被存储在第二页220中。换句话说，即使当串0中的状态信息s1错误地变为0时，由于串1到N-1中的所有状态信息s1具有值“1”，所以也可正确地确定数据还没有被存储在第二页220中。

当指定在一个页中K个比特(或基元)可能失败时，可通过使用N个串表示状态信息来避免错误，其中N大于K。例如，当在一个页中可能失败的比特的数量是2时，5个比特可被用于表示状态信息。在这种情况下，即使当两个比特全都具有错误时，其它3个比特也提供正确的状态信息。因此，可正确地确定数据是否已被存储。当分别包括在N个串中的基元被用于表示状态信息时，在检验操作中具有相同的状态信息的基元的数量不必为N。

当具有相同的状态信息的基元的数量小于N但是大于可能失败的基元的数量时，可基于具有相同的状态信息的部分基元进行确定。例如，假设相同的状态信息被存储在总共10个基元中并且在一个页中平均2个或最多2个基元可能失败，如果10个基元之中的9个基元存储相同的状态信息，则可检测到一个基元具有错误，并可从存储在9个基元中的状态信息确定数据是否已被存储。

图12示出状态信息被存储在图11所示的非限制性实施例的小块闪存中的状态。在数据被存储在第一页210的扇区0中之后，N个比特(或基元)的值变为0。此时，包括在串0中的基元102的值可能从1变为0。然而，由于存储关于第二页220的扇区1的状态信息的其它基元140的值是1，所以确定第二页220的扇区1还没有被编程。

图13示出根据本发明的非限制性实施例的使用多个基元来存储状态信息以消除当数据被编程时发生的错误的大块闪存。

每个页包括4个扇区，并且使用3个比特来表示状态信息。因此，总共12个比特被用于存储关于一个页的状态信息。当单个基元表示一个比特时，总共12个串被使用。当状态信息被存储在包括在串中的基元中时，包括在该串中的另一基元的值可能改变。然而，由于3个基元被用于存储关于一个扇区的状态信息，所以可基于剩余的两个基元正确地确定数据是否已被存储在扇区中。

图14示出状态信息被存储在图13所示的根据非限制性实施例的大块闪存中的状态。由于使用3个比特表示关于一个扇区的状态信息并且4个扇区存在于一个页中，所以使用总共12个比特来表示关于一个页的状态信息。当单个基元表示1个比特时，备用串之中的总共12个串被用于表示状态信息。如图14所示，关于扇区0的状态信息被存储在串0、1和2的第一基元中。关于扇区1的状态信息被存储在串3、4和5的第一基元中。以这种方式，关于每个扇区的状态信息被存储在3个基元中。关于扇区4的状态信息被存储在与那些串即关于扇区0的状态信息被存储在其中的串0、1和2相同的串的第二基元中。

图14示出数据已被存储在与两个页对应的扇区0到7中的状态。当串0的基元111被编程为0以存储关于扇区4的状态信息时，串0的基元112可能被错误地编程为0。串0的基元112用于存储关于扇区8的状态信息。在传统方法中，仅基于基元112确定数据是否已被存储在扇区8中。然而，在本发明的非限制性实施例中，仅当串0、1和2的三个基元全都具有值0时，才确定数据已被存储在扇区8中。因此，即使当串0的第三基元112被错误地编程时，也可正确地确定数据还没有被存储在扇区8中。

另外，由于比在每个页中可能失败的比特更多的比特被用于存储关于每个扇区的状态信息，所以关于每个扇区的所有状态信息都不正确的可能性非常低。例如，当在每个页中最多两个比特可能失败时，如图13所示，3个比特可被用于存储关于每个扇区的状态信息。即使当存储关于扇区的状态信息的3个比特中的2个比特被错误地变为0时，剩余的一个比特仍然具有值1，因此，正确地确定数据还没有被存储在扇区中。

图15是根据本发明的非限制性实施例的存储数据和将状态信息存储在多个基元的过程的流程图。在操作S151中，数据被编程到扇区。在操作S152中，状态比特“0”被写入包括在与该扇区对应的页中的备用串中的N个基元。因此，关于扇区的状态信息被存储在N个基元中。

图16是根据本发明的非限制性实施例的使用多个状态比特来检验扇区有效性的过程的流程图。在操作S161中，确定与扇区对应的N个状态比特是否是0。如果没有错误，则当数据已被编程到扇区时N个状态比特全都将为0，或者当数据还没被编程到扇区时N个状态比特全都将为1。在操作S166中，当N个状态比特全都是0时，确定数据已被存储在扇区中。然而，在操作S167中，当不是所有的N个状态比特都是0时，即，当N个状态比特的一些是0或N个状态比特都是1时，确定数据还没有被编程到扇区。当在关于另一扇区的状态信息被存储时发生错误时，N个状态比特的一些是0。然而，N个状态比特中的其它比特保持值1，因此，正确地确定数据还没有被存储在扇区中。

该示例性实施例是确定N个状态比特是否全都是0的示例性实施例。如图11所示，即使当只有N个状态比特的一些是0时，如果将N个状态比特的“0”的数量与在一个页中可能失败的比特的数量进行比较的结果是确定N个状态比特的“0”的数量足以表示正确的状态信息，则也确定数据已被编程。例如，当假设关于扇区的状态信息被存储在总共10个基元中并且指定在一个页中平均2个或最多2个基元可能失败时，如果10个基元之中的9个基元存储相同的状态信息，则检测到错误已在另一个基元中发生，并且基于存储在9个基元中的状态信息来确定数据是否已被存储在扇区中。根据构成存储器的元件的特性，可仅当N个基元全都具有相同的状态信息时或者当N个基元的至少大约90％具有相同的状态信息时确定数据已被编程。

图17示出根据本发明的非限制性实施例的将状态信息存储在多个串中的非易失性存储器装置1000。

如根据本发明实施例这里所使用的术语“模块”是指但并不限于执行某些任务的软件部件或诸如现场可编程门阵列(FPGA)或专用集成电路(ASIC)的硬件部件。模块的优点是可被构造为存在于可寻址存储介质上并可被构造为在一个或多个处理器上执行。因而，模块可包括，作为示例，诸如软件部件、面向对象的软件部件、类部件和任务部件的部件、处理、函数、属性、程序、子程序、程序代码段、驱动程序、固件、微码、电路、数据、数据库、数据结构、表、数组和变量。在所述部件和模块中提供的功能性可被组合到较少的部件和模块中或者进一步被分离到另外的部件和模块中。另外，所述部件和模块可被实现为使它们在通信系统中的一个或多个计算机上执行。

非易失性存储器装置1000包括存储器控制单元910和存储单元920。存储器控制单元910控制将从存储单元920读取哪些数据或者哪些数据将被写入存储单元920。另外，当非易失性存储器装置1000是闪存装置时，存储器控制单元910控制写数据之前的擦除操作。存储器控制单元910还确定在将数据写入(或编程)到扇区或页的时候将关于扇区或页的状态信息存储在其中的存储单元920中的区域。例如，当每一个串的单个独立比特被用于存储关于一个扇区的状态信息时，存储器控制单元910选择关于扇区或页的状态信息将被存储在其中的串。当使用多个基元来存储关于一个扇区或页的状态信息时，存储器控制单元910确定分配给状态信息的基元的数量以使得用于状态信息的比特的数量大于在一个页中可能失败的比特的数量。

存储单元920是数据被存储在其中的区域，并且包括多个块510和520，块510和520的每个包括多个页。块510包括页211和212，块520包括页221和222。分别包括在不同页中的基元形成一个串。串分为主串组和备用串组。数据被编程到包括在主串组中的基元。包括在备用串组中的至少两个串被用于存储关于页或扇区的状态信息。在图17中，提供状态信息的串被加粗线轮廓。由于至少两个串被用于存储状态信息，所以在一个串中可能发生的错误不影响其它串。结果，状态信息错误可被克服。

存储器控制单元910确定是使用独立比特还是使用多个比特来存储关于每个扇区或页的状态信息。当许多备用串存在时，独立比特被使用。当备用串不是很多时，多个比特被使用。当独立比特被用于存储关于每个扇区或页的状态信息时，可能需要与页或扇区的数量成比例的许多串。相反，当多个N个比特被用于存储关于每个扇区或页的状态信息时，只需要N个串。因此，可减少分配给状态信息的串的数量。

根据本发明，可使用包括在多个串中的基元来存储状态信息。

另外，当状态信息被存储在一个串中时，其它串不被影响，从而可减少当数据被存储时发生的错误。

本领域的技术人员应该明白，在不脱离本发明的范围和精神的情况下，可对其进行各种修改和改变。因此，应该理解，以上非限制性实施例不是限制性的，而是在所有方面为说明性的。本发明的范围由权利要求所限定，而不是由本发明的详细描述所限定。从权利要求的范围和精神及其等同物导出的所有修改和改变应该被解释为包括在本发明的范围中。

Claims (23)

1、一种使用多个串来存储状态信息的非易失性存储器，该非易失性存储器包括：

基元，能存储至少一个比特的数据；

多个串，每个串具有串联的至少两个基元；和

多个页，每个页包括多个基元，

其中，所述多个串包括主串组和备用串组，所述主串组包括存储数据的串，所述备用串组包括存储关于存储在主串组中的数据的状态信息的至少两个备用串。

2、如权利要求1所述的非易失性存储器，其中，所述备用串的每个包括存储所述状态信息的一个基元和不存储所述状态信息的多个基元。

3、如权利要求1所述的非易失性存储器，其中，所述多个页的每个包括多个扇区，所述备用串的每个包括存储关于所述多个扇区之中的至少一个扇区的状态信息的一个基元和不存储所述状态信息的多个基元。

4、如权利要求1所述的非易失性存储器，其中，基于备用串组内包括在所述多个页之一中的基元之中的存储关于该一个页的状态信息的基元的值来确定该一个页是否已存储数据。

5、如权利要求1所述的非易失性存储器，其中，备用串组内包括在每个页中的多个基元中的至少一些基元存储关于各个页的相同的状态信息。

6、如权利要求5所述的非易失性存储器，其中，当在存储关于每个页的状态信息的基元之中多个基元具有相同的值时，确定数据已被存储在各个页中。

7、如权利要求1所述的非易失性存储器，其中，所述非易失性存储器包括闪存。

8、如权利要求7所述的非易失性存储器，其中，所述闪存是NAND闪存和AND闪存之一。

9、一种使用多个串来存储状态信息的非易失性存储器装置，该非易失性存储器装置包括：

非易失性存储单元，包括能存储至少一个比特的数据的基元、多个串和多个页，每个串具有串联的至少两个基元，每个页包括多个基元；和

存储器控制单元，选择基元以将数据存储在非易失性存储单元中，

其中，存储器控制单元控制以使所述多个串包括主串组和备用串组，所述主串组包括存储数据的串，所述备用串组包括存储关于存储在主串组中的数据的状态信息的至少两个备用串。

10、如权利要求9所述的非易失性存储器装置，其中，所述备用串的每个包括存储所述状态信息的一个基元和不存储所述状态信息的多个基元。

11、如权利要求9所述的非易失性存储器装置，其中，所述多个页的每个包括多个扇区，所述备用串的每个包括存储关于所述多个扇区之中的至少一个扇区的状态信息的一个基元和不存储所述状态信息的多个基元。

12、如权利要求9所述的非易失性存储器装置，其中，存储器控制单元基于备用串组内存储关于各个页的状态信息的基元的值来确定各个页是否已存储数据。

13、如权利要求9所述的非易失性存储器装置，其中，存储器控制单元将关于每个页的相同状态信息存储在备用串组内包括在该页中的多个基元中的至少一些基元中。

14、如权利要求13所述的非易失性存储器装置，其中，当在存储关于页的状态信息的基元之中多个基元具有相同值时，确定数据已被存储在各个页中。

15、如权利要求9所述的非易失性存储器装置，其中，所述非易失性存储器包括闪存。

16、如权利要求9所述的非易失性存储器装置，其中，所述闪存是NAND闪存和AND闪存之一。

17、一种使用多个串来存储状态信息的方法，该方法包括：

接收数据和用于存储数据的地址信息；

将数据存储在主串组内的与所述地址信息对应的基元中；

从备用串组中选择用于存储关于包括存储所述数据的基元的页的状态信息的基元；和

将关于所述页的状态信息存储在选择的基元中，

其中，所述备用串组包括至少两个串，所述至少两个串的每个包括存储关于存储在主串组中的数据的状态信息的基元。

18、如权利要求17所述的方法，其中，从备用串组选择的基元能存储至少一个比特的数据，所述串的每个包括串联的至少两个基元，所述页是其控制栅极彼此连接的基元的集合。

19、如权利要求17所述的方法，其中，状态信息的存储包括执行存储以使在每个串中仅存在一个存储状态信息的基元。

20、如权利要求17所述的方法，其中，所述页包括多个扇区，并且状态信息的存储包括执行存储以使在每个串中仅存在一个存储关于所述扇区之一的状态信息的基元。

21、如权利要求17所述的方法，还包括：基于存储关于页的状态信息的基元的值来确定该页是否已存储数据。

22、如权利要求17所述的方法，其中，状态信息的存储包括：将相同状态信息存储在包括在多个串中的基元中的至少一些基元中。

23、如权利要求22所述的方法，其中，当存储关于页的状态信息的基元之中多个基元具有相同的值时，确定数据已被存储在该页中。

Images