CN101059546A - 具多种测试模式的系统芯片及其测试方法 - Google Patents

Abstract

本发明涉及一种具多种测试模式的系统芯片及其测试方法，是以不同的测试目的以及系统芯片面积大小与测试时间长短为考虑，所设计出来的系统芯片及测试方法，利用一测试模式控制单元来选择所需的测试模式，利用一复用器的多路传输功能来控制测试程序的来源，从而节省系统芯片面积及缩短测试时间，以达成降低生产成本的目的。

Description

具多种测试模式的系统芯片及其测试方法

技术领域

本发明有关一种芯片及其测试方法，特别是关于一种具多种测试模式的系统芯片及其测试方法。

背景技术

随着半导体制程技术的进步，完整的系统可以整合到单一芯片上，这就是所谓的系统芯片(system-on-a-chip，SoC)。系统芯片与以往IC设计的不同点，在于其采用来自不同厂商的硅知识产权(intellectual property，IP)产品，例如微处理器(MPU)、模拟/数字转换器(ADC)及数字/模拟转换器(DAC)、锁相回路(PLL)、数字信号处理器(DSP)及存储器等，经过设计组合而成的系统。由于系统芯片集合了各种不同特性的电路，使得其测试变得十分复杂。

在系统芯片的生产过程中，当电路设计完成送至半导体厂制造之后，接着便需要测试系统芯片是否正常。测试系统芯片的方法主要是在系统芯片内部加入测试电路，使得系统芯片在制造完成后，可以利用测试机台对其作输入控制与输出比对，来达到测试目的。到目前为止，系统芯片设计者大都是利用电路合成软件将设计内的正反器取代为具有复用器的正反器，并将这些具有复用器的触发器串联成扫描链(scan chain)，再利用自动测试样本产生器(auto testpattern generator，ATPG)产生测试样本。在测试时，由机台将所产生的测试样本以序列方式输入到系统芯片内部进行测试。此种测试方法必须将设计内的触发器置换为具复用器的触发器来形成扫描链，这使得系统芯片面积大幅增加，而且利用序列的方式将测试样本输入电路，也会造成测试时间变长。一颗系统芯片的成本包含着研发成本、封装、芯片尺寸与测试时间等，所以当系统芯片面积与测试时间增加，也代表着系统芯片成本也将跟着提高。

发明内容

本发明要解决的技术问题在于，提供一种具多种测试模式的系统芯片及其测试方法，以减少现有技术中为了达成测试目的而增加的系统芯片的面积以及测试时间。

本发明解决其技术问题所采用的技术方案是：提供一种具多种测试模式的系统芯片的测试方法，包括：

输入一第一控制信号至所述系统芯片的测试模式控制单元，确定一存活测试模式，该测试模式控制单元输出一第二控制信号至所述系统芯片的复用器，控制该复用器进行多路传输，并输出一第三控制信号至所述系统芯片的内部电路单元，抑制该内部电路单元输出内部电路信号；

根据所述第二控制信号，经由多路传输撷取一存活测试程序；

根据所述存活测试程序，进行测试，并读取所述系统芯片的内部寄存器的一暂存值，作为第一输出信号；

传输所述第一输出信号至所述系统芯片的通用输入/输出单元，该通用输入/输出单元连接至一测试机台；以及

所述测试机台比对所述第一输出信号。

所述该存活测试程序从所述系统芯片的一存储存取单元中撷取，为一内部测试程序。

所述的具多种测试模式的系统芯片的测试方法，根据所述存活测试程序，撷取由所述通用输入/输出单元输入的第二输入信号后再进行测试并读取所述系统芯片内的内部寄存器的暂存值。

所述第二输入信号是一内部寄存器地址、所述暂存值或一控制所述内部测试程序执行流程的参数。

所述存活测试程序从所述系统芯片外部撷取，为一外部测试程序。

所述测试机台设有一期望值，在执行存活测试程序的过程中，将所述第一输出信号与该期望值比对。

本发明还提供一种具多种测试模式的系统芯片的测试方法，包括：

输入一第一控制信号至所述系统芯片的测试模式控制单元，确定一测试模式，该测试模式控制单元输出一第二控制信号至所述系统芯片的复用器，进行多路传输，并输出一第三控制信号至所述系统芯片的内部电路单元；

根据所述第二控制信号，经由多路传输撷取一存活测试程序；

根据所述存活测试程序，进行测试，并读取所述内部电路单元内的一内部电路信号；

传输所述内部电路信号至所述系统芯片所连接的一测试机台；以及

所述测试机台比对并量测所述内部电路信号。

所述存活测试程序从所述系统芯片的存储存取单元中撷取，为一内部测试程序。

所述的具多种测试模式的系统芯片的测试方法，根据所述存活测试程序，读取所述系统芯片的内部寄存器的一暂存值，作为第一输出信号，并将其传送至所述系统芯片内的通用输入/输出端来输出。

所述通用输入/输出端的第一输入/输出端用以输出该第一输出信号，所述通用输入/输出端的第二输入/输出端用以输入一第二输入信号。

所述第二输入信号为所述内部寄存器地址、所述暂存值或一控制所述测试程序执行流程的参数。

所述系统芯片透过其通用输入/输出端连接所述测试机台，该测试机台设有一期望值，用以与所述第一输出信号比对，并比对或量测所述内部电路信号。

所述存活测试程序从所述系统芯片外部撷取，为一外部测试程序。

本发明还提供一种具多种测试模式的系统芯片，包括：

测试模式控制单元；

复用器，连接于所述测试模式控制单元，根据该测试模式控制单元所输入的第二控制信号进行多路传输作，选择从所述系统芯片内或所述系统芯片外撷取一测试程序；

中央处理单元，连接于所述复用器，根据该复用器所提供的测试程序进行测试；

存储存取单元，连接于所述中央处理单元，用以储存该中央处理单元运行所产生的运行数据，及提供该中央处理单元运行所需要的系统数据；

内部电路单元，连接于所述中央处理单元，根据所述测试模式控制单元所输入的第三控制信号，控制所述内部电路单元内的内部电路信号的输出，以提供所述第二输出信号，用于比对与量测；以及

通用输入/输出单元，连接于所述中央处理单元，根据该中央处理单元的控制，确定是否输出一第一输出信号，用于比对，或确定是否读取一第二输入信号用于辅助所述中央处理单元进行测试。

所述存储存取单元包括第一存储装置及第二存储装置，其中第一存储装置提供所述测试程序，作为内部测试程序，用以提供所述复用器选择；第二存储装置储存所述中央处理单元运行所产生的运行数据。

所述通用输入/输出单元包括第一通用输入/输出端及第二通用输入/输出端，其中第一通用输入/输出端用以输出所述第一输出信号，第二通用输入/输出端用以自所述系统芯片外部撷取一第二输入信号，以辅助所述中央处理单元进行测试。

依据本发明所提出的具多种测试模式的系统芯片及其测试方法，首先使系统芯片进入选定的测试模式，并产生一第二控制信号及一第三控制信号，复用器根据第二控制信号，从系统芯片内撷取内部测试程序；接着，中央处理单元根据该内部测试程序，来读取系统芯片内的寄存器内的暂存值，并将其传输至通用输入/输出单元输出以作为第一输出信号，并在执行测试程序的过程中比对第一输出信号，此外，内部电路单元根据第三控制信号抑制输出其内部电路信号。

依据本发明所提出的具多种测试模式的系统芯片及其测试方法，首先使系统芯片进入选定的测试模式，并产生一第二控制信号及一第三控制信号，复用器根据第二控制信号，从系统芯片外撷取外部测试程序，接着，中央处理单元根据该外部测试程序，来读取系统芯片内的寄存器内的暂存值，并将其传输至通用输入/输出单元输出以作为第一输出信号，并在执行测试程序的过程中比对第一输出讯号，此外，内部电路单元根据第三控制讯号抑制输出其内部电路讯号。

依据本发明所提出的具多种测试模式的系统芯片及其测试方法，首先使系统芯片进入选定的测试模式，并产生一第二控制讯号及一第三控制讯号，多任务器根据第二控制讯号，从系统芯片内撷取内部测试程序；中央处理单元根据该内部测试程序，自通用输入/输出端撷取一第二输入讯号，以作为设定寄存器的地址、设定暂存值以及控制程序执行流程的参数，接着，读取寄存器内的暂存值，并将其传输至通用输入/输出单元输出以作为第一输出讯号，并在执行测试程序的过程中比对第一输出讯号，此外，内部电路单元根据第三控制讯号抑制输出其内部电路讯号。

依据本发明所提出的具多种测试模式的系统芯片及其测试方法，首先使系统芯片进入选定的测试模式，并产生一第二控制信号及一第三控制信号，复用器根据第二控制信号，从系统芯片内撷取内部测试程序；接着，中央处理单元执行内部测试程序，而内部电路单元会根据第三控制信号输出内部电路信号，在执行测试程序的过程中比对或量测内部电路信号。

依据本发明所提出的具多种测试模式的系统芯片及其测试方法，首先使系统芯片进入选定的测试模式，并产生一第二控制信号及一第三控制信号，复用器根据第二控制信号，从系统芯片外撷取内部测试程序；接着，中央处理单元执行外部测试程序，而内部电路单元会根据第三控制信号输出内部电路信号，在执行测试程序的过程中比对或量测内部电路信号。

依据本发明所提出的具多种测试模式的系统芯片及其测试方法，首先使系统芯片进入选定的测试模式，并产生一第二控制信号及一第三控制信号，复用器根据第二控制信号，从系统芯片内撷取内部测试程序；接着，中央处理单元根据内部测试程序，自通用输入/输出端撷取一第二输入信号，以作为设定寄存器的地址、设定暂存值以及控制程序执行流程的参数，而内部电路单元会根据第三控制信号输出内部电路信号，在执行测试程序的过程中比对或量测内部电路信号。

本发明具多种测试模式的系统芯片及其测试方法，以多种模式测试克服了现有系统芯片测试过程中存在的为实现测试增加额外电路使得芯片面积随着增加以及利用序列的方式将测试机台所产生的测试样本输入至系统芯片内所花费庞大的测试时间的问题，并具有以下有益效果：

(1)利用测试模式控制单元，可从多种测试模式中，根据不同的测试目的及不同的系统芯片，来选择所需的测试模式；

(2)利用复用器具有的多路传输功能，可根据需要选择测试程序的来源；

(3)除了可以测试系统芯片内的内部寄存器内的暂存值外，还可以利用输出内部电路信号，来测试系统芯片内部电路单元内的状态，以提高系统芯片的可观测性；

(4)本发明提供多模测试方法，利用各个测试模式的优点，在设计芯片时，通过缩小系统芯片的面积，缩短系统芯片内部的测试程序以及提高系统芯片接脚的共享性，降低成本；

(5)本发明还可利用各个测试模式的优点，在测试芯片时，因可选择测试程序的来源，可边执行测试动作边撷取测试时所需要的数据，以降低测试时间，增加测试弹性与可控制性。

下面将结合附图及实施例对本发明作进一步说明。

附图说明

图1是本发明的具多种测试模式的系统芯片的结构示意图；

图2是本发明第一实施例的内部测试模式的流程图；

图3是本发明第二实施例的外部测试模式的流程图；

图4是本发明第三实施例的混合测试模式的流程图；

图5是本发明第四实施例的内部测试与观察模式的流程图；

图6是本发明第五实施例的外部测试与观察模式的流程图；

图7是本发明第六实施例的混合测试与观察模式的流程图。

具体实施方式

请参考图1，本发明具多种测试模式的系统芯片实施例的结构示意图，该系统芯片100包含测试模式控制单元110、存储存取单元120、复用器130、中央处理单元140、内部电路单元150、总线160及通用输入/输出单元170。

测试模式控制单元110，用以决定一测试模式，使系统芯片100可进入该测试模式以进行后续的测试工作。其中，该测试模式包含一内部测试模式、一外部测试模式、一混合测试模式、一内部测试与观察模式、一外部测试与观察模式、一混合测试与观察模式。另外一方面，测试模式控制单元110也同时控制着内部电路单元150在进行测试时的输出。

存储存取单元120，其包含一第一存储装置121及一第二存储装置122。其中第一存储装置121用以储存系统芯片100运行时所需要的系统数据，例如内部测试程序、应用程序等，所以第一存储装置121可以是一只读存储器(readonly memory，ROM)等；第二记忆装置122用以暂存中央处理单元140运行时所产生的运行数据，所以第二记忆装置122可以是一随机存取存储器(random access memory，RAM)或寄存器(register)等。

复用器130，用以控制测试程序的来源，将多个数据路径经过多路传输，筛选出执行系统芯片100测试时，所需要的测试程序来源。

中央处理单元140，用以运算及建立数据路径来控制系统芯片100内其它的电路，以及将接收到的测试程序加以解码、处理，建立数据路径来进行系统芯片100的测试。

内部电路单元150，包含系统芯片100内部的线路布局以及各个元件等。

通用输入/输出单元170，用以输出系统芯片100内部欲观察的数据，以提供至测试机台(未绘示)进行比对与量测，以及输入当系统芯片100进行测试时所需要的数据。

当该测试模式控制单元110接收到一个由外部输入的第一控制信号，该第一控制信号用以控制该测试模式控制单元110决定测试系统进入何种模式，产生两个控制信号，分别为一第二控制信号及一第三控制信号。第二控制信号用以控制复用器130的运行，第三控制信号用以控制内部电路单元150的动作。当复用器130接收到第二控制信号时，会根据该第二控制信号所指定的位置，来撷取一测试程序：由外部撷取的测试程序，即为第一输入信号，作为外部测试程序，或由第一存储装置121内撷取测试程序，作为内部测试程序。进而产生一存活测试程序，并传送至中央处理单元140。该中央处理单元140根据所接收到的存活测试程序，进行存活测试程序的解码并透过总线160来执行工作，中央处理单元140运行过程中所产生的运行数据将暂存于第二存储装置122中。

举例来说，如图2所示，系统芯片100接上电源后，开始运行，如步骤S210。接着，该测试模式控制单元110判断其所接收的第一控制信号是否为一进入内部测试模式的控制信号，如步骤S220。若该第一控制信号经判断非内部测试模式的控制信号，则保持系统芯片100正常模式的运行或进入其它测试模式来进行测试，如步骤S230。若该第一控制信号为进入内部测试程序的控制信号，则该测试模式控制单元110将会使系统芯片100进入内部测试模式，并产生二个控制信号，其分别为一第二控制信号及一第三控制信号，并将第二控制信号送入复用器130。接着，进入内部测试模式的系统芯片100中的复用器130会根据第二控制信号来作多路传输的工作，从第一存储装置121中撷取一内部测试程序，形成一存活测试程序，并将其传送至中央处理单元140。中央处理单元140将该存活测试程序解码后执行测试动作，将系统芯片100内欲测试的内部寄存器(图未示)中所储存的暂存值，经第一通用输入/输出端171输出，进而产生一第一输出信号，如步骤S240。在中央处理单元140执行测试程序时，输出第一输出信号至已连接至系统芯片100的测试机台，该测试机台将接收到的第一输出信号与其所设相对应的期望值进行比对，以达到测试的目的，如步骤S250。在测试动作未完成之前，系统芯片100仍保持在内部测试模式中，中央处理单元140亦继续根据存活测试程序来执行测试动作，如步骤S260；若测试动作已完成，则中央处理单元140停止继续执行测试动作，使系统芯片100回复正常模式，即系统芯片100原本的运行模式，如步骤S270。另外一方面，当系统芯片100进入内部测试模式时，内部电路单元150会根据所接收的第三控制信号，来抑制其内部电路信号的输出。

在内部测试模式下，由于存活测试程序是从该系统芯片100内部撷取的，故当中央处理单元140执行测试动作时，可以很快速地根据内部测试程序来撷取所需要的数据，如此一来，便可大幅地降低系统芯片的测试时间。

本发明提供系统芯片的测试方法的第二实施例，以更进一步地阐述本发明的内容，如图3所示。该系统芯片100接上电源后，开始运行，如步骤S310。接着，测试模式控制单元110判断其所接收的第一控制信号是否为一进入外部测试模式的控制信号，如步骤S320。若该第一控制信号经判断非外部测试模式的控制信号，则保持其正常模式的运行或进入其它测试模式来进行测试，如步骤S330。若该第一控制信号为一进入外部测试模式的控制信号，则该测试模式控制单元110将会使系统芯片100进入外部测试模式，并产生二个控制信号，其分别为一第二控制信号及一第三控制信号，并将第二控制信号送入复用器130。接着，进入外部测试模式的系统芯片100中的复用器130会根据第二控制信号来作多路传输的工作，从系统芯片100外部撷取一第一输入信号，作为一外部测试程序，形成一存活测试程序，并将其传送至中央处理单元140。中央处理单元140将存活测试程序解码后来执行测试动作，将系统芯片100内欲测试的内部寄存器中所储存的暂存值，经第一通用输入/输出端171输出，进而产生一第一输出信号，如步骤S340。在中央处理单元140执行测试程序时，输出第一输出信号至已连接至系统芯片100的测试机台，该测试机台将接收到的第一输出信号与其所设相对应的期望值进行比对，以达到测试的目的，如步骤S350。在测试动作未完成之前，系统芯片100仍保持在外部测试模式中，中央处理单元140亦继续根据存活测试程序来执行测试动作，如步骤S360，若测试动作已完成，则中央处理单元140停止继续执行测试动作，使系统芯片100回复正常模式，即系统芯片100原本的运行，如步骤S370。另外一方面，当系统芯片100进入外部测试模式时，内部电路单元150会根据所接收的第三控制信号，来抑制其内部电路信号的输出。

在外部测试模式下，由于存活测试程序是从系统芯片100外部撷取的，故当中央处理单元140在执行测试动作时，不需要预先将测试程序置于系统芯片100内，就能进行测试，如此一来，即使系统芯片100不具备第一存储装置121或系统芯片100内部的第一存储装置121发生故障，仍然可以继续进行测试动作。

本发明提供系统芯片的测试方法的第三实施例，以更进一步地阐述本发明的内容，如图4所示。当系统芯片100接上电源后，开始运行，如步骤S410。接着，测试模式控制单元110判断第一控制信号是否为一进入混合测试模式的控制信号，如步骤S420。若第一控制信号经判断非混合测试模式的控制信号，则保持系统芯片100正常模式的运行或进入其它测试模式进行测试，如步骤S430。当该第一控制信号为一进入混合测试模式的控制信号，则测试模式控制单元110将会使系统芯片100进入混合测试模式，并产生二个控制信号，其分别为一第二控制信号及一第三控制信号，并将第二控制信号送入复用器130。接着，进入混合测试模式的系统芯片100中的复用器130会根据第二控制信号来作多路传输的工作，从第一存储装置121中撷取一内部测试程序，形成一存活测试程序，并将其传送至中央处理单元140。中央处理单元140将存活测试程序解码后执行测试动作，同时，亦从第二通用输入/输出端172撷取一第二输入信号，以提供中央处理单元140执行测试动作时所需要的数据，例如欲设定的内部寄存器的地址、暂存值或控制存活测试程序执行流程的参数等。接着，将系统芯片100内欲测试的内部寄存器中所储存的暂存值，经第一通用输入/输出端171输出，进而产生一第一输出信号，如步骤S440。在中央处理单元140执行测试程序时，输出第一输出信号至已连接至系统芯片100的测试机台，该测试机台将第一输出信号与其所设与相对应的期望值进行比对，以达到测试的目的，如步骤S450。在测试动作未完成之前，系统芯片100仍保持在混合测试模式中，中央处理单元140亦继续根据存活测试程序来执行测试动作，如步骤S460；若测试动作已完成，则中央处理单元140停止继续执行测试动作，使系统芯片100回复正常模式，即系统芯片100原本的运行模式，如步骤S470。另外一方面，当系统芯片100进入混合测试模式时，内部电路单元150会根据所接收的第三控制信号，来抑制其内部电路信号的输出。

由于混合测试模式结合了内部测试模式的优点，故当中央处理单元140在执行测试动作时，可以很快速地根据内部测试程序来撷取所需要的数据，同时，利用第二通用输入/输出端172来取得执行测试动作所需的数据，使得内部测试程序能有显著地缩短。且亦可利用由外部撷取的参数再配合其它的指令，如分支(branch)、跳跃(jump)或呼叫(call)等来控制测试程序的流程，边执行边从外部取得所需的数据。如此一来，使得测试过程更具弹性及可控制性，并可有效缩短测试时间。

本发明提供系统芯片的测试方法的第四实施例，以更进一步地阐述本发明的内容，如图5所示。当系统芯片100接上电源后，开始运行，如步骤S510。接着，该测试模式控制单元110判断其所接收的第一控制信号是否为一进入内部测试与观察模式的控制信号，如步骤S520。若第一控制信号经判断非内部测试与观察模式的控制信号，则保持其正常模式的运行或进入其它测试模式进行测试，如步骤S530。若第一控制信号为一进入内部测试与观察模式的控制信号，则测试模式控制单元110将会使系统芯片100进入内部测试与观察模式，并产生二个控制信号，其分别为一第二控制信号及一第三控制信号，并将第二控制信号送入复用器130。接着，进入内部测试与观察模式的系统芯片100中的该复用器130会根据第二控制信号来作多路传输的工作，从第一存储装置121中撷取一内部测试程序，形成一存活测试程序，并将其传送至中央处理单元140。中央处理单元140将存活测试程序解码后执行测试动作，可以将系统芯片100内欲测试的内部寄存器中所储存的暂存值，经第一通用输入/输出端171输出，进而产生一第一输出信号，或者，内部电路单元150会根据第三控制信号来输出其内部电路信号，以提供一第二输出信号，亦或是，同时产生第一输出信号及第二输出信号，此外，用来输出内部电路信号的接脚(未绘示)，将暂时只作内部电路信号输出之用，如步骤S540。在中央处理单元140执行测试程序时，输出第一输出信号或第二输出信号，或同时输出第一输出信号与第二输出信号，至已连接至系统芯片100的测试机台，该测试机台将所接收的信号与所设与第一输出信号或第二输出信号相对应的期望值进行比对或量测所接收的信号特性，以达到测试的目的，如步骤S550。在测试动作未完成之前，系统芯片100仍保持在内部测试与观察模式中，中央处理单元140亦继续根据存活测试程序来执行测试动作，如步骤S560，若测试动作已完成，则中央处理单元140停止继续执行测试动作，使系统芯片100回复正常模式，即系统芯片100原本的运行模式作，同时，用来输出内部电路信号的接脚将恢复其正常模式的功能，如步骤S570。

由于该内部测试与观察模式结合了内部测试模式的优点，可以很快速地根据内部测试程序来撷取所需要的数据，如此一来，便可大幅地降低系统芯片的测试时间。此外，由于在执行测试动作的过程中，在无须增加额外的寄存器下，可实时地观察内部电路单元150内的内部电路信号，故提高了系统芯片100的可观测性。

本发明提供系统芯片的测试方法的第五实施例，以更进一步地阐述本发明的内容，如图6所示。当系统芯片100接上电源后，开启运行，如步骤S610。接着，测试模式控制单元110判断所接收的第一控制信号是否为一进入外部测试与观察模式的控制信号，如步骤S620。若第一控制信号经判断非外部测试与观察模式的控制信号，则保持其正常模式的运行或进入其它测试模式进行测试，如步骤S630。若第一控制信号为一进入外部测试与观察模式的控制信号，则测试模式控制单元110将会使系统芯片100进入外部测试与观察模式，并产生二个控制信号，其分别为一第二控制信号及一第三控制信号，并将第二控制信号送入复用器130。接着，进入外部测试与观察模式的系统芯片100中的复用器130会根据所接收的第二控制信号来作多路传输的工作，从系统芯片100外部撷取一第一输入信号，以作为一外部测试程序，形成一存活测试程序，并将其传送至中央处理单元140。中央处理单元140将存活测试程序解码后执行测试动作，可以将系统芯片100内欲测试的内部寄存器中所储存的暂存值，经第一通用输入/输出端171输出，进而产生一第一输出信号，或者，内部电路单元150会根据第三控制信号输出其内部电路信号，以提供一第二输出信号，亦或是，同时产生第一输出信号及第二输出信号，此外，用来输出内部电路信号的接脚(未绘示)，将暂时只作内部电路信号输出之用，如步骤S640。在中央处理单元140执行测试程序时，输出第一输出信号或第二输出信号，或同时输出第一输出信号与第二输出信号，至已连接至系统芯片100的测试机台。该测试机台将所接收的信号与其所设与第一输出信号或第二输出信号相对应的期望值进行比对或量测所接收的信号特性，以达到测试的目的，如步骤S650。在测试动作未完成之前，系统芯片100仍保持在外部测试与观察模式中，中央处理单元140亦继续根据存活测试程序来执行测试动作，如步骤S660，若测试动作已完成，则中央处理单元140停止继续执行测试动作，使系统芯片100回复正常模式，即系统芯片100原本的运行模式，同时，用来输出内部电路信号的接脚将恢复其正常模式的功能，如步骤S670。

由于该外部测试与观察模式结合了外部测试模式的优点，故不需要预先将测试程序置于系统芯片100内，就能进行测试，如此一来，即使系统芯片100不具备第一存储装置121，或系统芯片内部的第一存储装置121发生故障，仍然可以继续进行测试。此外，由于在执行测试动作的过程中，在无须增加额外的寄存器下，可实时地观察内部电路单元150内的内部电路信号，故提高了系统芯片100的可观测性。

本发明提供系统芯片的测试方法的第六实施例，以更进一步地阐述本发明的内容，如图7所示。当系统芯片100接上电源后，启动运行，如步骤S710。接着，测试模式控制单元110判断所接收的第一控制信号是否为一进入混合测试与观察模式的控制信号，如步骤S720。若第一控制信号经判断非混合测试与观察模式的控制信号，则保持其正常模式的运行或进入其它测试模式来进行测试，如步骤S730。若第一控制信号为一进入混合测试与观察模式的控制信号，则测试模式控制单元110将会使系统芯片100进入混合测试与观察模式，并产生二个控制信号，其分别为一第二控制信号及一第三控制信号，并将第二控制信号送入复用器130。接着，进入混合测试与观察模式的系统芯片100中的复用器130会根据第二控制信号来作多路传输的工作，从第一记忆装置121中撷取一内部测试程序，形成一存活测试程序，并传送至中央处理单元140。中央处理单元140将存活测试程序解码后执行测试动作，同时，亦从第二通用输入/输出端172撷取一第二输入信号，以提供中央处理单元140执行测试动作时所需的数据，例如欲设定的寄存器的地址、暂存值或控制该存活测试程序执行流程的参数等，并可以将系统芯片100内欲测试的内部寄存器中所储存的暂存值，经第一通用输入/输出端171输出，进而产生一第一输出信号，或者，内部电路单元150会根据第三控制信号输出其内部电路信号，以提供一第二输出信号，亦或是，同时产生第一输出信号及第二输出信号，此外，用来输出内部电路信号的接脚(未绘示)，将暂时只作内部电路信号输出之用，如步骤S740。在中央处理单元140执行测试程序时，输出第一输出信号或第二输出信号，或同时输出第一输出信号与第二输出信号，至已连接至系统芯片100的测试机台。该测试机台将所接收的信号与所设与第一输出信号或第二输出信号相对应的期望值进行比对或量测所接收的信号特性，以达到测试的目的，如步骤S750。在测试动作未完成之前，系统芯片100仍保持在混合测试与观察模式中，中央处理单元140亦继续根据存活测试程序来执行测试动作，如步骤S760；若测试动作已完成，则中央处理单元140停止继续执行测试动作，使系统芯片100回复正常模式，即系统芯片100原本的运行模式，同时，用来输出内部电路信号的接脚将恢复其正常模式的功能，如步骤S770。

由于该混合测试与观察模式结合了混合测试模式的优点，更通过在执行测试动作的过程中，在无须增加额外的寄存器下，可实时地观察内部电路单元150内的内部电路信号，故提高了系统芯片100的可观测性。

本发明中内部电路信号可以是内部电路单元150内的一频率信号、一控制信号等连续信号，故使用者可由此找出系统芯片100所发生的问题所在。此外，在内部测试与观察模式、外部测试与观察模式及混合测试与观察模式下，由于用以输出内部电路信号的接脚，在测试模式下，只负责输出内部电路信号，当测试模式结束后，又恢复其本身在系统芯片100中所扮演的角色，故在设计系统芯片时，无须为了测试内部电路信号而增设系统芯片100的接脚，大幅地增加了系统芯片100的接脚共享性。

综上所述，本发明为一具多种测试模式的系统芯片及其测试方法，以多种模式测试来克服现有系统芯片测试过程中存在的为实现测试增加额外电路使得芯片面积随着增加以及利用序列的方式将测试机台所产生的测试样本输入至系统芯片内所花费庞大的测试时间的问题。

本发明利用测试模式控制单元，可从多种测试模式中，根据不同的测试目的及不同的系统芯片，来选择所需的测试模式；利用复用器具有的多路传输功能，可根据需要选择测试程序的来源；除了可以测试系统芯片内的内部寄存器内的暂存值外，还可以利用输出内部电路信号，来测试系统芯片内部电路单元内的状态，以提高系统芯片的可观测性。本发明提供多模测试方法，利用各个测试模式的优点，在设计芯片时，通过缩小系统芯片的面积，缩短系统芯片内部的测试程序以及提高系统芯片接脚的共享性，降低成本。本发明还可利用各个测试模式的优点，在测试芯片时，因可选择测试程序的来源，可边执行测试动作边撷取测试时所需要的数据，以降低测试时间，增加测试弹性与可控制性。

Claims (16)

1、一种具多种测试模式的系统芯片的测试方法，其特征在于包括：

输入一第一控制信号至所述系统芯片的测试模式控制单元，确定一存活测试模式，该测试模式控制单元输出一第二控制信号至所述系统芯片的复用器，控制该复用器进行多路传输，并输出一第三控制信号至所述系统芯片的内部电路单元，抑制该内部电路单元输出内部电路信号；

根据所述第二控制信号，经由多路传输撷取一存活测试程序；

根据所述存活测试程序，进行测试，并读取所述系统芯片的内部寄存器的一暂存值，作为第一输出信号；

传输所述第一输出信号至所述系统芯片的通用输入/输出单元，该通用输入/输出单元连接至一测试机台；以及

所述测试机台比对所述第一输出信号。

2、根据权利要求1所述的具多种测试模式的系统芯片的测试方法，其特征在于所述该存活测试程序从所述系统芯片的一存储存取单元中撷取，为一内部测试程序。

3、根据权利要求2所述的具多种测试模式的系统芯片的测试方法，其特征在于根据所述存活测试程序，撷取由所述通用输入/输出单元输入的第二输入信号后再进行测试并读取所述系统芯片内的内部寄存器的暂存值。

4、根据权利要求3所述的具多种测试模式的系统芯片的测试方法，其特征在于所述第二输入信号是一内部寄存器地址、所述暂存值或一控制所述内部测试程序执行流程的参数。

5、根据权利要求1所述的具多种测试模式的系统芯片的测试方法，其特征在于所述存活测试程序从所述系统芯片外部撷取，为一外部测试程序。

6、根据权利要求1所述的具多种测试模式的系统芯片的测试方法，其特征在于所述测试机台设有一期望值，在执行存活测试程序的过程中，将所述第一输出信号与该期望值比对。

7、一种具多种测试模式的系统芯片的测试方法，其特征在于包括：

输入一第一控制信号至所述系统芯片的测试模式控制单元，确定一测试模式，该测试模式控制单元输出一第二控制信号至所述系统芯片的复用器，进行多路传输，并输出一第三控制信号至所述系统芯片的内部电路单元；

根据所述第二控制信号，经由多路传输撷取一存活测试程序；

根据所述存活测试程序，进行测试，并读取所述内部电路单元内的一内部电路信号；

传输所述内部电路信号至所述系统芯片所连接的一测试机台；以及

所述测试机台比对并量测所述内部电路信号。

8、根据权利要求7所述的具多种测试模式的系统芯片的测试方法，其特征在于所述存活测试程序从所述系统芯片的存储存取单元中撷取，为一内部测试程序。

9、根据权利要求7所述的具多种测试模式的系统芯片的测试方法，其特征在于根据所述存活测试程序，读取所述系统芯片的内部寄存器的一暂存值，作为第一输出信号，并将其传送至所述系统芯片内的通用输入/输出端来输出。

10、根据权利要求9所述的具多种测试模式的系统芯片的测试方法，其特征在于所述通用输入/输出端的第一输入/输出端用以输出该第一输出信号，所述通用输入/输出端的第二输入/输出端用以输入一第二输入信号。

11、根据权利要求10所述的具多种测试模式的系统芯片的测试方法，其特征在于所述第二输入信号为所述内部寄存器地址、所述暂存值或一控制所述测试程序执行流程的参数。

12、根据权利要求7所述的具多种测试模式的系统芯片的测试方法，其特征在于所述系统芯片透过其通用输入/输出端连接所述测试机台，该测试机台设有一期望值，用以与所述第一输出信号比对，并比对或量测所述内部电路信号。

13、根据权利要求7所述的具多种测试模式的系统芯片的测试方法，其特征在于所述存活测试程序从所述系统芯片外部撷取，为一外部测试程序。

14、一种具多种测试模式的系统芯片，其特征在于包括：

测试模式控制单元；

复用器，连接于所述测试模式控制单元，根据该测试模式控制单元所输入的第二控制信号进行多路传输作，选择从所述系统芯片内或所述系统芯片外撷取一测试程序；

中央处理单元，连接于所述复用器，根据该复用器所提供的测试程序进行测试；

存储存取单元，连接于所述中央处理单元，用以储存该中央处理单元运行所产生的运行数据，及提供该中央处理单元运行所需要的系统数据；

内部电路单元，连接于所述中央处理单元，根据所述测试模式控制单元所输入的第三控制信号，控制所述内部电路单元内的内部电路信号的输出，以提供所述第二输出信号，用于比对与量测；以及

通用输入/输出单元，连接于所述中央处理单元，根据该中央处理单元的控制，确定是否输出一第一输出信号，用于比对，或确定是否读取一第二输入信号用于辅助所述中央处理单元进行测试。

15、根据权利要求14所述的具多种测试模式的系统芯片，其特征在于所述存储存取单元包括第一存储装置及第二存储装置，其中第一存储装置提供所述测试程序，作为内部测试程序，用以提供所述复用器选择；第二存储装置储存所述中央处理单元运行所产生的运行数据。

16、根据权利要求14所述的具多种测试模式的系统芯片，其特征在于所述通用输入/输出单元包括第一通用输入/输出端及第二通用输入/输出端，其中第一通用输入/输出端用以输出所述第一输出信号，第二通用输入/输出端用以自所述系统芯片外部撷取一第二输入信号，以辅助所述中央处理单元进行测试。

Images