JP5314693B2 - 試験モジュールおよび試験方法 - Google Patents

Description

本発明は、試験モジュールおよび試験方法に関する。本発明は、特に、制御命令により動的に擬似乱数パターンを生成できる試験モジュールおよび試験方法に関する。本出願は、下記の日本出願に関連し、下記の日本出願からの優先権を主張する出願である。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
１．特願２００８−２３５４９１ 出願日 ２００８年９月１２日

たとえば特許文献１および特許文献２には、並列にあるいは多チャンネルに擬似乱数パターンを発生するパターン発生器が開示されている。一般に、ｎビットの乱数生成シフトレジスタと排他的論理輪(ＥＯＲ)で構成された回路を用いて、ｎ次の原始多項式で示されるビットを取り出し、ＥＯＲ演算した結果を乱数生成シフトレジスタにシフトインすることで、周期２^ｎ−１の擬似乱数ビット列が生成できる。ここで、原始多項式は多項式設定レジスタの値により設定され、乱数生成シフトレジスタには、初期値設定レジスタの値が初期値としてロードされ、シフト動作が開始される。

特開平６−２１７８１号公報 特開平６−２９１６１９号公報

しかし、多項式設定レジスタの値あるいは初期値設定レジスタの値を、たとえば制御命令によって動的に変更することはできない。試験装置において試験パターンとして擬似乱数パターンを適用する場合には、初期値を特定の値に設定したい場合、あるいは試験結果を反映して擬似乱数パターンを生成したい場合があるので、これらの要請にこたえることが好ましい。

そこで本発明の１つの側面においては、上記の課題を解決することのできる試験モジュールおよび試験方法を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

上記課題を解決するために、本発明の第１の形態においては、被試験デバイスを試験する試験モジュールであって、試験パターンを格納するパターンメモリと、擬似乱数パターンを発生する乱数発生部と、試験パターンまたは擬似乱数パターンの何れかをドライバパターンとして選択するパターン選択部と、ドライバパターンに基づき被試験デバイスに与える信号の波形を生成する波形生成部と、を備え、乱数発生部は、命令メモリに格納された制御命令に基づきレジスタ選択信号を生成する制御部と、レジスタ選択信号により選択される複数のレジスタであって、各々が多項式データを格納する多項式設定レジスタと、レジスタ選択信号により選択される複数のレジスタであって、各々が初期値を格納する初期値設定レジスタと、選択された初期値設定レジスタから初期値をロードし、選択された多項式設定レジスタに格納されている多項式データに基づき、擬似乱数パターンを順次生成する乱数生成シフトレジスタと、被試験デバイスの出力から得られた値を順次格納する取り込みシフトレジスタと、擬似乱数パターンと被試験デバイスの出力とを比較する比較部とを有し、制御部は、制御命令に基づき、取り込みシフトレジスタに格納された値を初期値として乱数生成シフトレジスタにロードし、乱数生成シフトレジスタの動作を開始する取り込み信号を生成し、制御部は、さらに擬似乱数パターンを比較部に送る信号を生成し、比較部は、初期値に基づき乱数生成シフトレジスタにより生成された擬似乱数パターンと、被試験デバイスの出力のうち取り込みシフトレジスタに取り込まれた部分より後の部分とを比較する試験モジュールを提供する。

パターンメモリは、試験パターンに対応する期待値パターンをさらに格納してよく、パターン選択部は、期待値パターンまたは擬似乱数パターンの何れかを比較パターンとしてさらに選択してよく、比較パターンと被試験デバイスからの出力パターンとを比較する比較部、をさらに備えてよい。制御部は、制御命令に基づき、乱数生成シフトレジスタを動作させる開始信号および乱数生成シフトレジスタの動作を停止させる停止信号をさらに生成してよい。制御部は、制御命令に基づき、停止した乱数生成シフトレジスタの動作を再開させる再開信号をさらに生成してよく、乱数生成シフトレジスタは、再開信号を受けたとき、停止信号により停止した時点の次のステップから処理を再開できる。乱数発生部は、被試験デバイスの出力から得られた値を順次格納する取り込みシフトレジスタをさらに備えてよく、制御部は、制御命令に基づき、取り込みシフトレジスタに格納された値を初期値として乱数生成シフトレジスタにロードし、乱数生成シフトレジスタの動作を開始する取り込み信号を生成できる。

制御部は、パターン選択部において、擬似乱数パターン、パターンメモリに格納されたパターン、または、これらの組合せの何れかを選択するパターン選択信号を生成できる。パターン選択部は、擬似乱数パターンとパターンメモリに格納されたパターンとの組合せを指定するテーブルを備えてよい。制御部は、被試験デバイスの試験端子に対応するチャネルごとに乱数発生部の制御が指定できる命令テーブルを有してよい。

本発明の第２の形態においては、被試験デバイスを試験する試験方法であって、試験パターンをパターンメモリに格納する格納段階と、擬似乱数パターンを発生する乱数発生段階と、試験パターンまたは擬似乱数パターンの何れかをドライバパターンとして選択するパターン選択段階と、ドライバパターンに基づき被試験デバイスに与える信号の波形を生成する波形生成段階と、を備え、乱数発生段階は、命令メモリに格納された制御命令に基づきレジスタ選択信号を生成する段階と、各々に多項式データを格納する複数の多項式設定レジスタからレジスタ選択信号で指定される多項式設定レジスタを選択する段階と、各々に初期値を格納する複数の初期値設定レジスタからレジスタ選択信号で指定される初期値設定レジスタを選択する段階と、選択された初期値設定レジスタから初期値をロードし、選択された多項式設定レジスタに格納されている多項式データに基づき、擬似乱数パターンを順次生成する段階と、制御命令に基づき、被試験デバイスの出力から得られた値を順次格納する取り込みシフトレジスタに格納された値を初期値として擬似乱数パターンを順次生成する乱数生成シフトレジスタにロードし、乱数生成シフトレジスタの動作を開始する取り込み信号を生成する段階と、擬似乱数パターンと被試験デバイスの出力とを比較する比較段階とを有し、制御命令により、さらに擬似乱数パターンを比較段階に送る信号が生成され、比較段階は、初期値に基づき乱数生成シフトレジスタにより生成された擬似乱数パターンと、被試験デバイスの出力のうち取り込みシフトレジスタに取り込まれた部分より後の部分とを比較する試験方法を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本実施形態の試験モジュール１００の一例を被試験デバイス２００と共に示す。 テストパターンおよびＰＲＢＳコマンドテーブルの一例を示す。 図２に示すテストパターンとＰＲＢＳコマンドテーブルとを適用した場合のピン１およびピン４の動作を示す。 図２に示すＰＲＢＳコマンドテーブルを適用した場合のピン２の動作を示す。 図２に示すＰＲＢＳコマンドテーブルを適用した場合のピン３の動作を示す。

以下、発明の実施の形態を通じて本発明の（一）側面を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施の形態の試験モジュール１００の一例を被試験デバイス（ＤＵＴ）２００と共に示す。本実施の形態の試験モジュール１００は、被試験デバイス２００を試験する。試験モジュール１００は、パターンメモリ１１０、命令メモリ１２０、ＰＲＢＳ制御テーブル１２２、ＰＲＢＳシフトレジスタ１２４、多項式設定レジスタ１２６、初期値設定レジスタ１２８、ＬＯＡＤシフトレジスタ１３０、ＥＯＲ回路１３２、ＡＮＤ回路１３４、ドライバパターンテーブル１３６、コンパレータ期待値テーブル１３８、取り込みデータテーブル１４０、波形生成器１５０、ドライバ１５２、論理比較器１６０およびコンパレータ１６２を備える。

パターンメモリ１１０は、試験パターンを格納する。パターンメモリ１１０は、格納した試験パターンをドライバパターンテーブル１３６に出力する。パターンメモリ１１０は、試験パターンに加えて、試験パターンに対応する期待値パターンを格納してよい。パターンメモリ１１０は、格納した期待値パターンをコンパレータ期待値テーブル１３８に出力する。命令メモリ１２０は、ＰＲＢＳシフトレジスタ１２４、多項式設定レジスタ１２６あるいは初期値設定レジスタ１２８等を制御する制御命令を格納する。

ＰＲＢＳ制御テーブル１２２は、制御部の一例であってよい。ＰＲＢＳ制御テーブル１２２は、命令メモリ１２０に格納された制御命令に基づきレジスタ選択信号を生成する。ＰＲＢＳ制御テーブル１２２は、制御命令に基づき、ＰＲＢＳシフトレジスタ１２４を動作させる開始信号およびＰＲＢＳシフトレジスタ１２４の動作を停止させる停止信号を生成してよい。ＰＲＢＳ制御テーブル１２２は、制御命令に基づき、停止したＰＲＢＳシフトレジスタ１２４の動作を再開させる再開信号を生成してもよい。

ＰＲＢＳ制御テーブル１２２は、制御命令に基づき、ＬＯＡＤシフトレジスタ１３０に格納された値を初期値としてＰＲＢＳシフトレジスタ１２４にロードし、ＰＲＢＳシフトレジスタ１２４の動作を開始する取り込み信号を生成してよい。ＰＲＢＳ制御テーブル１２２は、ドライバパターンテーブル１３６またはコンパレータ期待値テーブル１３８において、擬似乱数パターン、パターンメモリ１１０に格納されたパターン、または、これらの組合せの何れかを選択するパターン選択信号を生成してよい。ＰＲＢＳ制御テーブル１２２は、被試験デバイス２００の試験端子に対応するチャネルごとに乱数発生部の制御が指定できる命令テーブルを有してよい。

ＰＲＢＳシフトレジスタ１２４は、選択された初期値設定レジスタ１２８から初期値をロードし、選択された多項式設定レジスタ１２６に格納されている多項式データに基づき、擬似乱数パターンを順次生成する。ＰＲＢＳシフトレジスタ１２４は、乱数生成シフトレジスタの一例であってよい。ＰＲＢＳシフトレジスタ１２４は、再開信号を受けたとき、停止信号により停止した時点の次のステップから処理を再開できる。

多項式設定レジスタ１２６は、レジスタ選択信号により選択される複数のレジスタであって、各々が多項式データを格納する。初期値設定レジスタ１２８は、レジスタ選択信号により選択される複数のレジスタであって、各々が初期値を格納する。ＬＯＡＤシフトレジスタ１３０は、被試験デバイス２００の出力から得られた値を順次格納する。ＬＯＡＤシフトレジスタ１３０は、取り込み乱数生成シフトレジスタの一例であってよい。

ＥＯＲ回路１３２およびＡＮＤ回路１３４は、ＰＲＢＳシフトレジスタ１２４および多項式設定レジスタ１２６の値から擬似乱数を発生する。ＡＮＤ回路１３４は、多項式設定レジスタ１２６の値と対応するＰＲＢＳシフトレジスタ１２４の値との倫理積をとり、ＥＯＲ回路１３２は、ＡＮＤ回路１３４の出力の排他的論理和をとって、結果をＰＲＢＳシフトレジスタ１２４にシフトインする。ＥＯＲ回路１３２およびＡＮＤ回路１３４は、擬似乱数パターンを発生する乱数発生部の一例であってよい。

ドライバパターンテーブル１３６は、試験パターンまたは擬似乱数パターンの何れかをドライバパターンとして選択する。ドライバパターンテーブル１３６は、パターン選択部の一例であってよい。コンパレータ期待値テーブル１３８は、期待値パターンまたは擬似乱数パターンの何れかを比較パターンとして選択する。コンパレータ期待値テーブル１３８は、パターン選択部の一例であってよい。ドライバパターンテーブル１３６またはコンパレータ期待値テーブル１３８は、擬似乱数パターンとパターンメモリ１１０に格納されたパターン、すなわち試験パターンまたは期待値パターン、との組合せを指定するテーブルを備えてよい。

取り込みデータテーブル１４０は、ＬＯＡＤシフトレジスタ１３０にロードすべき、論理比較器１６０による比較結果を格納する。波形生成器１５０は、ドライバパターンに基づき被試験デバイス２００に与える信号の波形を生成する。波形生成器１５０は、波形生成部の一例であってよい。ドライバ１５２は、被試験デバイス２００に与える信号を駆動する。コンパレータ１６２は、被試験デバイス２００からの出力を検知する。論理比較器１６０は、比較パターンと被試験デバイスからの出力パターンとを比較する。論理比較器１６０は、比較部の一例であってよい。

図２は、テストパターンおよびＰＲＢＳコマンドテーブルの一例を示す。テストパターンには、パターンメモリ１１０に格納されているメモリパターンと擬似乱数パターンを生成するＰＲＢＳパターンとを含む。テストパターンにおいて、左列はコマンドを示し、中列および右列は各々ピン１およびピン４に対するオペランドを示す。なお、ピン１はドライバチャネルであり、ピン４はコンパレータチャネルである。ドライバチャネルでのオペランドは試験パターンを、コンパレータチャネルにおけるオペランドは期待値パターンを示す。

ＰＲＢＳコマンドテーブルは、アドレスポインタＡＰに関連付けてチャネル（ピン）ごとにコマンドを格納する。アドレスポインタＡＰは、ＰＲＢＳパターンのＰＮＣＮＴコマンドで指定され、指定された番号のアドレスポインタに記録されているＰＲＢＳコマンドがチャネル（ピン）ごとに実行される。以下代表的なＰＲＢＳコマンドを以下に例示する。

ＳＴＡＲＴコマンドはオペランドで選択した初期値をＰＲＢＳシフトレジスタ１２４にロードし、多項式設定レジスタ１２６に設定された多項式に従ってＰＲＢＳシフトレジスタ１２４の動作を開始する。ＬＯＡＤコマンドは、取り込みデータテーブル１４０の値をＰＲＢＳシフトレジスタ１２４にロードし、多項式設定レジスタ１２６に設定された多項式に従ってＰＲＢＳシフトレジスタ１２４の動作を開始する。ＥＮＤコマンドは、最終的なＰＲＢＳパターンを保持し、ＰＲＢＳシフトレジスタ１２４の動作を停止する。ＣＯＮＴＩＮＵＥコマンドは、ＥＮＤコマンドで保持したＰＲＢＳパターンの次のサイクルからＰＲＢＳシフトレジスタ１２４の動作を再開する。

ＥＮＡＢＬＥコマンドは、ドライバパターンテーブル１３６またはコンパレータ期待値テーブル１３８における、試験パターンまたは期待値パターンとＰＲＢＳパターンとの選択を、ＰＲＢＳパターンに切り替える。ＤＩＳＡＢＬＥコマンドは、ドライバパターンテーブル１３６またはコンパレータ期待値テーブル１３８における、試験パターンまたは期待値パターンとＰＲＢＳパターンとの選択を、試験パターンまたは期待値パターン、すなわちパターンメモリ１１０に格納されているメモリパターンに切り替える。ＮＯＰコマンドはノーオペレーションである。

図３は、図２に示すテストパターンとＰＲＢＳコマンドテーブルとを適用した場合のピン１およびピン４の動作を示す。テストパターンが順次処理され、ＰＲＢＳパターンの処理が開始されると、まず、ＰＮＣＮＴ＃１のコマンドが実行される。当該コマンドに従い、ＰＲＢＳコマンドテーブのアドレス＃１が参照され、ピン１に対して「ＳＴＡＲＴ＋ＥＮＡＢＬＥ」が実行され、ピン４に対して「ＬＯＡＤ＋ＥＮＡＢＬＥ」が実行される。

ピン１に対する「ＳＴＡＲＴ＋ＥＮＡＢＬＥ」の実行は、ＰＮＣＮＴ＃１の命令が実行されるタイミングで開始される。ＳＴＡＲＴコマンドの実行により、ピン１に対応するＰＲＢＳシフトレジスタ１２４が初期値のロード等初期化の後にＰＲＢＳパターンを生成する。ＳＴＡＲＴコマンドとともにＥＮＡＢＬＥコマンドも実行されるので、ピン１のドライバ１５２にはＰＲＢＳパターンが送られてくる。

同時にピン４に対して「ＬＯＡＤ＋ＥＮＡＢＬＥ」が実行され、ピン４に対応するＬＯＡＤシフトレジスタ１３０には取り込みデータテーブル１４０を介してＤＵＴ出力が引き込まれる。ＬＯＡＤシフトレジスタ１３０の値はロードされてＰＲＢＳシフトレジスタ１２４を初期化し、ピン４に対応するＰＲＢＳシフトレジスタ１２４はＰＲＢＳ期待値パターンを生成する。ＬＯＡＤマンドとともにＥＮＡＢＬＥコマンドも実行されるので、ピン４の論理比較器１６０にはＰＲＢＳ期待値パターンが送られてくる。そしてＰＲＢＳ期待値パターンはＤＵＴ出力と比較される。

ＩＤＸＩコマンドで指定される回数だけ繰り返した後、テストパターンのＰＮＣＮＴ＃４のコマンドが実行される。当該コマンドに従い、ＰＲＢＳコマンドテーブのアドレス＃４が参照され、ピン１およびピン４に対して「ＥＮＤ＋ＤＩＳＡＢＬＥ」が実行される。ＥＮＤコマンドの実行によりＰＲＢＳシフトレジスタ１２４は動作を停止し、ＤＩＳＡＢＬＥコマンドの実行によりメモリパターンが選択される。

図４は、図２に示すＰＲＢＳコマンドテーブルを適用した場合のピン２の動作を示す。ＰＮＣＮＴ＃０のコマンドが実行されると、ＰＲＢＳコマンドテーブルのアドレス＃０が参照され、ＳＴＡＲＴコマンドが実行される。このとき、ピン２に対応するＰＲＢＳシフトレジスタ１２４が、初期化の後に動作を開始してＰＲＢＳパターンの生成を開始する。なお、ここでは未だＥＮＡＢＬＥコマンドは実行されていないので、ドライバにＰＲＢＳパターンは出力されず、ドライバパターンとしてメモリパターンが出力されている。

テストパターンの処理が進み、ＰＮＣＮＴ＃２のコマンドが実行されると、ＰＲＢＳコマンドテーブルが参照されてＥＮＡＢＬＥコマンドが実行される。この結果、ドライバパターンとしてＰＲＢＳパターンが出力される。ＩＤＸＩコマンドで指定される回数だけ繰り返した後、ＰＮＣＮＴ＃４のコマンドが実行されると、ＰＲＢＳコマンドテーブルが参照されてＤＩＳＡＢＬＥコマンドが実行される。これによりドライバへのＰＲＢＳパターンの供給がメモリパターンに切り替えられ、ドライバからはメモリパターンが出力される。さらにＰＮＣＮＴ＃５が実行されてＥＮＤコマンドが実行されると、ピン２に対応するＰＲＢＳシフトレジスタ１２４の動作が停止する。

図５は、図２に示すＰＲＢＳコマンドテーブルを適用した場合のピン３の動作を示す。ＰＮＣＮＴ＃０のコマンドが実行されると、ＰＲＢＳコマンドテーブルのアドレス＃０が参照され、ＬＯＡＤコマンドが実行される。このとき、ピン３に対応するＰＲＢＳシフトレジスタ１２４が、ピン３のＤＵＴ出力を引き込む初期化の後、動作を開始する。ピン３に対応するＰＲＢＳシフトレジスタ１２４の動作開始によりＰＲＢＳ期待値パターンの生成を開始する。なお、ここでは未だＥＮＡＢＬＥコマンドは実行されていないので、論理比較器１６０にＰＲＢＳ期待値パターンは出力されず、期待値パターンとしてメモリ期待値パターンが出力されている。

テストパターンの処理が進み、ＰＮＣＮＴ＃２のコマンドが実行されると、ＰＲＢＳコマンドテーブルが参照されてＥＮＡＢＬＥコマンドが実行される。この結果、期待値パターンとしてＰＲＢＳ期待値パターンが出力される。ＩＤＸＩコマンドで指定される回数だけ繰り返した後、ＰＮＣＮＴ＃３のコマンドが実行されると、ＰＲＢＳコマンドテーブルが参照されてＤＩＳＡＢＬＥコマンドが実行される。これにより論理比較器１６０へのＰＲＢＳ期待値パターンの供給がメモリ期待値パターンに切り替えられ、期待値パターンとしてメモリ期待値パターンが供給される。さらにＰＮＣＮＴ＃５が実行されてＥＮＤコマンドが実行されると、ピン３に対応するＰＲＢＳシフトレジスタ１２４の動作が停止する。

上記した実施形態によれば、パターン命令に基づき擬似乱数パターンを発生させる各種レジスタを制御できる。これにより、被試験デバイスの試験目的に応じた擬似乱数パターンを発生させて試験を実施できる。たとえば被試験デバイスからの出力パターン等の特定のパターンを初期値として擬似乱数パターンを発生させ、この擬似乱数パターンを試験パターンとして被試験デバイスを試験することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１００ 試験モジュール
１１０ パターンメモリ
１２０ 命令メモリ
１２２ ＰＲＢＳ制御テーブル
１２４ ＰＲＢＳシフトレジスタ
１２６ 多項式設定レジスタ
１２８ 初期値設定レジスタ
１３０ ＬＯＡＤシフトレジスタ
１３２ ＥＯＲ回路
１３４ ＡＮＤ回路
１３６ ドライバパターンテーブル
１３８ コンパレータ期待値テーブル
１４０ 取り込みデータテーブル
１５０ 波形生成器
１５２ ドライバ
１６０ 論理比較器
１６２ コンパレータ
２００ 被試験デバイス

Claims (8)

1. 被試験デバイスを試験する試験モジュールであって、
   試験パターンを格納するパターンメモリと、
   擬似乱数パターンを発生する乱数発生部と、
   前記試験パターンまたは前記擬似乱数パターンの何れかをドライバパターンとして選択するパターン選択部と、
   前記ドライバパターンに基づき前記被試験デバイスに与える信号の波形を生成する波形生成部と、を備え、
   前記乱数発生部は、
   命令メモリに格納された制御命令に基づきレジスタ選択信号を生成する制御部と、
   前記レジスタ選択信号により選択される複数のレジスタであって、各々が多項式データを格納する多項式設定レジスタと、
   前記レジスタ選択信号により選択される複数のレジスタであって、各々が初期値を格納する初期値設定レジスタと、
   選択された前記初期値設定レジスタから初期値をロードし、選択された前記多項式設定レジスタに格納されている多項式データに基づき、前記擬似乱数パターンを順次生成する乱数生成シフトレジスタと、
   前記被試験デバイスの出力から得られた値を順次格納する取り込みシフトレジスタと、
   前記擬似乱数パターンと前記被試験デバイスの出力とを比較する比較部と
   を有し、
   前記制御部は、前記制御命令に基づき、前記取り込みシフトレジスタに格納された値を初期値として前記乱数生成シフトレジスタにロードし、前記乱数生成シフトレジスタの動作を開始する取り込み信号を生成し、
   前記制御部は、さらに前記擬似乱数パターンを前記比較部に送る信号を生成し、
   前記比較部は、前記初期値に基づき前記乱数生成シフトレジスタにより生成された前記擬似乱数パターンと、前記被試験デバイスの出力のうち前記取り込みシフトレジスタに取り込まれた部分より後の部分とを比較する試験モジュール。
2. 前記パターンメモリは、前記試験パターンに対応する期待値パターンをさらに格納し、
   前記パターン選択部は、前記期待値パターンまたは前記擬似乱数パターンの何れかを比較パターンとしてさらに選択する
   請求項１に記載の試験モジュール。
3. 前記制御部は、前記制御命令に基づき、前記乱数生成シフトレジスタを動作させる開始信号および前記乱数生成シフトレジスタの動作を停止させる停止信号をさらに生成する、
   請求項１または２に記載の試験モジュール。
4. 前記制御部は、前記制御命令に基づき、停止した前記乱数生成シフトレジスタの動作を再開させる再開信号をさらに生成し、
   前記乱数生成シフトレジスタは、前記再開信号を受けたとき、前記停止信号により停止した時点の次のステップから処理を再開する、
   請求項３に記載の試験モジュール。
5. 前記制御部は、前記パターン選択部において、前記擬似乱数パターン、前記パターンメモリに格納されたパターン、または、これらの組合せの何れかを選択するパターン選択信号を生成する、
   請求項１から４のいずれか１項に記載の試験モジュール。
6. 前記パターン選択部は、前記擬似乱数パターンと前記パターンメモリに格納されたパターンとの組合せを指定するテーブルを備える、
   請求項１から５のいずれか１項に記載の試験モジュール。
7. 前記制御部は、前記被試験デバイスの試験端子に対応するチャネルごとに前記乱数発生部の制御が指定できる命令テーブルを有する、
   請求項１から６のいずれか１項に記載の試験モジュール。
8. 被試験デバイスを試験する試験方法であって、
   試験パターンをパターンメモリに格納する格納段階と、
   擬似乱数パターンを発生する乱数発生段階と、
   前記試験パターンまたは前記擬似乱数パターンの何れかをドライバパターンとして選択するパターン選択段階と、
   前記ドライバパターンに基づき前記被試験デバイスに与える信号の波形を生成する波形生成段階と、を備え、
   前記乱数発生段階は、
   命令メモリに格納された制御命令に基づきレジスタ選択信号を生成する段階と、
   各々に多項式データを格納する複数の多項式設定レジスタから前記レジスタ選択信号で指定される多項式設定レジスタを選択する段階と、
   各々に初期値を格納する複数の初期値設定レジスタから前記レジスタ選択信号で指定される初期値設定レジスタを選択する段階と、
   選択された前記初期値設定レジスタから初期値をロードし、選択された前記多項式設定レジスタに格納されている多項式データに基づき、前記擬似乱数パターンを順次生成する段階と、
   前記制御命令に基づき、前記被試験デバイスの出力から得られた値を順次格納する取り込みシフトレジスタに格納された値を初期値として前記擬似乱数パターンを順次生成する乱数生成シフトレジスタにロードし、前記乱数生成シフトレジスタの動作を開始する取り込み信号を生成する段階と、
   前記擬似乱数パターンと前記被試験デバイスの出力とを比較する比較段階と
   を有し、
   前記制御命令により、さらに前記擬似乱数パターンを前記比較段階に送る信号が生成され、
   前記比較段階は、前記初期値に基づき前記乱数生成シフトレジスタにより生成された前記擬似乱数パターンと、前記被試験デバイスの出力のうち前記取り込みシフトレジスタに取り込まれた部分より後の部分とを比較する試験方法。

Images