JPWO2009122700A1 - 試験装置および試験方法 - Google Patents

Abstract

試験装置全体の試験効率を向上することを目的として、被試験デバイスに与える試験パターンを生成する複数のパターン生成部と、複数のパターン生成部のうち一群のパターン生成部を制御し、制御下にあるパターン生成部が発する信号を受けて制御信号を生成する群制御部と、複数のパターン生成部のうち独立した一の被試験デバイスの試験に供されるパターン生成部の範囲を示す範囲情報を格納する範囲情報格納部と、群制御部からの制御信号を受けて、信号を発したパターン生成部と共に一の被試験デバイスに試験パターンを与える他のパターン生成部を範囲情報に基づき判断し、制御信号に対する応答として、他のパターン生成部を制御する他の群制御部の動作を制御する統合制御部と、を備えた試験装置が提供される。

Description

本発明は、試験装置および試験方法に関する。特に本発明は、比較的小規模な半導体デバイスを多数試験する場合に適した試験装置および試験方法に関する。本出願は、下記の米国出願に関連し、下記の米国出願からの優先権を主張する出願である。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
１２／０５８，７５６ 出願日 ２００８年０３月３０日

たとえば、特許文献１は、電子デバイスを試験するための試験パターンを効率よく連続的に生成できるパターン発生器および試験装置を開示する。特許文献１のパターン発生器は、指示情報が示す順序に従って試験データブロックをキャッシュメモリに格納した後、キャッシュメモリに格納した試験データブロックを試験パターンとして順次出力する。また、特許文献１のパターン発生器は、複数のパターン発生器が一つの制御部により制御され、当該制御部の制御下にある複数のパターン発生器によって独立した一つの電子デバイスを試験するよう設計されている。よって、一つの制御部により制御される複数のパターン発生器には、単一の指示情報が与えられ、各々独立に試験パターンを生成できない場合がある。
特開２００５−２４９７３５号公報

このようなパターン発生器を用いて、比較的小規模な電子デバイス、つまり試験すべき端子の数が少ない電子デバイスを試験しようとすれば、一つの制御部で制御されるパターン発生器の数が、試験すべき端子の数を上回る状況を発生するようになる。すなわち、試験端子に接続されないパターン発生器は余剰として使用されず、試験装置全体の試験効率を低下させることになる。

そこで本発明の１つの側面においては、上記の課題を解決することのできる試験装置および試験方法を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

即ち、本発明の第１の形態によると、被試験デバイスに与える試験パターンを生成する複数のパターン生成部と、複数のパターン生成部のうち一群のパターン生成部を制御し、制御下にあるパターン生成部が発する信号を受けて制御信号を生成する群制御部と、複数のパターン生成部のうち独立した一の被試験デバイスの試験に供されるパターン生成部の範囲を示す範囲情報を格納する範囲情報格納部と、群制御部からの制御信号を受けて、信号を発したパターン生成部と共に一の被試験デバイスに試験パターンを与える他のパターン生成部を範囲情報に基づき判断し、制御信号に対する応答として、他のパターン生成部を制御する他の群制御部の動作を制御する統合制御部と、を備えた試験装置が提供される。

パターン生成部は、試験パターンが被試験デバイスに与えられた場合に被試験デバイスからの出力として期待される期待値パターンと、試験パターンが与えられた被試験デバイスが実際に出力した出力パターンとを比較する比較部、を有してよい。この場合パターン生成部は、比較部における比較において期待値パターンと出力パターンとが一致しない場合に生成されるフェイル情報を信号として群制御部に通知してよい。また統合制御部は、群制御部からの制御信号としてのフェイル情報を受けて、他の群制御部が制御する他のパターン生成部を停止させるよう他の群制御部を制御してよい。

フェイル情報を含む試験の結果を格納する、パターン生成部ごとの結果格納部を有してよく、統合制御部は、群制御部からのフェイル情報を受けて、他の群制御部の制御下にあるパターン生成部に対応する結果格納部にフェイル情報を格納するよう他の群制御部を制御してよい。また、統合制御部は、群制御部が制御する複数のパターン生成部の何れかが試験パターンを与える被試験デバイスの全てが試験を停止すべきである場合に、群制御部が制御するパターン生成部の全てを停止させるよう群制御部を制御してよい。

パターン生成部は、試験パターンに応答して被試験デバイスが出力した出力パターンが所定の条件を満足した場合に生成されるマッチ信号を信号として群制御部に通知してよい。この場合、統合制御部は、群制御部からのマッチ信号を受けて、他の群制御部が制御する他のパターン生成部に所定の条件が満足された場合の所定の動作を実行させるよう他の群制御部を制御してよい。

群制御部の制御下にあるパターン生成部のうち独立した他の被試験デバイスの試験に供されるパターン生成部の範囲を示す群内範囲情報を格納する群内範囲情報格納部をさらに備えてよく、群制御部は、パターン生成部からの信号を受けて、信号を発したパターン生成部と共に他の被試験デバイスに試験パターンを与える群制御部の制御下にある他のパターン生成部を群内範囲情報に基づき判断し、信号に対する応答として、群制御部の制御下にある他のパターン生成部を制御してよい。

本発明の第２の形態によると、複数のパターン生成部により、被試験デバイスに与える複数の試験パターンを生成するパターン生成段階と、群制御部により、複数のパターン生成部のうち一群のパターン生成部を制御し、制御下にあるパターン生成部が発する信号を受けて制御信号を生成する群制御段階と、複数のパターン生成部のうち独立した一の被試験デバイスの試験に供されるパターン生成部の範囲を示す範囲情報を格納する範囲情報格納段階と、群制御段階で生成された制御信号を受けて、信号を発したパターン生成部と共に一の被試験デバイスに試験パターンを与える他のパターン生成部を範囲情報に基づき判断し、制御信号に対する応答として、他のパターン生成部を制御する他の群制御部の動作を制御する統括制御段階と、を備えた試験方法が提供される。

なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。

本実施形態の試験装置１００の機能ブロック例を、被試験デバイスであってよいＤＵＴ２００と共に示す。 試験セグメント１４０の機能ブロック例を示す。 パターン生成部１７０の機能ブロック例を示す。 本実施形態の試験装置１００を用いた試験のフロー例を示す。 パターン実行処理のフロー例を示す。

符号の説明

１００ 試験装置
１１０ 統合制御部
１１２ 範囲情報格納部
１２０ 試験モジュール
１３０ 規格バス
１４０ 試験セグメント
１５０ インターフェイス
１６０ 群制御部
１６１ 指示情報格納部
１６２ 指示情報制御部
１６３ 位置情報格納部
１６４ スイッチ
１６５ 調停部
１６６ 群内範囲情報格納部
１６７ フェイル・マッチ情報通知制御部
１７０ パターン生成部
１７１ 指示情報一時格納部
１７２ 基本パターンデータ格納部
１７３ パターン形成タイミング部
１７４ ドライバ
１７５ コンパレータ
１７６ 比較部
１７７ 結果格納部
１８０ 内部バス
２００ ＤＵＴ

以下、発明の実施の形態を通じて本発明の一側面を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態の試験装置１００の機能ブロック例を、被試験デバイスであってよいＤＵＴ２００と共に示す。試験装置１００は、統合制御部１１０と、範囲情報格納部１１２と、試験モジュール１２０と、規格バス１３０とを備える。試験モジュール１２０は、複数の試験セグメント１４０と、インターフェイス１５０とを有する。試験セグメント１４０は、群制御部１６０と、パターン生成部１７０と、内部バス１８０とを含む。

統合制御部１１０は、規格バス１３０を介してデータを送受信することにより、試験モジュール１２０を制御する。統合制御部１１０は、たとえばコンピュータ等プログラムされたソフトウェアによって動作する情報処理装置であってよい。統合制御部１１０がソフトウェアによって動作する場合、試験手順をプログラムできる。統合制御部１１０は、また、上記のようなコンピュータシステムと試験モジュール１２０との間の中間階層に設けられた制御部であってよい。

範囲情報格納部１１２は、複数のパターン生成部１７０のうち独立した一のＤＵＴ２００の試験に供されるパターン生成部１７０の範囲を示す範囲情報を格納する。ここで、独立した一のＤＵＴ２００の試験に供されるパターン生成部１７０の範囲は、たとえば単一のパターン生成部１７０で一つのＤＵＴ２００の試験を実施する場合、単一のパターン生成部１７０がその範囲であってよい。４つのパターン生成部１７０で独立した一のＤＵＴ２００の試験を実施する場合は、この４つのパターン生成部１７０がその範囲になる。なお、独立した一のＤＵＴ２００の試験に供されるパターン生成部１７０の範囲は、たとえばの試験モジュール１２０に渡っても良い。範囲情報格納部１１２は、統合制御部１１０に有してよい。

試験モジュール１２０は、統合制御部１１０の制御の下に、ＤＵＴ２００を試験する。試験モジュール１２０は、ＤＵＴ２００の種類に応じた機能を提供する試験モジュールとして用意できる。たとえばＤＵＴ２００が論理回路、ＤＲＡＭ（ダイナミックメモリ）、ＥＥＰＲＯＭ（電気的書き換え可能な読出し専用メモリ）あるいはアナログ回路等である場合に、論理回路用、ＤＲＡＭ用、ＥＥＰＲＯＭ用あるいはアナログ回路用等に特化した試験モジュール１２０を提供できる。なお、図１では単一の試験モジュール１２０を示すが、試験モジュール１２０は複数備えてよく、また、規格バス１３０に適合してデータが通信され、統合制御部１１０により制御される限り、機能の異なる試験モジュール１２０が規格バス１３０に接続されてよい。

規格バス１３０は、統合制御部１１０からの制御データを試験モジュール１２０に伝送する。また試験モジュール１２０が取得した試験データを統合制御部１１０に伝送する。上記の通り試験モジュール１２０として機能の相違する複数の試験モジュール１２０を規格バス１３０に接続できる。試験モジュール１２０は、規格バス１３０に適合する限り任意に組み合わせることが可能であり、規格バス１３０はこれら任意の試験モジュール１２０がインターフェイスできるプロトコルに従う。

試験セグメント１４０は、一つの群制御部１６０で制御されるパターン生成部１７０の範囲を規定する。試験セグメント１４０に含まれるパターン生成部１７０の数は、ＤＵＴ２００を試験するに適切な範囲で選択できる。一つの試験セグメント１４０に含まれる各パターン生成部１７０では、同一のパターン列が生成される。ただし、本実施形態の試験装置１００では、一つの試験セグメント１４０内の各パターン生成部１７０は、独立したタイミングでパターン列が生成されるよう制御される。

インターフェイス１５０は、試験セグメント１４０と統合制御部１１０との間のデータ入出力をインターフェイスする。インターフェイス１５０は、規格バス１３０が従うプロトコルに適合する。

群制御部１６０は、試験セグメント１４０に一つ存在して、試験セグメント１４０に含まれるパターン生成部１７０を制御する。群制御部１６０は、また、インターフェイス１５０を介して統合制御部１１０と通信する。群制御部１６０は、統合制御部１１０によって制御され、その制御下においてパターン生成部１７０を含む試験セグメント１４０の全体を制御する。

群制御部１６０は、複数のパターン生成部１７０のうち一群のパターン生成部１７０を制御し、制御下にあるパターン生成部１７０が発する信号を受けて制御信号を生成する。たとえばパターン生成部１７０がフェイル信号を生成して群制御部１６０に通知した場合には、群制御部１６０はフェイル信号に対応する制御信号を生成して統合制御部１１０に通知する。

上記の場合、統合制御部１１０は、群制御部１６０からの制御信号を受けて、信号を発したパターン生成部１７０と共に一のＤＵＴ２００に試験パターンを与える他のパターン生成部１７０を範囲情報格納部１１２の範囲情報に基づき判断し、制御信号に対する応答として、他のパターン生成部１７０を制御する他の群制御部１６０の動作を制御する。

パターン生成部１７０は、被試験デバイスの一例であってよいＤＵＴ２００に与える試験パターンを生成する。パターン生成部１７０は、一つの試験セグメント１４０に複数有する。すなわち、一つの群制御部１６０は、複数のパターン生成部１７０を制御する。

内部バス１８０は、群制御部１６０からパターン生成部１７０にデータを伝送する。伝送されるデータとして、代表的には、試験パターンの要素となる基本試験パターンのデータあるいは、基本試験パターンの展開順序を指示する支持情報が例示できる。

図２は、試験セグメント１４０の機能ブロック例を示す。図２では、特に群制御部１６０の機能例を詳しく示す。群制御部１６０は、指示情報格納部１６１、指示情報制御部１６２、スイッチ１６４、調停部１６５、群内範囲情報格納部１６６およびフェイル・マッチ情報通知制御部１６７を備える。指示情報制御部１６２には、位置情報格納部１６３を有する。

図３は、パターン生成部１７０の機能ブロック例を示す。パターン生成部１７０は、指示情報一時格納部１７１、基本パターンデータ格納部１７２、パターン形成タイミング部１７３、ドライバ１７４、コンパレータ１７５、比較部１７６および結果格納部１７７を備える。

基本パターンデータ格納部１７２は、基本パターンのデータを格納する。基本パターンは、試験パターンの単位であってよく、複数の試験パターンが順に展開されてパターン列を作ることにより試験パターンが生成できる。基本パターンデータ格納部１７２は、パターン生成部１７０ごとに設けられている。ただし、複数のパターン生成部１７０で共通の基本パターンを用いる場合には、パターン生成部１７０とは別に基本パターンデータ格納部１７２を設け、複数のパターン生成部１７０で共用されても良い。

指示情報格納部１６１は、基本パターンの展開順序を指示する指示情報を格納する。指示情報格納部１６１に格納される指示情報は、たとえば基本パターンのリストが例示できる。リストされた順に基本パターンを展開することによって、複雑な試験パターンの生成が可能になる。また、指示情報によって基本パターンをリストすることにより、連続した基本パターンの展開が可能になり、切れ目のない連続した試験パターンが生成できる。

指示情報一時格納部１７１は、指示情報の一部を一時的に格納する。指示情報一時格納部１７１は、パターン生成部１７０に備えられ、そのパターン生成部１７０が展開すべき直近の基本パターンのリストを保持する。指示情報一時格納部１７１は、たとえば先読み先出しバッファ（ＦＩＦＯ）が例示できるが、これに限られない。たとえばレジスタ、アドレスにより記録位置が特定されるメモリであっても良い。たとえばＳＲＡＭ等のキャッシュメモリであっても良い。

指示情報制御部１６２は、指示情報の読み出しを制御する。指示情報制御部１６２は、位置情報格納部１６３を備え、位置情報格納部１６３に格納部された位置情報に基づき指示情報を読み出す。すなわち、指示情報制御部１６２は、複数の位置情報格納部１６３に格納された各位置情報が示す読み出し位置から、指示情報格納部１６１に格納された指示情報の一部を読み出す。そして、指示情報制御部１６２は、読み出した指示情報を指示情報一時格納部１７１に格納する。

位置情報格納部１６３は、上記の通り、パターン生成部１７０ごとの指示情報の読み出し位置を記録する。すなわち、位置情報格納部１６３は、複数のパターン生成部１７０に共通の指示情報格納部１６１に格納された指示情報の読み出し位置を示す位置情報を、複数のパターン生成部１７０の各々に対応付けて独立に格納する。

調停部１６５は、指示情報の一部を指示情報格納部１６１から読み出す場合の、複数の指示情報制御部１６２が生成する各読出要求を調停する。スイッチ１６４は、指示情報制御部１６２と対応するパターン生成部１７０との間を接続して、内部バス１８０を介したデータの転送を制御する。スイッチ１６４は、ハードウェアとして設けられてもよく、ソフトウェアとしてスイッチ機能が提供されるものであっても良い。

パターン形成タイミング部１７３は、指示情報が指示する基本パターンの順にデータを展開して試験パターンを生成する。また、パターン形成タイミング部は、生成した試験パターンの出力タイミングを調整する。

ドライバ１７４は、パターン形成タイミング部１７３から出力された試験パターンを、ＤＵＴ２００に供給する信号として出力する。コンパレータ１７５は、試験パターンの入力に対してＤＵＴ２００が出力する信号を、基準電圧と比較して論理値に変換する。

比較部１７６は、コンパレータ１７５の出力と期待値とを比較する。すなわち、比較部１７６は、試験パターンがＤＵＴ２００に与えられた場合にＤＵＴ２００からの出力として期待される期待値パターンと、試験パターンが与えられたＤＵＴ２００が実際に出力した出力パターンとを比較する。そして、比較部１７６は、期待値パターンと出力パターンとが不一致の場合にフェイルとして検出してもよい。

ここで、パターン生成部１７０は、比較部１７６における比較において期待値パターンと出力パターンとが一致しない場合に生成されるフェイル情報を信号として群制御部１６０に通知できる。統合制御部１１０は、群制御部１６０からの制御信号としてのフェイル情報を受けて、他の群制御部１６０が制御する他のパターン生成部１７０を停止させるよう他の群制御部１６０を制御できる。

このように制御することにより、試験を継続しなくてもよいＤＵＴ２００について、早い段階で試験を中断して、試験効率を向上できる。なお、独立した一個のＤＵＴ２００に接続されるパターン生成部１７０の範囲が試験セグメント１４０の範囲に止まる限り、群制御部１６０により試験を停止するよう制御できる。しかし、本実施形態の試験装置１００では、試験セグメント１４０を跨ぐＤＵＴ２００の接続を排除しない。試験セグメント１４０を跨ぐＤＵＴ２００の接続が存在する場合であっても、統合制御部１１０により適切にパターン生成部１７０を停止できる。

結果格納部１７７は、比較部１７６が検出したフェイル情報を含む試験の結果を格納する。結果格納部１７７は、複数のパターン生成部１７０の各々に対応付けて独立に設けられる。結果格納部１７７をパターン生成部１７０ごとに設けることにより、パターン生成部１７０ごとに一個の独立なＤＵＴ２００が割り当てられる場合でも、試験結果を独立に保存あるいは読み出すことができる。フェイル・マッチ情報通知制御部１６７は、結果格納部１７７からのフェイル信号等を受けて、制御信号を統合制御部１１０に通知する。

ここで、統合制御部１１０は、群制御部１６０からのフェイル情報を受けて、他の群制御部１６０の制御下にあるパターン生成部１７０に対応する結果格納部１７７にフェイル情報を格納するよう他の群制御部１６０を制御できる。これにより、フェイルが生じたときの処理を他の群制御部１６０が制御するパターン生成部１７０にも実施できる。

さらに、統合制御部１１０は、群制御部１６０が制御する複数のパターン生成部１７０の何れかが試験パターンを与えるＤＵＴ２００の全てが試験を停止すべきである場合に、群制御部１６０が制御するパターン生成部１７０の全てを停止させるよう群制御部１６０を制御できる。これにより、動作を継続しなくてよいパターン生成部１７０を適切に停止できる。

なお、パターン生成部１７０は、試験パターンに応答してＤＵＴ２００が出力した出力パターンが所定の条件を満足した場合に生成されるマッチ信号を信号として群制御部１６０に通知できる。統合制御部１１０は、群制御部１６０からのマッチ信号を受けて、他の群制御部１６０が制御する他のパターン生成部１７０に所定の条件が満足された場合の所定の動作を実行させるよう他の群制御部１６０を制御できる。マッチ信号は結果格納部１７７が受信して、フェイル・マッチ情報通知制御部１６７により統合制御部１１０に通知できる。

群内範囲情報格納部１６６は、群制御部１６０の制御下にあるパターン生成部１７０のうち独立した他のＤＵＴ２００の試験に供されるパターン生成部１７０の範囲を示す群内範囲情報を格納する。この場合、群制御部１６０は、群内範囲情報格納部１６６に格納された群内範囲情報に基づき、独立した他のＤＵＴ２００に試験パターンを与えているパターン生成部１７０を特定できる。すなわち、群制御部１６０は、パターン生成部１７０からの信号を受けて、信号を発したパターン生成部１７０と共にＤＵＴ２００に試験パターンを与える群制御部１６０の制御下にある他のパターン生成部１７０を群内範囲情報に基づき判断できる。そして、群制御部１６０は、信号に対する応答として、群制御部１６０の制御下にある他のパターン生成部１７０を制御できる。

パターン生成部１７０からの信号として、たとえばフェイル情報あるいはマッチ信号が例示できる。群制御部１６０は、信号に対する応答として、たとえば上記したようなフェイル情報に対する制御あるいはマッチ信号に対する制御が実行できる。

以上のとおり、試験セグメント１４０の範囲を超えた複数のパターン生成部１７０により、独立した一のＤＵＴ２００が試験される場合であっても、フェイルあるいはマッチの状況に応じて適切に制御が為される。特に、本実施形態の試験装置１００は、パターン生成部１７０が独立に試験パターンを生成できるので、試験セグメント１４０に拘束されないパターン生成部１７０の範囲を選択して試験することができる。このような試験装置１００においては、試験セグメント１４０の範囲を超えた複数のパターン生成部１７０により、独立した一のＤＵＴ２００が試験される場合であっても適切にイベント制御が為される効果は大きい。結果として多品種のＤＵＴ２００に対応できる試験装置１００が提供でき、試験の柔軟性を高めることができる。

また、群内範囲情報格納部１６６の群内範囲情報により、独立したＤＵＴ２００が群内のパターン生成部１７０によって試験される場合には、群制御部１６０のレベルでフェイルあるいはマッチの状況に応じた適切な制御が為される。この場合、制御信号は統合制御部１１０に送信されなくてよく、制御が簡略化できる。

図４は、本実施形態の試験装置１００を用いた試験のフロー例を示す。試験を開始すると、まず、基本パターンデータを基本パターンデータ格納部１７２に格納する（ステップ４０２）。次に、指示情報を指示情報格納部１６１に格納する（ステップ４０４）。その後、パターン生成部１７０等の各部を初期化する（ステップ４０６）。

初期化の後、パターン処理を実行する（ステップ４０８）。パターン処理が終了すると、結果情報を取得して、結果情報を結果格納部１７７に格納する（ステップ４１０）。そして、試験を終了する。試験の終了後に、結果格納部１７７から任意に試験結果を読み出して、確認、分析等を実施できる。

図５は、パターン実行処理のフロー例を示す。パターン実行処理が開始すると、まず、試験周期信号をスタートさせ（ステップ５０２）、指示情報を指示情報一時格納部１７１に転送する（ステップ５０４）。この場合、位置情報格納部１６３の位置情報を参照する。なお、指示情報の指示情報一時格納部１７１への転送は、指示情報一時格納部１７１の記憶領域に空きが発生した場合に随時実行でき、ステップ５０６以下の動作とは独立に実行できる。

次に、指示情報が指示する基本パターンのデータを取得する（ステップ５０６）。基本パターンデータを取得すると該当する指示情報は不要になるので、位置情報を更新する（ステップ５０８）。

次に、取得した基本パターンのデータを展開する（ステップ５１０）。データの展開は、たとえば以下のように行える。基本パターンデータとして、その基本パターンのパターン列を保持し、基本パターンデータをたとえばキャッシュメモリに書き込むことによってパターン列が試験パターンとして出力されるよう回路を形成できる。あるいは、既定のパターン列とそのパターン列を識別する識別情報とを対照させたデータテーブルを保持しておき、基本パターンデータには識別情報を記述できる。この場合、識別情報が認識されたとき、それが指標するパターン列がたとえばキャッシュメモリに書き込まれ、パターン列が試験パターンとして出力されるよう回路を構成できる。

出力された試験パターンがＤＵＴ２００に入力され、ＤＵＴ２００の出力パターンが期待値パターンと一致するかを判断する（ステップ５１２）。一致しない場合（ステップ５１２のＮｏ）は、フェイル情報を生成して（ステップ５１４）、さらにフェイル情報を群制御部１６０または統合制御部１１０に通知する（ステップ５１６）。

ＤＵＴ２００の出力パターンが期待値パターンと一致した場合（ステップ５１２のＹｅｓ）は、出力パターンがマッチ条件と一致するかを判断する（ステップ５１８）。一致した場合（ステップ５１８のＹｅｓ）には、所定のマッチ処理を実施する（ステップ５２０）。一致しない場合（ステップ５１８のＮｏ）には、次の基本パターンがあるかの判断ステップに進む。

次の基本パターンデータがあるか判断して（ステップ５２２）、ある場合（ステップ５２２のＹｅｓ）には、ステップ５０６に戻って処理を続行する。次の基本パターンデータが無い場合（ステップ５２２のＮｏ）には、パターン処理を終了する（ステップ５２４）。

以上説明した試験装置１００によれば、試験セグメント１４０の範囲を超えたパターン生成部１７０の範囲で一つの独立したＤＵＴ２００を試験する場合であっても、試験セグメント１４０を超えた範囲で適切にフェイルによるパターン生成部１７０の停止等が制御される。これにより、試験装置１００の柔軟性を高めて、試験装置１００の利用効率を高めることができる。特に、多種多様なＤＵＴ２００を同時に試験する場合に本試験装置１００を適用して有効になる。

以上、本発明の一側面を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができる。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

上記説明から明らかなように、本発明の一実施形態によれば、パターン生成部１７０の利用効率が高い試験モジュール、試験装置および試験方法を実現することができる。

請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

Claims (12)

1. 被試験デバイスに与える試験パターンを生成する複数のパターン生成部のうち一群のパターン生成部を制御し、制御下にあるパターン生成部が発する信号を受けて制御信号を生成する群制御部と、
   前記複数のパターン生成部のうち独立した一の被試験デバイスの試験に供されるパターン生成部の範囲を示す範囲情報を格納する範囲情報格納部と、
   前記群制御部からの前記制御信号を受けて、前記信号を発した前記パターン生成部と共に前記一の被試験デバイスに前記試験パターンを与える他のパターン生成部を前記範囲情報に基づき判断し、前記制御信号に対する応答として、前記他のパターン生成部を制御する他の群制御部の動作を制御する統合制御部と、
   を備えた試験装置。
2. 前記パターン生成部は、前記試験パターンが前記被試験デバイスに与えられた場合に前記被試験デバイスからの出力として期待される期待値パターンと、前記試験パターンが与えられた前記被試験デバイスが実際に出力した出力パターンとを比較する比較部、を有し、
   前記パターン生成部は、前記比較部における前記比較において前記期待値パターンと前記出力パターンとが一致しない場合に生成されるフェイル情報を前記信号として前記群制御部に通知し、
   前記統合制御部は、前記群制御部からの前記制御信号としての前記フェイル情報を受けて、前記他の群制御部が制御する前記他のパターン生成部を停止させるよう前記他の群制御部を制御する、
   請求項１に記載の試験装置。
3. 前記フェイル情報を含む試験の結果を格納する、前記パターン生成部ごとの結果格納部を有し、
   前記統合制御部は、前記群制御部からの前記フェイル情報を受けて、前記他の群制御部の制御下にあるパターン生成部に対応する前記結果格納部に前記フェイル情報を格納するよう前記他の群制御部を制御する、
   請求項２に記載の試験装置。
4. 前記統合制御部は、前記群制御部が制御する複数の前記パターン生成部の何れかが前記試験パターンを与える前記被試験デバイスの全てが試験を停止すべきである場合に、前記群制御部が制御するパターン生成部の全てを停止させるよう前記群制御部を制御する、
   請求項２に記載の試験装置。
5. 前記パターン生成部は、前記試験パターンに応答して前記被試験デバイスが出力した出力パターンが所定の条件を満足した場合に生成されるマッチ信号を前記信号として前記群制御部に通知し、
   前記統合制御部は、前記群制御部からの前記マッチ信号を受けて、前記他の群制御部が制御する前記他のパターン生成部に前記所定の条件が満足された場合の所定の動作を実行させるよう前記他の群制御部を制御する、
   請求項１に記載の試験装置。
6. 前記群制御部の制御下にある前記パターン生成部のうち独立した他の被試験デバイスの試験に供されるパターン生成部の範囲を示す群内範囲情報を格納する群内範囲情報格納部をさらに備え、
   前記群制御部は、前記パターン生成部からの前記信号を受けて、前記信号を発した前記パターン生成部と共に前記他の被試験デバイスに前記試験パターンを与える前記群制御部の制御下にある他のパターン生成部を前記群内範囲情報に基づき判断し、前記信号に対する応答として、前記群制御部の制御下にある前記他のパターン生成部を制御する、
   請求項１に記載の試験装置。
7. 複数のパターン生成部により、被試験デバイスに与える複数の試験パターンを生成するパターン生成段階と、
   群制御部により、前記複数のパターン生成部のうち一群のパターン生成部を制御し、制御下にあるパターン生成部が発する信号を受けて制御信号を生成する群制御段階と、
   前記複数のパターン生成部のうち独立した一の被試験デバイスの試験に供されるパターン生成部の範囲を示す範囲情報を格納する範囲情報格納段階と、
   前記群制御段階で生成された前記制御信号を受けて、前記信号を発した前記パターン生成部と共に前記一の被試験デバイスに前記試験パターンを与える他のパターン生成部を前記範囲情報に基づき判断し、前記制御信号に対する応答として、前記他のパターン生成部を制御する他の群制御部の動作を制御する統括制御段階と、
   を備えた試験方法。
8. 前記パターン生成段階は、前記試験パターンが前記被試験デバイスに与えられた場合に前記被試験デバイスからの出力として期待される期待値パターンと、前記試験パターンが与えられた前記被試験デバイスが実際に出力した出力パターンとを比較する比較段階と、前記比較段階における前記比較において前記期待値パターンと前記出力パターンとが一致しない場合に生成されるフェイル情報を前記信号として前記群制御部に通知する段階と、を有し、
   前記統括制御段階は、前記群制御段階における前記制御信号としての前記フェイル情報を受けて、前記他の群制御部が制御する前記他のパターン生成部を停止させるよう前記他の群制御部を制御する、
   請求項７に記載の試験方法。
9. 前記フェイル情報を含む試験の結果を格納する、前記パターン生成段階ごとの結果格納段階を有し、
   前記統括制御段階は、前記群制御部からの前記フェイル情報を受けて、前記他の群制御部の制御下にあるパターン生成部に対応する結果格納部に前記フェイル情報を格納するよう前記他の群制御部を制御する、
   請求項８に記載の試験方法。
10. 前記統括制御段階は、前記群制御部が制御する複数の前記パターン生成部の何れかが前記試験パターンを与える前記被試験デバイスの全てが試験を停止すべきである場合に、前記群制御部が制御するパターン生成部の全てを停止させるよう前記群制御部を制御する、
    請求項８に記載の試験方法。
11. 前記パターン生成段階は、前記試験パターンに応答して前記被試験デバイスが出力した出力パターンが所定の条件を満足した場合に生成されるマッチ信号を前記信号として前記群制御部に通知し、
    前記統括制御段階は、前記群制御部からの前記マッチ信号を受けて、前記他の群制御部が制御する前記他のパターン生成部に前記所定の条件が満足された場合の所定の動作を実行させるよう前記他の群制御部を制御する、
    請求項７に記載の試験方法。
12. 前記群制御部の制御下にある前記パターン生成部のうち独立した他の被試験デバイスの試験に供されるパターン生成部の範囲を示す群内範囲情報を群内範囲情報格納部に格納する段階をさらに備え、
    前記群制御段階は、前記パターン生成部からの前記信号を受けて、前記信号を発した前記パターン生成部と共に前記他の被試験デバイスに前記試験パターンを与える前記群制御部の制御下にある他のパターン生成部を、前記群内範囲情報に基づき判断し、前記信号に対する応答として、前記群制御部の制御下にある前記他のパターン生成部を制御する、
    請求項７に記載の試験方法。

Images