CN117785756A - 存储器控制系统、方法、芯片及计算机可读存储介质 - Google Patents

Abstract

本公开提供了一种存储器控制系统、方法、芯片及计算机可读存储介质，属于非易失性存储器技术领域，该系统包括CPU，主控制器，测试机，可编程永久存储器；主控制器与测试机、CPU以及可编程永久存储器连接。其中，主控制器，被配置为：在芯片的测试阶段，接收测试机发送的读写指令；或者，在芯片的使用阶段，接收CPU发送的读写指令；以及，基于读写指令，控制可编程永久存储器。能够降低芯片的冗余设计，减少芯片面积。

Description

存储器控制系统、方法、芯片及计算机可读存储介质

技术领域

本公开涉及非易失性存储器技术领域，尤其涉及一种存储器控制系统、方法、芯片及计算机可读存储介质。

背景技术

一次性可编程（One Time Programmable，OTP）存储器和电子熔断器（eFuse）通常归类为非易失性存储器的一种，专门用于存储不需要或不能改变的数据。这类存储技术的共同特点是，一旦数据被写入，就无法被擦除或重写。OTP和eFuse可以被统称为“可编程永久存储器”或“一次性编程存储器”。

芯片中存储器的修复信息、芯片的鉴权信息、硬件配置信息及一些芯片知识产权（Intellectual Property，IP）需要的校准信息，都需要固态的存储在可编程永久存储器中。现有的芯片中通常设置两套控制逻辑，每套控制逻辑中包括可编程永久存储器及其控制器。在测试阶段，第一控制器控制将存储器的修复信息存储在第一可编程永久存储器中；在芯片的使用阶段（芯片出厂后用户的使用阶段），第二控制器控制将芯片的硬件配置信息、IP需要的校准信息等存储在第二可编程永久存储器中。

因此，现有的芯片中对于可编程永久存储器，包括两套控制逻辑，增加了芯片面积，导致设计冗余。

发明内容

本公开提供了一种存储器控制系统、方法、芯片及计算机可读存储介质；能够降低芯片的冗余设计，减少芯片面积。

本公开的技术方案是这样实现的：

第一方面，本公开提供了一种存储器控制系统，该系统包括中央处理器（CentralProcessing Unit，CPU ），主控制器，测试机，可编程永久存储器；主控制器与测试机、CPU以及可编程永久存储器连接。其中，主控制器，被配置为：在芯片的测试阶段，接收测试机发送的读写指令；或者，在芯片的使用阶段，接收CPU 发送的读写指令；以及，基于读写指令，控制可编程永久存储器。

第二方面，本公开提供了一种存储器控制方法，该方法包括：在芯片的测试阶段，通过与测试机连接的主控制器，接收测试机发送的读写指令；或者，在芯片的使用阶段，通过与中央处理器连接主控制器，接收中央处理器发送的读写指令；通过主控制器，基于读写指令，控制与主控制器连接的可编程永久存储器。

第三方面，本公开提供了一种芯片，该芯片包括：中央处理器，主控制器，可编程永久存储器；所述主控制器与测试机、所述中央处理器以及所述可编程永久存储器连接；主控制器，被配置为：在芯片的测试阶段，接收测试机发送的读写指令；或者，在芯片的使用阶段，接收中央处理器发送的读写指令；以及，基于读写指令，控制可编程永久存储器。

第四方面，本公开提供了一种计算机可读存储介质，该计算机可读存储介质上存储程序或指令，该程序或指令被处理器执行时实现如第二方面所述的存储器控制方法的步骤。

第五方面，本公开提供了一种计算机程序产品，其中，该计算机程序产品包括计算机程序或指令，当该计算机程序产品在处理器上运行时，使得处理器执行该计算机程序或指令，实现如第二方面所述的存储器控制方法的步骤。

本公开提供了一种存储器控制系统，该系统包括CPU ，主控制器，测试机，可编程永久存储器；主控制器与测试机、CPU 以及可编程永久存储器连接。其中，主控制器，被配置为：在芯片的测试阶段，接收测试机发送的读写指令；或者，在芯片的使用阶段，接收CPU 发送的读写指令；以及，基于读写指令，控制可编程永久存储器。如此，该存储器控制系统对于可编程永久存储器仅涉及一套控制逻辑，减少了芯片的面积；并且可以在芯片的测试阶段，将得到修复信息、芯片的配置信息烧写至可编程永久存储器中，又可在芯片的使用阶段，烧录用户需要的信息及IP的校准信息。

附图说明

图1为本公开提供的存储器控制系统的结构示意图之一；

图2为本公开提供的存储器控制系统的结构示意图之二；

图3为本公开提供的存储器控制系统的结构示意图之三；

图4为本公开提供的存储器控制系统的结构示意图之四；

图5为本公开提供的存储器控制系统的结构示意图之五；

图6为本公开提供的存储器控制方法的流程示意图之一；

图7为本公开提供的存储器控制方法的流程示意图之二；

图8为本公开提供的存储器控制方法的流程示意图之三；

图9为本公开提供的存储器控制方法的流程示意图之四；

图10为本公开提供的存储器控制方法的流程示意图之五；

图11为本公开提供的存储器控制方法的流程示意图之六；

图12为本公开提供的一种电子设备的硬件结构示意图。

具体实施方式

下面将结合本公开中的附图，对本申请实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员获得的所有其他实施例，都属于本申请保护的范围。

本申请的说明书中的术语“第一”“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本公开能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。

如图1所示，为一种存储器控制系统的结构示意图。芯片10中包括：第一控制器101，第一可编程永久存储器102，CPU 103，第二控制器104，第二可编程永久存储器105。其中，在虚线框30框选的测试阶段，测试机20发送读写指令至第一控制器101，第一控制器101基于读写指令，从第一可编程永久存储器102读取数据，或者，向第一可编程永久存储器102写入数据；在虚线框40框选的芯片的使用阶段，CPU 103发送读写指令至第二控制器104，第二控制器104基于读写指令，从第二可编程永久存储器105读取数据，或者，向第二可编程永久存储器105写入数据。

测试机20发送读写指令至第一控制器101，和CPU 103发送读写指令至第二控制器104时依赖的接口和寄存器不同。测试机20通过联合测试行动组（Joint Test ActionGroup，JTAG）接口，将读写指令发送至JTAG寄存器，第一控制器101从JTAG寄存器获取读写指令；而CPU 103是通过高级外设总线（Advanced Peripheral Bus，APB）接口将读写指令发送至APB寄存器，第二控制器104从APB寄存器获取读写指令。因此，测试机20和CPU 103控制可编程永久存储器的指令传输路线不同，两者无法进行统一管理。并且，由于测试阶段和芯片的使用阶段是两套不同的控制逻辑，导致无法对在芯片的使用阶段写入可编程永久存储器的操作进行测试。

其中，JTAG寄存器用于实现JTAG接口的各种功能，包括设备测试、编程、调试和边界扫描。JTAG是一种标准化的接口，定义在IEEE 1149.1标准中，主要用于集成电路的测试和调试。通过JTAG，可以在不开启设备的情况下访问设备内部的寄存器。

APB寄存器是ARM微控制器架构中使用的一种接口寄存器，它们是高级微控制器总线架构（Advanced Microcontroller Bus Architecture，AMBA）的一部分。AMBA是ARM推出的一种开放标准，用于连接和管理芯片上的微处理器、外设和其他内存接口。APB寄存器通常通过内存映射的方式进行访问，这意味着每个寄存器都有一个唯一的地址，CPU可以通过读写这些地址来访问寄存器中的数据。这种方法使得软件能够以类似于访问普通内存单元的方式来控制外设。

本公开旨在提供一种能够缩小芯片的面积，以及统一可编程永久存储器的控制逻辑的存储器控制系统，下面结合附图，通过具体的实施例及其应用场景对本公开提供的存储器控制系统进行详细地说明。

如图2所示，本公开的提供一种存储器控制系统。该系统包括CPU 103，主控制器106，测试机20，可编程永久存储器107；主控制器106与测试机20、CPU 103以及可编程永久存储器107连接。

其中，主控制器106，被配置为：在芯片的测试阶段，接收测试机20发送的读写指令；或者，在芯片的使用阶段，接收CPU 103发送的读写指令；以及，基于读写指令，控制可编程永久存储器107。

本公开一些实施例中，芯片10中仅包括一套对于可编程永久存储器的控制逻辑。测试机20通过JTAG寄存器与主控制器106互连，测试机20与JTAG寄存器之间的接口为JTAG接口，JTAG寄存器与主控制器106之间的接口为主控制器指令接口，在芯片的测试阶段，测试机20将读写指令发送至主控制器106；或者，CPU 103通过APB寄存器与主控制器106互连，CPU 103与APB寄存器之间的接口为通用APB接口，APB寄存器与主控制器106之间的接口为主控制器指令接口，在芯片的使用阶段，将读写指令发送至主控制器106。即无论哪个阶段的读写指令，均由主控制器106来实现对可编程永久存储器107的控制，如：在读指令的情况下，主控制器106控制从可编程永久存储器107读取读指令指示的数据；在写指令的情况下，主控制器106控制向可编程永久存储器107写入写指令指示的数据。

由于在芯片10中只包括一套对于可编程永久存储器的控制逻辑，即主控制器106和可编程永久存储器107，因此，芯片10的面积大大缩小。并且，因为在测试阶段和芯片的使用阶段共用一个主控制器106，因此，在芯片的使用阶段也可以对可编程永久存储器107进行测试，如：在向可编程永久存储器107写入数据前，通过测试机20发送检测指令，先检测可编程永久存储器中需要写入数据的地址下是否为空，在确定为空的情况下，主控制器106再去执行从CPU 103接收到的写指令；在确定不为空的情况下，主控制器106可以向CPU 103上报故障信息。在向可编程永久存储器107写入数据后，通过测试机20发送读取指令，主控制器106将读取到可编程永久存储器中的数据与写入的数据进行比较，确定是否相同，相同，则确定写入的数据正确；不同，则确定写入的数据错误。

本公开一些实施例中，如图3所示，该存储器控制系统还包括：至少一个从控制器108，从控制器与中央处理器和主控制器连接；其中，从控制器108，被配置为：在基于读写指令，控制可编程永久存储器之前，从目标单元接收第一待烧写数据，目标单元包括：中央处理器；主控制器106，具体被配置为：基于读写指令，从从控制器108中获取第一待烧写数据；向可编程永久存储器107中写入第一待烧写数据。

图3示出的一个虚线框可以被看做一个功能模块，每个功能模块中包括一个从控制器和一个APB寄存器，从控制器和APB寄存器一一对应。从控制器108通过APB寄存器，从CPU接收硬件配置信息及某些IP需要的校准信息等，将接收到的数据存储在从控制器108的内部寄存器中；如此，在需要将硬件配置信息或者某些IP需要的校准信息烧写进可编程永久存储器107时，发送的读写指令（写指令）中包括使能的从控制器的标识、写命令以及写地址，无需包括需要写入的数据，则主控制器106根据指令中包括的使能的从控制器的标识，从对应的从控制器中获取数据，并固化（烧写）至可编程永久存储器107中。如此，传输的读写指令无需携带需要烧写的数据，而是直接携带从控制器的标识，提升了传输效率，且提高了数据的安全性。

可选地，根据图3示出的存储器控制系统，还可以将可编程永久存储器107中的数据通过主控制器106复制到从控制器中以供各个功能模块使用。即利用通用的串行接口协议，将芯片中烧写的信息分发至各个需求模块，在占用较少资源的前提下，实现了多分布式应用，多场景应用需求。

本公开一些实施例中，如图4所示，该存储器控制系统还包括：至少一个内建自测（Built In Self Repair，BISR）控制器109，BISR控制器109与从控制器108连接；目标单元还包括：BISR控制器109。

图4示出的一个虚线框可以被看做一个功能模块，每个功能模块中包括一个从控制器和APB寄存器，或者，一个从控制器和BISR控制器，从控制器和APB寄存器一一对应，或者，从控制器和BISR控制器一一对应。其中，BISR控制器是一种集成在半导体芯片内部的自修复机制，主要用于存储器（如RAM、ROM、可编程永久存储器等）和逻辑电路的故障检测和修复。BISR技术通过在芯片设计阶段加入额外的冗余电路和自修复逻辑，使得芯片在出现某些可修复的故障时能够自动地进行检测和修复，从而提高了芯片的可靠性和产量。

从控制器108将从BISR控制器接收到的修复信息存储在从控制器108的内部寄存器中；如此，读写指令中无需携带修复信息，直接将从BISR控制器得到的修复信息烧写进可编程永久存储器中，可以减少数据传输，降低数据泄露的风险。

本公开一些实施例中，内建自测控制器，被配置为：对修复信息进行加密，得到第一待烧写数据。

具体地，在将修复信息烧入可编程永久存储器107之前，对修复信息进行加密处理，如此，可编程永久存储器107烧写入的数据是加密的数据，增加了信息安全。在通过主控制器106从可编程永久存储器107读取加密的修复信息后，可以通过BISR控制器109再对加密的修复信息进行解密，以使后续逻辑可以正常使用该修复信息。

可选地，由于修复信息可能较大，为了避免其占用可编程永久存储器较多的空间，可以通过BISR控制器109，对修复信息进行加密后，再进行压缩，得到第一待烧写数据。

可选地，向可编程永久存储器107中写入第一待烧写数据之后，校验从控制器中的第一待烧写数据与可编程永久存储器107中存储的待校验数据是否相同。

本公开一些实施例中，主控制器106，还被配置为：向目标从控制器发送读写指令中包括的第二待烧写数据，读写指令还用于指示使能目标从控制器；从控制器108，还被配置为：存储接收到的第二待烧写数据；主控制器106，还被配置为：在基于所述读写指令，控制可编程永久存储器107之后，校验从控制器中存储的第二待烧写数据与可编程永久存储器107中存储的待校验数据是否相同。其中，目标从控制器可以是一个，也可以是多个。

主控制器106接收到的读写指令指示向可编程永久存储器107中写入数据，且使能目标从控制器，即将需要写入可编程永久存储器107同步存储一份至目标从控制器中，在主控制器106控制向可编程永久存储器107中写入数据完成后，主控制器106控制从可编程永久存储器107中读取写入的数据，再获取目标从控制器中存储的数据，比较两个数据是否相同，相同则表示烧写正确，不同则表示烧写错误；可以将烧写结果返回至测试机20或者CPU103，以便于用户确定烧写是否正确。如此，在烧写后对烧写的数据进行校验，便于用户根据校验结果确定烧写是否出错。

本公开一些实施例中，从控制器108，还被配置为：在基于读写指令，控制可编程永久存储器之前，校验第二待烧写数据是否正确；主控制器106，具体被配置为：在接收到从控制器发送的校验通过消息的情况下，基于读写指令，向可编程永久存储器中写入第二待烧写数据。

在主控制器106接收到写指令，向可编程永久存储器中写入第二待烧写数据之前，先通过从控制器108校验第二待烧写数据是否正确，具体地，从控制器108将第二待烧写数据送入使用第二待烧写数据的控制逻辑中进行校验，如：第二待烧写数据为某一存储器的修复信息，则将该第二待烧写数据送入该存储器中进行修复处理，检查是否修复成功，若修复成功，则第二待烧写数据正确，向主控制器106发送校验通过消息，否则，第二待烧写数据不正确，向主控制器106发送校验未通过消息。即在主控制器106控制向可编程永久存储器中烧写数据之前，对待烧写的数据进行校验，避免在传输过程中，待烧写的数据缺失或者错误，进而将错误的数据烧写入可编程永久存储器中，这会导致可编程永久存储器损坏，造成不可逆的损失。

访问时序是指访问可编程永久存储器所需遵循的特定时间参数和顺序。这些时序参数对于确保数据能够正确、可靠地被读取和写入至可编程永久存储器至关重要。可编程永久存储器的特点是一旦数据被写入，就不能被擦除或重写，因此正确的访问时序尤为关键。访问时序通常包括以下几个方面：激活时间，指从发送读取或写入命令到可编程永久存储器开始响应所需的时间。地址设置时间，在写入或读取操作之前，需要设定目标存储单元的地址，地址设置时间是指从地址信息提供给可编程永久存储器到地址稳定所需的时间。写入脉冲宽度，对于写入操作，这是写入脉冲（通常是较高的电压）应用到存储单元的持续时间，这个时间需要精确控制，以确保数据被可靠地烧录进可编程永久存储器而不损坏其他部分。数据保持时间，在写入操作中，数据线上的数据在写入脉冲结束后需要保持稳定一段时间，以确保数据正确写入。读取延时，指从发出读取命令到数据在数据线上稳定可读所需的时间。恢复时间，在连续的读取或写入操作之间需要一定的恢复时间，以使可编程永久存储器内部电路稳定。写入前后的预充电或预处理时间：在写入操作前后，可编程永久存储器可能需要一段时间来预充电或进行其他预处理步骤，以准备下一次操作。

正确遵循这些访问时序参数对于保障可编程永久存储器操作的可靠性和数据的完整性至关重要。因此，在设计时，需要根据可编程永久存储器的规格书来设置这些时序参数，以确保与特定的可编程永久存储器型号兼容。不正确的时序设置可能导致写入失败、数据损坏或存储器损坏。

但在设计时，直接将用于匹配访问时序的读写转换逻辑设计在主控制器106中，会导致对于不同型号的可编程永久存储器型号，每次需要重新设计主控制器106，由于主控制106中又存在其他控制逻辑，导致修改过程复杂，芯片的通用性降低。

因此，本公开一些实施例中，如图5所示，将用于匹配访问时序的读写转换逻辑设计为单独的单元，具体为：该存储器控制系统还包括：读写转换单元110；该读写转换单元110与主控制器106和可编程永久存储器107连接；该读写转换单元110，被配置为：接收主控制器发送的读写指令；将读写指令转换为与可编程永久存储器107匹配的目标访问时序；主控制器106，具体被配置为：基于目标访问时序，控制可编程永久存储器107。

如此，对于不同工艺参数的芯片或者不同型号的可编程永久存储器，仅需要更改读写转换单元，以匹配不同可编程永久存储器的读写时序，无需修改整个控制逻辑，过程简单，可复用性高。

本公开还提供了一种存储器控制方法，如图6所示，该方法包括下述步骤S601至步骤S603。

在步骤S601中，在芯片的测试阶段，通过与测试机连接的主控制器，接收测试机发送的读写指令。

或者，

在步骤S602中，在芯片的使用阶段，通过与中央处理器连接主控制器，接收中央处理器发送的读写指令。

在步骤S603中，通过主控制器，基于读写指令，控制与主控制器连接的可编程永久存储器。

本公开一些实施例中，如图7所示，在基于读写指令，控制可编程永久存储器之前，该方法还包括下述步骤S604；上述通过主控制器，基于读写指令，控制与主控制器连接的可编程永久存储器，具体可以通过下述步骤S603a和步骤S603b实现。

在步骤S604中，通过与主控制器和目标单元连接的从控制器，从目标单元接收第一待烧写数据。

其中，目标单元包括：中央处理器。

可选地，目标单元还包括：至少一个与从控制器连接的内建自测控制器。

在步骤S603a中，通过主控制器，基于读写指令，从从控制器中获取第一待烧写数据。

在步骤S603b中，通过主控制器，向可编程永久存储器中写入第一待烧写数据。

本公开一些实施例中，如图8所示，上述通过与所述主控制器和目标单元连接的从控制器，从目标单元接收第一待烧写数据之前，该方法还包括下述步骤S605。

在步骤S605中，通过内建自测控制器，对修复信息进行加密，得到第一待烧写数据。

本公开一些实施例中，如图9所示，上述通过主控制器，基于读写指令，控制与主控制器连接的可编程永久存储器之前，该方法还包括下述步骤S606和步骤S607。上述通过主控制器，基于读写指令，控制与主控制器连接的可编程永久存储器之后，该方法还包括下述步骤S608。

在步骤S606中，向目标从控制器发送读写指令中包括的第二待烧写数据。

其中，读写指令还用于指示使能目标从控制器，至少一个从控制器包括目标从控制器，目标从控制器可以为一个或者多个。

在步骤S607中，通过目标从控制器，存储接收到的第二待烧写数据。

在步骤S608中，通过主控制器，校验从控制器中存储的第二待烧写数据与可编程永久存储器中存储的待校验数据是否相同。

本公开一些实施例中，如图10所示，上述通过主控制器，基于读写指令，控制与主控制器连接的可编程永久存储器之前，该方法还包括下述步骤S609，上述通过主控制器，基于读写指令，控制与主控制器连接的可编程永久存储器，具体可以通过下述步骤S603c实现。

在步骤S609中，通过从控制器，校验第二待烧写数据是否正确。

在步骤S603c中，在主控制器接收到从控制器发送的校验通过消息的情况下，通过主控制器，基于读写指令，向可编程永久存储器中写入第二待烧写数据。

本公开一些实施例中，如图11所示，上述通过主控制器，基于读写指令，控制与主控制器连接的可编程永久存储器之前，该方法还包括下述步骤S610和步骤S611，上述通过主控制器，基于读写指令，控制与主控制器连接的可编程永久存储器，具体可以通过下述步骤S603d实现。

在步骤S610中，通过与主控制器和可编程永久存储器连接的读写转换单元，接收主控制器发送的读写指令。

在步骤S611中，通过读写转换单元，将读写指令转换为与可编程永久存储器匹配的目标访问时序。

在步骤S603d中，通过主控制器，基于目标访问时序，控制可编程永久存储器。

需要说明的是，上述存储器控制方法的各个步骤的描述可以参考上述系统实施例中的相关描述，该方法实施例也能达到相同的技术效果，为避免重复，这里不再赘述。

本公开还提供了一种芯片，该芯片包括：中央处理器，主控制器，可编程永久存储器；主控制器与测试机、中央处理器以及可编程永久存储器连接；主控制器，被配置为：在芯片的测试阶段，接收测试机发送的读写指令；或者，在芯片的使用阶段，接收中央处理器发送的读写指令；以及，基于读写指令，控制所述可编程永久存储器。

请参考图12，其示出了本公开一个示例性实施例提供的电子设备的结构方框图。在一些示例中，电子设备可以为智能手机、智能手表、台式电脑、手提电脑、虚拟现实终端、增强现实终端、无线终端和膝上型便携计算机等设备中的至少一种。电子设备具有通信功能，可以接入有线网络或无线网络。电子设备可以泛指多个终端中的一个，本领域技术人员可以知晓，上述终端的数量可以更多或更少。可以理解地，电子设备承担本公开技术方案的计算及处理工作，本公开对此不作限定。

如图12所示，本公开中的电子设备可以包括一个或多个如下部件：处理器1210和存储器1220。

可选地，处理器1210利用各种接口和线路连接整个电子设备内的各个部分，通过运行或执行存储在存储器1220内的指令、程序、代码集或指令集，以及调用存储在存储器1220内的数据，执行电子设备的各种功能和处理数据。可选地，处理器1210可以采用数字信号处理（Digital Signal Processing，DSP）、现场可编程门阵列（Field－ProgrammableGateArray，FPGA）、可编程逻辑阵列（Programmable Logic Array，PLA）中的至少一种硬件形式来实现。处理器1210可集成中央处理器（Central Processing Unit，CPU）、图像处理器（Graphics Processing Unit，GPU）、神经网络处理器（Neural-network Processing Unit，NPU）和基带芯片等中的一种或几种的组合。其中，CPU主要处理操作系统、用户界面和应用程序等；GPU用于负责触摸显示屏所需要显示的内容的渲染和绘制；NPU用于实现人工智能（Artificial Intelligence，AI）功能；基带芯片用于处理无线通信。可以理解的是，上述基带芯片也可以不集成到处理器1210中，单独通过一块芯片进行实现。

存储器1220可以包括随机存储器（Random Access Memory，RAM），也可以包括只读存储器（Read-Only Memory，ROM）。可选地，该存储器1220包括非瞬时性计算机可读介质（non-transitory computer-readable storage medium）。存储器1220可用于存储指令、程序、代码、代码集或指令集。存储器1220可包括存储程序区和存储数据区，其中，存储程序区可存储用于实现操作系统的指令、用于至少一个功能的指令（比如触控功能、声音播放功能、图像播放功能等）、用于实现以上各个方法实施例的指令等；存储数据区可存储根据电子设备的使用所创建的数据等。

除此之外，本领域技术人员可以理解，上述附图所示出的电子设备的结构并不构成对电子设备的限定，电子设备可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。比如，电子设备中还包括显示屏、摄像组件、麦克风、扬声器、射频电路、输入单元、传感器（比如加速度传感器、角速度传感器、光线传感器等等）、音频电路、WiFi模块、电源、蓝牙模块等部件，在此不再赘述。

本公开还提供了一种计算机可读存储介质，该计算机可读存储介质存储有至少一条指令，所述至少一条指令用于被处理器执行以实现如上各个实施例所述的存储器控制方法。

本公开还提供了一种计算机程序产品，该计算机程序产品包括计算机指令，该计算机指令存储在计算机可读存储介质中；电子设备的处理器从计算机可读存储介质读取该计算机指令，处理器执行该计算机指令，使得该电子设备执行以实现上述各个实施例所述的存储器控制方法。

本申请实施例另提供了一种芯片，所述芯片包括处理器和通信接口，所述通信接口和所述处理器耦合，所述处理器用于运行程序或指令，实现上述存储器控制方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。

应理解，本申请实施例提到的芯片还可以称为系统级芯片、系统芯片、芯片系统或片上系统芯片等。

在本公开所提供的几个实施例中，应该理解到，所揭露的系统，装置，服务器和方法，可以通过其他的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其他的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本公开各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-OnlyMemory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。

本领域技术人员应该可以意识到，在上述一个或多个示例中，本公开所描述的功能可以用硬件、软件、固件或它们的任意组合来实现。当使用软件实现时，可以将这些功能存储在计算机可读介质中或者作为计算机可读介质上的一个或多个指令或代码进行传输。计算机可读介质包括计算机存储介质和通信介质，其中通信介质包括便于从一个地方向另一个地方传送计算机程序的任何介质。存储介质可以是通用或专用计算机能够存取的任何可用介质。

需要说明的是：本公开所记载的技术方案之间，在不冲突的情况下，可以任意组合。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种存储器控制系统，其特征在于，所述系统包括：中央处理器，主控制器，测试机，可编程永久存储器，联合测试行动组JTAG寄存器，高级外设总线APB寄存器；所述主控制器通过所述JTAG寄存器与所述测试机连接，所述主控制器通过所述APB寄存器与所述中央处理器连接，以及所述主控制器与所述可编程永久存储器连接；

所述主控制器，被配置为：

在芯片的测试阶段，获取所述JTAG寄存器中存储的所述测试机发送的读写指令；

或者，在芯片的使用阶段，获取所述APB寄存器存储的所述中央处理器发送的读写指令；

以及，基于所述读写指令，控制所述可编程永久存储器。

2.根据权利要求1所述的系统，其特征在于，所述系统还包括：至少一个从控制器，所述从控制器与所述中央处理器和所述主控制器连接；

所述从控制器，被配置为：

在所述基于所述读写指令，控制所述可编程永久存储器之前，从目标单元接收第一待烧写数据，所述目标单元包括：所述中央处理器；

所述主控制器，具体被配置为：

基于所述读写指令，从所述从控制器中获取所述第一待烧写数据；

向所述可编程永久存储器中写入所述第一待烧写数据。

3.根据权利要求2所述的系统，其特征在于，所述系统还包括：至少一个内建自测控制器，所述内建自测控制器与所述从控制器连接；所述目标单元还包括：所述内建自测控制器。

4.根据权利要求3所述的系统，其特征在于，所述内建自测控制器，被配置为：

对修复信息进行加密，得到所述第一待烧写数据。

5.根据权利要求1所述的系统，其特征在于，所述系统还包括：至少一个从控制器；

所述主控制器，还被配置为：

向目标从控制器发送所述读写指令中包括的第二待烧写数据，所述读写指令还用于指示使能所述目标从控制器；

所述从控制器，还被配置为：

存储接收到的所述第二待烧写数据；

所述主控制器，还被配置为：

在所述基于所述读写指令，控制所述可编程永久存储器之后，校验所述从控制器中存储的第二待烧写数据与所述可编程永久存储器中存储的待校验数据是否相同。

6.根据权利要求5所述的系统，其特征在于，所述从控制器，还被配置为：

在所述基于所述读写指令，控制所述可编程永久存储器之前，校验所述第二待烧写数据是否正确；

所述主控制器，具体被配置为：

在接收到所述从控制器发送的校验通过消息的情况下，基于所述读写指令，向所述可编程永久存储器中写入所述第二待烧写数据。

7.根据权利要求1至6任一项所述的系统，其特征在于，所述系统还包括：读写转换单元，所述读写转换单元与所述主控制器和所述可编程永久存储器连接；

所述读写转换单元，被配置为：

接收所述主控制器发送的所述读写指令；

将所述读写指令转换为与所述可编程永久存储器匹配的目标访问时序；

所述主控制器，具体被配置为：

基于所述目标访问时序，控制所述可编程永久存储器。

8.一种存储器控制方法，其特征在于，所述方法包括：

在芯片的测试阶段，通过与测试机连接的主控制器，获取JTAG寄存器中存储的测试机发送的读写指令；

或者，

在芯片的使用阶段，通过与中央处理器连接所述主控制器，获取APB寄存器存储的所述中央处理器发送的读写指令；

通过所述主控制器，基于所述读写指令，控制与所述主控制器连接的可编程永久存储器。

9.一种芯片，其特征在于，所述芯片包括：中央处理器，主控制器，可编程永久存储器，JTAG寄存器，APB寄存器；所述主控制器通过所述JTAG寄存器与测试机连接，所述主控制器通过所述APB寄存器与所述中央处理器连接，以及所述主控制器与所述可编程永久存储器连接；

所述主控制器，被配置为：

在芯片的测试阶段，获取所述JTAG寄存器中存储的所述测试机发送的读写指令；

或者，在芯片的使用阶段，获取所述APB寄存器存储的所述中央处理器发送的读写指令；

以及，基于所述读写指令，控制所述可编程永久存储器。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储程序或指令，所述程序或指令被处理器执行时实现如权利要求8所述的存储器控制方法的步骤。