CN115543875A - 一次性可编程存储器控制系统和fpga - Google Patents

Abstract

本申请公开了一种一次性可编程存储器控制系统和FPGA。所述系统包括直接读写单元、映射单元、第一选通单元、控制单元和一次性可编程存储器硬件模块；直接读写单元接收第一写入信号或第一读取信号，将第一写入信号或第一读取信号进行串并转换后输出第二写入信号或第二读取信号；映射单元产生第三读取信号以读取一次性可编程存储器硬件模块中的数据，并备份所述数据；控制单元根据第二写入信号将数据烧写至一次性可编程存储器硬件模块，或根据第二读取信号读取一次性可编程存储器硬件模块中的数据，以及根据第三读取信号读取一次性可编程存储器硬件模块中的数据。本申请解决了现有的一次性可编程存储器控制系统控制端口多且接收的信号复杂的技术问题。

Description

一次性可编程存储器控制系统和FPGA

技术领域

本申请属于集成电路技术领域，涉及一次性可编程存储器控制系统和FPGA。

背景技术

eFuse(电可编程熔丝)是一种一次性可编程存储器，eFuse属于一种特殊类型的非易失性存储器，只允许编程一次，一旦被编程，写入的数据永久有效。因为其面积小而且不需要额外的制造步骤，因此eFuse通常作为芯片制造厂商提供的IP核(IntellectProperyt，知识产权核)广泛应用于芯片中，常用于存储可靠且可重复读取的数据，如利用eFuse实现启动程序、加密密钥、模拟器件配置参数等。

现有的一种eFuse控制系统(一次性可编程存储器控制系统)根据eFuse mapping(eFuse所存储的信息地址区间的映射划分)的划分进行扩展，eFuse控制电路IP化程度低，存在eFuse控制系统的功能模块多且混乱的问题，进而使得eFuse控制系统的控制端口多且接收的信号复杂(即端口多，访问eFuse的指令多)的问题，以及还存在着烧写数据时只能按照eFuse区间烧写多个比特的数据，不支持逐个比特烧写eFuse的问题，并且不同的器件eFuse mapping划分可能存在差异，导致现有的eFuse控制系统通用性和复用性差，对于不同类型的器件，都需要重新开发eFuse控制系统使eFuse控制系统适配器件eFuse mapping，延长了项目开发的周期。

此外，现有的eFuse控制系统在读取eFuse IP核中的数据时，只能通过上电复位、硬复位的方式触发eFuse控制系统的读取控制模块工作，通过eFuse读取控制模块一次性将所有数据读出，不支持逐个地址读取eFuse数据。

发明内容

本申请的目的在于提供一种一次性可编程存储器控制系统和FPGA，以解决现有的一次性可编程存储器控制系统控制端口多且接收的信号复杂的技术问题，进一步地，还解决了现有的一次性可编程存储器控制系统通用性和复用性差的技术问题，进一步地，还解决了现有的一次性可编程存储器控制系统不支持逐个比特烧写数据的技术问题，进一步地，还解决了现有的一次性可编程存储器控制系统不支持逐个地址读取数据的技术问题。

为解决上述技术问题，本申请的技术方案如下：

本申请提供一种一次性可编程存储器控制系统，包括：直接读写单元、映射单元、控制单元以及一次性可编程存储器硬件模块；

所述直接读写单元，用于接收第一写入信号或第一读取信号，将所述第一写入信号或所述第一读取信号进行串并转换后输出第二写入信号或第二读取信号；所述第二写入信号用于将数据烧写至所述一次性可编程存储器硬件模块，所述第二读取信号用于读取所述一次性可编程存储器硬件模块中的数据；

所述映射单元，用于产生第三读取信号以读取所述一次性可编程存储器硬件模块中的数据，以及备份所述一次性可编程存储器硬件模块的数据；

所述控制单元，用于接收所述第二写入信号或接收所述第二读取信号，根据所述第二写入信号将数据烧写至所述一次性可编程存储器硬件模块，或根据所述第二读取信号读取所述一次性可编程存储器硬件模块中的数据，以及用于接收所述第三读取信号，根据所述第三读取信号读取所述一次性可编程存储器硬件模块中的数据。

进一步地，所述一次性可编程存储器控制系统还包括：

第一选通单元，用于接收所述第二写入信号或所述第二读取信号，或接收所述第三读取信号，选择所述第二写入信号或所述第二读取信号输出至所述控制单元，或选择所述第三读取信号输出至所述控制单元。

进一步地，所述一次性可编程存储器控制系统还包括上电复位单元，用于在所述一次性可编程存储器控制系统上电后产生上电解复位信号输出至所述映射单元，所述上电解复位信号用于驱使所述映射单元产生第二读取信号。

进一步地，所述直接读写单元还用于接收调试信号并输出至所述映射单元，根据所述调试信号修改所述映射单元存储的数据。

进一步地，所述控制单元包括读控制单元、写控制单元和第二选通单元；

所述读控制单元，用于接收所述第二读取信号输出至所述第二选通单元，或接收所述第三读取信号输出至所述第二选通单元，以及用于控制所述第二读取信号或所述第三读取信号读取所述一次性可编程存储器硬件模块中的数据的建立时间和保持时间；

所述写控制单元，用于接收所述第二写入信号输出至所述第二选通单元，以及用于控制所述第一写入信号烧写数据至一次性可编程存储器硬件模块的建立时间和保持时间；

所述第二选通单元，用于接收所述第二写入信号或所述第二读取信号，或接收所述第三读取信号，选择所述第二写入信号或所述第二读取信号输出至所述一次性可编程存储器硬件模块，或选择所述第三读取信号输出至所述一次性可编程存储器硬件模块。

进一步地，所述直接读写单元包括JTAG测试访问端口和JTAG测试数据寄存器；

所述JTAG测试访问端口，用于接收第一写入信号或第一读取信号，将所述第一写入信号或所述第一读取信号输出至所述JTAG测试数据寄存器；

所述JTAG测试数据寄存器，用于将所述第一写入信号或所述第一读取信号进行串并转换后输出第二写入信号或第二读取信号。

进一步地，所述一次性可编程存储器控制系统还包括：

外围总线读写单元，用于产生第四写入信号输出至所述写控制单元，或产生第四读取信号输出至所述读控制单元，所述外围总线读写单元为包括外围总线接口的集成电路模块，所述第四写入信号用于将数据烧写至所述一次性可编程存储器硬件模块，所述第四读取信号用于读取所述一次性可编程存储器硬件模块中的数据。

进一步地，所述一次性可编程存储器控制系统还包括：

所述第二读取信号读取所述一次性可编程存储器硬件模块中的数据时，依次读取所述一次性可编程存储器硬件模块每一个地址上的数据；

所述第二写入信号将数据烧写至所述一次性可编程存储器硬件模块时，依次将数据的每一个比特烧写至所述一次性可编程存储器硬件模块。

进一步地，所述一次性可编程存储器控制系统还包括：

所述第三读取信号读取所述一次性可编程存储器硬件模块中的数据时，依次读取所述一次性可编程存储器硬件模块每一个地址上的数据。

进一步地，所述一次性可编程存储器控制系统还包括：

所述第四读取信号读取所述一次性可编程存储器硬件模块中的数据时，依次读取所述一次性可编程存储器硬件模块每一个地址上的数据；

所述第四写入信号将数据烧写至所述一次性可编程存储器硬件模块时，依次将数据的每一个比特烧写至所述一次性可编程存储器硬件模块。

基于上述一次性可编程存储器控制系统，本申请还提供一种FPGA，包括上述任一项所述的一次性可编程存储器控制系统。

相比于现有技术，本申请的有益效果在于：

本申请提供的一次性可编程存储器控制系统，解决了现有的一次性可编程存储器控制系统控制端口多且接收的信号复杂的技术问题，进一步地，本申请还解决了现有的一次性可编程存储器控制系统通用性和复用性差的技术问题，进一步地，本申请还解决了现有的一次性可编程存储器控制系统不支持逐个比特烧写数据的技术问题，进一步地，本申请还解决了现有的一次性可编程存储器控制系统不支持逐个地址读取数据的技术问题。

进一步地，本申请提供的一次性可编程存储器控制系统，一次性可编程存储器控制系统设置APB标准接口(Advanced Peripheral Bus，外围总线)，还可以将一次性可编程存储器硬件模块中的数据存储于本地寄存器并通过APB访问。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一次性可编程存储器控制系统的模块框图。

图2为本申请实施例提供的一次性可编程存储器控制系统的模块框图。

图3为本申请实施例提供的一次性可编程存储器控制系统的模块框图。

图4为本申请实施例提供的一次性可编程存储器控制系统的模块框图

图5为本申请实施例提供的一次性可编程存储器控制系统的示意图。

具体实施方式

下面结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整的描述。应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应当明确，eFuse(电可编程熔丝)是一种一次性可编程存储器，只允许编程一次，一旦被编程，写入的数据永久有效，但可以多次读取数据，因此，本申请实施例提供的一次性可编程存储器控制系统所述的读取数据指可以进行多次读取。烧写数据指只能进行一次写入，且对于要实现不同作用的一种一次性可编程存储器(eFuse)，FPGA所烧写的数据也不相同，此外，本申请实施例中所述的一次性可编程存储器硬件模块的另一个名称为eFuseIP核。

图1为本申请实施例提供的一次性可编程存储器控制系统的模块框图，如图1所示，本申请实施例提供的一次性可编程存储器控制系统包括：直接读写单元、映射单元、控制单元以及一次性可编程存储器硬件模块；

直接读写单元用于接收第一写入信号或第一读取信号，将第一写入信号或第一读取信号进行串并转换后输出第二写入信号或第二读取信号；当编程(烧写)一次性可编程存储器硬件模块(指烧写数据)时，直接读写单元用于接收与一次性可编程存储器控制系统耦接的芯片输出的串行的第一写入信号，并将串行的第一写入信号转换为并行的第二写入信号输出；当读取一次性可编程存储器硬件模块(指读取数据)时，直接读写单元用于接收与一次性可编程存储器控制系统耦接的芯片输出的串行的第一读取信号，并将串行的第一读取信号转换为并行的第二读取信号输出；其中，第二写入信号用于将数据烧写至一次性可编程存储器硬件模块，第二读取信号用于读取一次性可编程存储器硬件模块中的数据，通常写入信号和读取信号为一次性可编程存储器控制系统可识别的访问指令。

图5为本申请实施例提供的一次性可编程存储器控制系统的示意图，在一些实施例中，如图5所示，直接读写单元包括JTAG测试访问端口和JTAG测试数据寄存器(JTAG，Joint Test Action Group，联合测试工作组)；其中，JTAG测试访问端口用于接收第一写入信号或第一读取信号，将第一写入信号或第一读取信号输出至所述JTAG测试数据寄存器；JTAG测试数据寄存器用于将第一写入信号或第一读取信号进行串并转换后输出第二写入信号或第二读取信号；当编程一次性可编程存储器硬件模块时，JTAG测试访问端口用于接收芯片输出的串行的第一写入信号并输出，JTAG测试数据寄存器用于将芯片输出的串行的第一写入信号转换为并行的第二写入信号输出；当读取一次性可编程存储器硬件模块时，JTAG测试访问端口用于接收芯片输出的串行的第一读取信号并输出，JTAG测试数据寄存器用于将芯片输出的串行的第一读取信号转换为并行的第二读取信号输出。

在一些实施例中，本申请实施例提供的一次性可编程存储器控制系统基于直接读写单元实现如下功能：

第二读取信号读取一次性可编程存储器硬件模块中的数据时，依次读取所述一次性可编程存储器硬件模块每一个地址上的数据，即通过JTAG控制一次性可编程存储器控制单元(即控制单元)逐个地址读取一次性可编程存储器硬件模块中的数据。

第二写入信号将数据烧写至一次性可编程存储器硬件模块时，依次将数据的每一个比特烧写至一次性可编程存储器硬件模块，即通过JTAG控制一次性可编程存储器控制单元逐个比特将数据烧写至一次性可编程存储器硬件模块中。

应当明确，本申请实施例提供的一次性可编程存储器控制系统，直接读写单元不具备生成读取信号/指令或生成写入信号/指令的功能，一次性可编程存储器硬件模块控制系统集成于FPGA上，JTAG测试访问端口进一步耦接至FPGA的专用I/O端口，具体地，JTAG测试访问端口的引脚TCK、TMS、TDI、TDO与FPGA的相应引脚耦接，用于使JTAG测试访问端口能接收到FPGA输出的第一写入信号、第一读取信号、调试信号等，此外，JTAG测试访问端口还可以耦接至FPGA的fabric模块，接收fabric模块输出的第一写入信号、第一读取信号、调试信号等，其中，上述的TCK、TMS、TDI、TDO详细可参见JTAG的国际标准测试协议(IEEE1149.1兼容)，本申请实施例在此不多叙述，fabric在FPGA中可以理解为FPGA中区别于原语和IP核的内部逻辑或理解为FPGA的软逻辑，FPGA的软逻辑指用户使用FPGA可重复编程资源构成的功能电路，本申请实施例在此不多叙述。

映射单元用于产生第三读取信号以读取一次性可编程存储器硬件模块中的数据，以及备份一次性可编程存储器硬件模块中的数据，当不使用直接读写单元读取一次性可编程存储器硬件模块中的数据时，还能通过映射单元产生第三读取信号间接读取一次性可编程存储器硬件模块中的数据，其中，在FPGA上电复位后(即一次性可编程存储器控制系统上电)，待FPGA的上电复位信号解复位后映射单元产生第三读取信号，第三读取信号用于将一次性可编程存储器硬件模块中的数据读取至映射单元，通常第三读取信号表示为一次性可编程存储器控制系统可识别的访问指令。

如图5所述，映射单元包括一次性可编程存储器数据映射表和状态机，一次性可编程存储器硬件模块数据映射表用于存储读取到的一次性可编程存储器硬件模块中的数据，状态机用于控制映射单元的运行，即状态机获取到FPGA的上电复位信号解复位的信息后，使映射单元产生第三读取信号输出。

在一些实施例中，图2为本申请实施例提供的一次性可编程存储器控制系统的模块框图，如图2所示，本申请实施例提供的一次性可编程存储器控制系统还包括上电复位单元，上电复位单元与映射单元耦接，用于在一次性可编程存储器控制系统上电后产生上电解复位信号输出至所述映射单元，具体地，一次性可编程存储器控制系统的上电复位单元与FPGA的上电复位模块耦接或一次性可编程存储器控制单元的上电复位单元即为FPGA的上电复位模块，FPGA上电后，等待FPGA的上电复位信号发生解复位后，上电复位单元产生上电解复位信号输出至所述映射单元，其中上电解复位信号用于驱使映射单元产生第二读取信号。

在一些实施例中，本申请实施例提供的一次性可编程存储器控制系统基于映射单元还实现如下功能：

第三读取信号读取一次性可编程存储器硬件模块中的数据存储至数据映射表，第三读取信号读取一次性可编程存储器硬件模块中的数据时，依次读取所述一次性可编程存储器硬件模块每一个地址上的数据，即通过映射单元控制一次性可编程存储器控制单元逐个地址读取一次性可编程存储器硬件模块中的数据，其触发条件为FPGA上电完成后，上电复位信号解复位，由映射单元中的状态机控制一次性可编程存储器控制单元逐个地址读取一次性可编程存储器硬件模块中的数据。

在一些实施例中，如图1-5所示，直接读写单元还与映射单元耦接，直接读写单元还用于接收FPGA输出的调试信号并输出至映射单元，调试信号用于修改存储于映射单元中的数据，通常调试信号表示为一次性可编程存储器控制系统可识别的访问指令；在对一次性可编程存储器硬件模块进行编程之前，应先调试所编程的内容，然而一次性可编程存储器只允许编程一次，因此通过修改映射单元数据映射表中的数据以调试一次性可编程存储器控制系统，一次性可编程存储器控制系统上电复位解复位之前，直接读写单元输出调试信号以修改数据映射表中的数据，等待通过映射单元调试完数据后再将调试好的数据通过写入信号烧写至一次性可编程存储器硬件模块。

应当明确的是，在一次性可编程存储器硬件模块被编程之前，应先通过映射单元调试待编程的一次性可编程存储器数据，当映射单元中不存在数据时(即第一次调试时)，应先根据调试信号将数据存储至映射单元，在调试成功前可以不断输出调试信号以修改存储至映射单元中的数据，在调试成功后再通过直接读写单元将数据烧写至一次性可编程存储器硬件模块，此时一次性可编程存储器硬件模块中的数据与映射单元中存储的数据相同，此外，映射单元在一次性可编程存储器硬件模块被编程后仍然可以继续读取一次性可编程存储器硬件模块中的数据。

控制单元用于接收第二写入信号或接收第二读取信号，根据第二写入信号将数据烧写至一次性可编程存储器硬件模块，或根据第二读取信号读取一次性可编程存储器硬件模块中的数据，以及用于接收第三读取信号，根据第三读取信号读取一次性可编程存储器硬件模块中的数据。在编程一次性可编程存储器硬件模块时，控制单元接收第二写入信号并根据接收到的第二写入信号将数据烧写至一次性可编程存储器硬件模块，应当明确，第二写入信号已包括有数据；在使用直接读写单元读取一次性可编程存储器硬件模块时，控制单元根据第二读取信号读取一次性可编程存储器硬件模块中的数据；在使用映射单元读取一次性可编程存储器硬件模块时，控制单元根据第三读取信号读取一次性可编程存储器硬件模块中的数据。

在一些实施例中，如图1-5所示，控制单元包括读控制单元、写控制单元和第二选通单元。

当读取一次性可编程存储器硬件模块时，读控制单元运行，读控制单元接收第二读取信号输出至第二选通单元，或接收第三读取信号输出至第二选通单元，应当明确，第二读取信号或第三读取信号之所以先经过读控制单元输出的目的为控制第二读取信号或所述第三读取信号读取一次性可编程存储器硬件模块中的数据的建立时间和保持时间；如图5所示，读控制单元包括读控制寄存器表和状态机。

当编程一次性可编程存储器硬件模块时，写控制单元运行，写控制单元接收第二写入信号输出至第二选通单元，应当明确，第二写入信号之所以先经过写控制单元输出的目的为控制所述第一写入信号烧写数据至一次性可编程存储器硬件模块的建立时间和保持时间；如图5所示，写控制单元包括写控制寄存器表和状态机。

当读取一次性可编程存储器硬件模块时，第二选通单元接收第二读取信号或第三读取信号，并将第二读取信号或第三读取信号输出至一次性可编程存储器硬件模块，当编程一次性可编程存储器硬件模块时，第二选通单元接收第二写入信号输出至一次性可编程存储器硬件模块，设置第二选通单元的目的为实现读控制单元的输出信号和写控制单元的输出信号的分时复用，分时复用(Time Division Multiplexing，TDM)，是采用同一物理连接的不同时段来传输不同的信号，能达到多路传输的目的。在网络中应用于用一条线路传输多路数据；如图5所示，第二选通单元为一次性可编程存储器接口，用于实现读控制单元的输出信号和写控制单元的输出信号的分时复用。

在一些实施例中，本申请实施例提供的一次性可编程存储器控制系统还包括第一选通单元，因为直接读写单元和映射单元均要与控制单元耦接，其中，直接读写单元分别与读控制单元和写控制单元耦接，映射单元与读控制单元耦接，即读控制单元需要设置额外的接口以连接直接读写单元和映射单元，本申请实施例设置第一选通单元以减少读控制单元上的接口数量。

图3为本申请实施例提供的一次性可编程存储器控制系统的模块框图，如图3所示，第一选通单元的输入端分别与直接读写单元和映射单元耦接，当编程一次性可编程存储器硬件模块时，第一选通单元接收第二写入信号并输出第二写入信号至控制单元，当通过直接读写单元读取一次性可编程存储器硬件模块时，第一选通单元接收第二读取信号并输出第二读取信号至控制单元；当通过映射单元读取一次性可编程存储器硬件模块中的数据时，第一选通单元接收第三读取信号并输出第三读取信号至控制单元；因为存在直接读写单元和映射单元两个输入端，所以本申请实施例设置第一选通单元，用于选择所述第二写入信号或所述第二读取信号输出，或选择所述第三读取信号输出。

在一些实施例中，第一选通单元为选择器，以选择所述第二写入信号或所述第一读取信号输出，或选择所述第三读取信号输出。

在一些实施例中，图4为本申请实施例提供的一次性可编程存储器控制系统的模块框图，如图4所示，本申请实施例提供的一次性可编程存储器控制系统，还包括：

外围总线读写单元，外围总线读写单元分别与读控制单元和写控制单元耦接，具体地，外围总线读写单元通过控制单元的外围总线接口与控制单元耦接，当编程一次性可编程存储器硬件模块时，用于输出第四写入信号至写控制单元，当读取一次性可编程存储器硬件模块时，用于输出第四读取信号至读控制单元，第四写入信号用于将数据烧写至一次性可编程存储器硬件模块，第四读取信号用于读取一次性可编程存储器硬件模块中的数据，通常第四写入信号和第四读取信号表示为一次性可编程存储器控制系统可识别的访问指令，外围总线读写单元为包括外围总线接口的集成电路模块，通常该集成电路模块为FPGA的其余功能模块，如控制单元能通过外围总线接口与FPGA的各个功能模块耦接，进一步扩展了本申请实施例提供的一次性可编程存储器控制系统的应用。

在一些实施例中，本申请实施例提供的一次性可编程存储器控制系统基于外围总线读写单元还实现如下功能：

第四读取信号读取一次性可编程存储器硬件模块中的数据时，依次读取一次性可编程存储器硬件模块每一个地址上的数据，即通过外围总线控制一次性可编程存储器控制单元逐个地址读取一次性可编程存储器硬件模块中的数据；

第四写入信号将数据烧写至一次性可编程存储器硬件模块时，依次将数据的每一个比特烧写至一次性可编程存储器硬件模块，即通过外围总线控制一次性可编程存储器控制单元逐个比特将数据烧写至一次性可编程存储器硬件模块。

应当明确的是，本申请实施例提供的一次性可编程存储器控制系统，除能实现逐个地址读取一次性可编程存储器硬件模块中的数据或实现逐个比特将数据烧写至一次性可编程存储器硬件模块外，依然能实现同时读取多个地址上的一次性可编程存储器硬件模块中的数据，以及实现烧写多比特的数据至一次性可编程存储器硬件模块。

本申请实施例提供的一次性可编程存储器控制系统，解决了现有的一次性可编程存储器控制系统控制端口多且接收的信号复杂的技术问题，还解决了现有的一次性可编程存储器控制系统通用性和复用性差的技术问题，以及还解决了现有的一次性可编程存储器控制系统不支持逐个比特烧写数据和现有的一次性可编程存储器控制系统不支持逐个地址读取数据的技术问题。本申请实施例提供的一次性可编程存储器控制系统，一次性可编程存储器控制系统还设置APB标准接口(Advanced Peripheral Bus，外围总线)，可以将一次性可编程存储器硬件模块中的数据存储在本地寄存器并通过APB访问。

基于上述实施例提供的一次性可编程存储器控制系统，本申请实施例进一步提供一种FPGA(Field Programmable Gate Array，现场可编程门阵列)，包括有上述实施例提供的一次性可编程存储器控制系统。

以上内容是结合具体的实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应视为本申请的保护范围。

Claims (11)

1.一种一次性可编程存储器控制系统，其特征在于，包括：直接读写单元、映射单元、控制单元以及一次性可编程存储器硬件模块；

所述直接读写单元，用于接收第一写入信号或第一读取信号，将所述第一写入信号或所述第一读取信号进行串并转换后输出第二写入信号或第二读取信号；所述第二写入信号用于将数据烧写至所述一次性可编程存储器硬件模块，所述第二读取信号用于读取所述一次性可编程存储器硬件模块中的数据；

所述映射单元，用于产生第三读取信号以读取所述一次性可编程存储器硬件模块中的数据，以及备份所述一次性可编程存储器硬件模块的数据；

所述控制单元，用于接收所述第二写入信号或接收所述第二读取信号，根据所述第二写入信号将数据烧写至所述一次性可编程存储器硬件模块，或根据所述第二读取信号读取所述一次性可编程存储器硬件模块中的数据，以及用于接收所述第三读取信号，根据所述第三读取信号读取所述一次性可编程存储器硬件模块中的数据。

2.如权利要求1所述的一次性可编程存储器控制系统，其特征在于，还包括：

第一选通单元，用于接收所述第二写入信号或所述第二读取信号，或接收所述第三读取信号，选择所述第二写入信号或所述第二读取信号输出至所述控制单元，或选择所述第三读取信号输出至所述控制单元。

3.如权利要求1所述的一次性可编程存储器控制系统，其特征在于，还包括上电复位单元，用于在所述一次性可编程存储器控制系统上电后产生上电解复位信号输出至所述映射单元，所述上电解复位信号用于驱使所述映射单元产生第二读取信号。

4.如权利要求1所述的一次性可编程存储器控制系统，其特征在于，所述直接读写单元还用于接收调试信号并输出至所述映射单元，根据所述调试信号修改所述映射单元存储的数据。

5.如权利要求2所述的一次性可编程存储器控制系统，其特征在于，所述控制单元包括读控制单元、写控制单元和第二选通单元；

所述读控制单元，用于接收所述第二读取信号输出至所述第二选通单元，或接收所述第三读取信号输出至所述第二选通单元，以及用于控制所述第二读取信号或所述第三读取信号读取所述一次性可编程存储器硬件模块中的数据的建立时间和保持时间；

所述写控制单元，用于接收所述第二写入信号输出至所述第二选通单元，以及用于控制所述第一写入信号烧写数据至一次性可编程存储器硬件模块的建立时间和保持时间；

所述第二选通单元，用于接收所述第二写入信号或所述第二读取信号，或接收所述第三读取信号，选择所述第二写入信号或所述第二读取信号输出至所述一次性可编程存储器硬件模块，或选择所述第三读取信号输出至所述一次性可编程存储器硬件模块。

6.如权利要求1所述的一次性可编程存储器控制系统，其特征在于，所述直接读写单元包括JTAG测试访问端口和JTAG测试数据寄存器；

所述JTAG测试访问端口，用于接收第一写入信号或第一读取信号，将所述第一写入信号或所述第一读取信号输出至所述JTAG测试数据寄存器；

所述JTAG测试数据寄存器，用于将所述第一写入信号或所述第一读取信号进行串并转换后输出第二写入信号或第二读取信号。

7.如权利要求5所述的一次性可编程存储器控制系统，其特征在于，还包括：

外围总线读写单元，用于产生第四写入信号输出至所述写控制单元，或产生第四读取信号输出至所述读控制单元，所述外围总线读写单元为包括外围总线接口的集成电路模块，所述第四写入信号用于将数据烧写至所述一次性可编程存储器硬件模块，所述第四读取信号用于读取所述一次性可编程存储器硬件模块中的数据。

8.如权利要求1所述的一次性可编程存储器控制系统，其特征在于，还包括：

所述第二读取信号读取所述一次性可编程存储器硬件模块中的数据时，依次读取所述一次性可编程存储器硬件模块每一个地址上的数据；

所述第二写入信号将数据烧写至所述一次性可编程存储器硬件模块时，依次将数据的每一个比特烧写至所述一次性可编程存储器硬件模块。

9.如权利要求1所述的一次性可编程存储器控制系统，其特征在于，还包括：

所述第三读取信号读取所述一次性可编程存储器硬件模块中的数据时，依次读取所述一次性可编程存储器硬件模块每一个地址上的数据。

10.如权利要求7所述的一次性可编程存储器控制系统，其特征在于，还包括：

所述第四读取信号读取所述一次性可编程存储器硬件模块中的数据时，依次读取所述一次性可编程存储器硬件模块每一个地址上的数据；

所述第四写入信号将数据烧写至所述一次性可编程存储器硬件模块时，依次将数据的每一个比特烧写至所述一次性可编程存储器硬件模块。

11.一种FPGA，其特征在于，包括权利要求1-10任一项权利要求所述的一次性可编程存储器控制系统。

Images