KR102141800B1 - 반도체 메모리 장치의 고속 번인 테스트 시스템 - Google Patents

반도체 메모리 장치의 고속 번인 테스트 시스템 Download PDF

Info

Publication number
KR102141800B1
KR102141800B1 KR1020180032519A KR20180032519A KR102141800B1 KR 102141800 B1 KR102141800 B1 KR 102141800B1 KR 1020180032519 A KR1020180032519 A KR 1020180032519A KR 20180032519 A KR20180032519 A KR 20180032519A KR 102141800 B1 KR102141800 B1 KR 102141800B1
Authority
KR
South Korea
Prior art keywords
semiconductor memory
burn
memory devices
scan
scan mode
Prior art date
Application number
KR1020180032519A
Other languages
English (en)
Other versions
KR20190110723A (ko
Inventor
유호상
옥두환
Original Assignee
주식회사 엑시콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엑시콘 filed Critical 주식회사 엑시콘
Priority to KR1020180032519A priority Critical patent/KR102141800B1/ko
Publication of KR20190110723A publication Critical patent/KR20190110723A/ko
Application granted granted Critical
Publication of KR102141800B1 publication Critical patent/KR102141800B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56004—Pattern generation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G11C2029/3602—Pattern generator

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 패키지 된 반도체 메모리 장치의 번-인 테스트 시스템에 관한 것으로서, 번인 보드에 실장된 복수개의 반도체 메모리 장치를 스캔(Write & Read) 시에 반도체 메모리 장치의 Command 영역들에서 동시에 스캔할 수 있는 영역과 순차적으로 스캔하여야 하는 영역을 구분하여 스캔 제어되도록 하는 스캔 변환 모드부를 구비하여 반도체 메모리 장치의 번-인 테스트 시간을 단축할 수 있다.

Description

반도체 메모리 장치의 고속 번인 테스트 시스템{Speedy burn-in test system of semiconductor memory device}
본 문서는 반도체 메모리 장치의 테스트 시스템에 관한 것으로서, 특히 패키지 된 반도체 메모리 장치의 번-인 테스트 시스템에 관한 것이다.
반도체 메모리 장치의 생산 공정에 있어서, 양품 판정된 반도체 메모리 장치를 패키지(Package) 된 상태에서 신뢰성 검증을 위해 다수의 패키지 된 반도체 메모리 장치, 즉 복수개의 DUT(Device Under Test)를 번인 보드(Burn-In Board)에 실장을 한 후에, 번인 보드를 번인 테스트 시스템의 챔버(Chamber)안에서 일정 시간 동안 극한 환경을 조성하여 노후화(Aging)를 가속시켜 반도체 메모리 장치의 기능 및 성능의 신뢰성을 검증하는 공정을 거치게 된다. 일반적으로 노후화 가속 조건은 전압과 온도 및 테스트 시간에 의해 결정된다.
번인 테스트 시스템을 구동하여 번인 테스트를 수행할 경우에 다수의 DUT를 개별적으로 테스트를 하여야 하므로 테스트 시간이 길어지게 되는 문제가 발생되어 전체 테스트 시간을 단축시키는 것이 중요한 과제로 대두되고 있다.
한국특허공보(공개공보번호: 10-2016-0051491, “번인 테스트 시간 최소화 방법 및 그 장치”)는 하나 이상의 스캔 패턴을 복수개의 스캔 섹션으로 분할하고, 스캔 섹션별로 할당된 시프트 주파수를 이용하여 스캔 패턴을 스캔 체인에 시프트하면서 번인 테스트를 수행하는 것에 관한 것인데, 반도체 메모리 장치의 스캔(Write & Read)을 동시 및 순차적으로 선택 제어 되어 효율적인 스캔을 하는 방법에 대해서는 개시되어 있지 않다.
본 발명은 패키지 된 반도체 메모리 장치의 번-인 테스트 시스템에 관한 것으로서, 번인 보드에 실장된 복수개의 반도체 메모리 장치의 스캔(Write & Read) 동작을 효율적으로 제어하여 테스트 시간을 단축하는 것을 목적으로 한다.
이러한 목적을 달성하기 위한 일 양상에 따른 반도체 메모리 장치의 번인 테스트 시스템은,
번인 보드에 실장된 복수개의 반도체 메모리 장치에 개별 라인으로 각각 연결되어, 스캔 모드를 변환하고 이에 따라 복수개의 반도체 메모리 장치에 스캔 액티베이션 신호를 제공하는 스캔 모드 변환부와,
번인 보드에 실장된 복수개의 반도체 메모리 장치에 공통 라인으로 연결되어, 제어부로부터 명령 신호를 받아 테스트 패턴 데이터를 발생하고 테스트 패턴 데이터를 복수개의 반도체 메모리 장치에 제공하여 스캔 동작을 수행하는 패턴 데이터 발생부와,
스캔 모드 변환부에 연결되어 스캔 모드 변환부에 스캔 제어 신호를 제공하는 제어부와,
스캔 모드 변환부는,
쓰기 스캔 모드에서는 복수개의 반도체 메모리 장치가 동시에 쓰기 동작이 수행되도록 스캔 제어되고,
읽기 스캔 모드에서는 복수개의 반도체 메모리 장치를 동시에 읽기 위한 동작이 수행되도록 하는 메인 스캔 모드와 복수개의 반도체 메모리 장치를 순차적으로 읽기 위한 동작이 수행되도록 하는 서브 스캔 모드로 구분되어 스캔 제어되는 것을 특징으로 하는 반도체 메모리 장치의 번인 테스트 시스템을 구성한다.
본 발명은 쓰기 스캔과 읽기 스캔을 메모리 반도체 장치의 테스트 환경에 따라 동시에 및 순차적으로 효율적인 수행을 하도록 제어함으로써 테스트 시간을 줄일 수 있다.
도 1은 일 실시예에 따른 번인 보드에 실장된 복수개의 반도체 메모리 장치를 테스트 하기 위한 반도체 메모리 장치의 스캔 동작을 설명하는 도면이다.
도 2는 일 실시예에 따른 번인 보드에 실장된 복수개의 반도체 메모리 장치를 테스트 하기 위한 반도체 메모리 장치의 번인 테스트 시스템을 설명하는 도면이다.
도 3은 일 실시예에 따른 쓰기 스캔 모드에서 쓰기 동작을 수행하는 반도체 메모리 장치의 번인 테스트 시스템을 설명하는 도면이다.
도 4는 일 실시예에 따른 읽기 스캔 모드에서 메인 스캔 모드와 서브 스캔 모드가 구분되어 읽기 동작을 수행하는 반도체 메모리 장치의 번인 테스트 시스템을 설명하는 도면이다.
이하, 첨부된 도면을 참조하여 기술되는 바람직한 실시예를 통하여 본 발명을 당업자가 용이하게 이해하고 재현할 수 있도록 상세히 기술하기로 한다. 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명 실시예들의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 본 발명 명세서 전반에 걸쳐 사용되는 용어들은 본 발명 실시예에서의 기능을 고려하여 정의된 용어들로서, 사용자 또는 운용자의 의도, 관례 등에 따라 충분히 변형될 수 있는 사항이므로, 이 용어들의 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
또한, 전술한, 그리고 추가적인 발명의 양상들은 후술하는 실시예들을 통해 명백해질 것이다. 본 명세서에서 선택적으로 기재된 양상이나 선택적으로 기재된 실시예의 구성들은 비록 도면에서 단일의 통합된 구성으로 도시되었다 하더라도 달리 기재가 없는 한 당업자에게 기술적으로 모순인 것이 명백하지 않다면 상호간에 자유롭게 조합될 수 있는 것으로 이해된다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
도 1은 일 실시예에 따른 번인 보드에 실장된 복수개의 반도체 메모리 장치를 테스트 하기 위한 반도체 메모리 장치의 스캔 동작을 설명하는 도면이다. 도시된 바와 같이, 번인 보드(200)는 번인 테스트를 위해 복수개의 반도체 메모리 장치(DUT)를 실장(세팅)하기 위한 사각형의 소켓으로서 다수의 반도체 메모리 장치가 번인 보드에 수용되어 반도체 메모리 장치와 테스트 시스템간에 전기적으로 연결하는 기능을 수행할 수 있다. 도 1에 도시된 복수개의 반도체 메모리 장치(DUT)는 번인 보드(200)에 실장되어 행 마다 스캔(Write & Read)이 이루어 질 수 있다. 예를 들면, 번인 보드(200)에 8개의 반도체 메모리 장치가 횡방향(x축)으로 8개, 종방향(y축)으로 10개가 배열되어 80개가 실장되고 종방향(y축)을 따라 순차적으로 10번의 스캔이 이루어져 1개의 번인 보드를 테스트 완성할 수 있다. 시스템이 고성능일 경우에 복수개의 종을 한번에 스캔할 수 있으며, 예를 들면 도 1에서 두 개의 행이 스캔 단위(1 Cycle)가 되어 총 5번의 스캔이 이루어 질 수 있다. 반도체 메모리 장치의 번인 테스트 시스템(100)에 실장(세팅)되는 번인 보드는 다수일 수 있어 한꺼번에 수용될 수 있다.
스캔(Scan)은 반도체 메모리 장치를 테스트 하기 위하여 반도체 메모리 장치에 데이터를 쓰고(기록하고) 반도체 메모리 장치의 출력 데이터를 읽는 동작을 의미할 수 있다. 반도체 메모리 장치는 DRAM일 수 있다.
도 2는 일 실시예에 따른 번인 보드에 실장된 복수개의 반도체 메모리 장치를 테스트 하기 위한 반도체 메모리 장치의 번인 테스트 시스템을 설명하는 도면이다. 도시된 바와 같이, 번인 보드(200)에 실장된 복수개의 반도체 메모리 장치(DUT1-DUT8)를 테스트 하기 위한 반도체 메모리 장치의 번인 테스트 시스템은, 반도체 메모리 장치의 번인 테스트 시스템(100), 번인 보드(200)를 포함하여 구성될 수 있다. 번인 보드(200)는 반도체 메모리 장치의 번인 테스트 시스템(100)에 세팅된 상태에서 번인 테스트 시스템(100)이 외부의 전원(미도시)으로부터 전력을 공급 받아 번-인 테스트를 수행하게 된다.
일 실시예에 따른 번인 보드(200)에 실장된 복수개의 반도체 메모리 장치를 테스트하기 위한 반도체 메모리 장치의 번인 테스트 시스템(100)에 있어서,
번인 보드(200)에 실장된 복수개의 반도체 메모리 장치에 칩셀렉트 라인(220)이 개별적으로 연결되어, 스캔 모드를 변환하고 이에 따라 복수개의 반도체 메모리 장치(DUT1-DUT8)에 스캔 액티베이션 신호를 제공하는 스캔 모드 변환부(110)와, 번인 보드에 실장된 복수개의 반도체 메모리 장치에 공통 라인으로 연결되어, 제어부(130)로부터 명령 신호를 받아 테스트 패턴 데이터를 발생하고 테스트 패턴 데이터를 복수개의 반도체 메모리 장치(DUT1-DUT8)에 제공하여 스캔 동작을 수행하는 패턴 데이터 발생부(120)와, 스캔 모드 변환부(110)에 연결되어 스캔 모드 변환부(110)에 스캔 제어 신호를 제공하는 제어부(130)를 포함하여 구성될 수 있다. 제어부(130)는 스캔 모드가 변환될 수 있도록 제어 신호를 보내는 CPU일 수 있으며 호스트 컴퓨터 일 수 있다.
상기 스캔 모드 변환부(110)는, 쓰기 스캔 모드에서는 복수개의 반도체 메모리 장치가 동시에 쓰기 동작이 수행되도록 스캔 제어되고, 읽기 스캔 모드에서는, 복수개의 반도체 메모리 장치를 동시에 읽기 위한 동작이 수행되도록 하는 메인 스캔 모드와 복수개의 반도체 메모리 장치를 순차적으로 읽기 위한 동작이 수행되도록 하는 서브 스캔 모드로 구분되어 스캔 제어될 수 있다.
반도체 메모리 장치의 번인 테스트 시스템(100)은 번인 보드(200)에 실장된 복수개의 반도체 메모리 장치(DUT1-DUT8)에 칩셀렉트 라인(220)으로 연결되어, 스캔 모드를 변환하고 이에 따라 복수개의 반도체 메모리 장치에 스캔 액티베이션(Activation) 신호를 제공하여 복수개의 반도체 메모리 장치를 개별적으로 활성화(Active)시키는 스캔 모드 변환부(110)를 포함하여 구성될 수 있다. 칩셀렉트 라인(220)은 개별 라인으로 구성되어 각각의 반도체 메모리 장치에 시간적으로 다른 신호를 제공할 수 있다.
번인 보드(200)는 번인 테스트를 위해 복수개의 반도체 메모리 장치를 실장(세팅)하기 위한 장치로서 도 1과 같이 복수개의 반도체 메모리 장치가 번인 보드 내에서 배열될 수 있다.
스캔(Scan)은 반도체 메모리 장치를 테스트 하기 위하여 반도체 메모리 장치에 데이터를 쓰고(기록하고) 반도체 메모리 장치의 출력 데이터를 읽는 동작(Read)을 의미할 수 있다.
반도체 메모리 장치(DUT)는 Data 포트와 CS(Chip Select) 포트를 포함하여 구성될 수 있는데 Data 포트에 패턴 데이터 발생부(120)가 전기적으로 연결되어 데이터를 송수신할 수 있고 CS 포트에 스캔 모드 변환부(110)가 연결되어 스캔 액티베이션 신호(Chip Select 신호)를 수신하여 반도체 메모리 장치가 활성화(Active)될 수 있다.
번인 보드(200)에 실장된 복수개의 반도체 메모리 장치는 패턴 데이터 발생부(120)에 데이터 라인(210)으로 연결되며 공통 라인으로 연결된다. 따라서 패턴 데이터 발생부(120)에서 생성된 스캔 데이터가 복수개의 반도체 메모리 장치에 동시에 입력되어 동시에 쓰기 동작이 수행될 수 있다.
반도체 메모리 장치(DUT)는 Data 포트와 CS(Chip Select) 포트(Port) 이외에도 어드레스(Address) 포트, 코멘드(Command) 포트가 구비되어 패턴 데이터 발생부(120)와 버스(Bus)에 의해 전기적으로 연결될 수 있다(미도시). 복수개의 반도체 메모리 장치의 Data 포트, CS 포트, 어드레스 포트 및 코멘드 포트는 각각 패턴 데이터 발생부와 공통 라인으로 연결되어 복수개의 반도체 메모리 장치가 해당 코멘드에 반응하여 동시에 활성화 될 수 있다.
스캔 모드 변환부(110)는 복수개의 반도체 메모리 장치(DUT1-DUT8)에 개별 라인으로 연결이 되어 있으므로 복수개의 반도체 메모리 장치(DUT1-DUT8)에 스캔 액티베이션(Activation) 신호를 순차적으로 제공할 수 있고 동시에 제공할 수도 있다. 따라서 복수개의 반도체 메모리 장치(DUT1-DUT8)에 쓰기 스캔 동작을 수행하기 위하여, 모든 반도체 메모리 장치가 액티브(활성화) 된 상태에서 패턴 데이터 발생부가 모든 반도체 메모리 장치에 스캔 데이터를 제공할 수 있다. 또한 복수개의 반도체 메모리 장치(DUT1-DUT8)에 읽기 스캔 동작을 수행하기 위하여 스캔 모드 변환부(110)는 복수개의 반도체 메모리 장치(DUT1-DUT8)를 순차적으로 읽도록 스캔 액티베이션 신호가 제공되고 복수개의 반도체 메모리 장치(DUT1-DUT8)의 출력 데이터가 공통 데이터 라인(210)을 통해 패턴 데이터 발생부(120)를 거쳐 제어부(130)에 순차적으로 입력될 수 있다.
쓰기 동작은 테스트 시간의 단축을 위해 동시에 수행되는 것이 바람직하나, 읽기 동작은 동시에 이루어지면 데이터의 충돌이 일어나므로 순차적으로 수행하는 것이 바람직하다.
제어부(130)는 스캔 모드 변환부(110)에 연결되어 모드 변환 명령 신호를 제공하는 기능을 수행할 수 있고, 패턴 데이터 발생부(120)에 연결되어 패턴 데이터 발생부(120)의 동작을 제어할 수 있다.
또 다른 일 실시예에 따른 반도체 메모리 장치의 번인 테스트 시스템에 있어서 제어부(130)와 스캔 모드 변환부(110)는 하나의 구성으로 통합되어 통합된 기능을 수행할 수 있다.
도 3은 일 실시예에 따른 쓰기 스캔 모드에서 쓰기 동작을 수행하는 반도체 메모리 장치의 번인 테스트 시스템을 설명하는 도면이다. 도시된 바와 같이, 반도체 메모리 디바이스, 특히 DRAM(SDRAM 포함)은 일반적으로 ACT(Activate), WR(Write), PRE(Precharge)를 포함한 Command(CMD) 영역으로 구분되어 제어부로부터 각각의 명령 신호(Command signal)를 수신 받아 쓰기(Write) 동작이 수행된다.
일 실시예에 따른 반도체 메모리 장치의 번인 테스트 시스템에 있어서,
스캔 모드 변환부가 쓰기 동작을 할 경우 복수개의 반도체 메모리 장치를 동시에 쓰기 위한 동작이 스캔 제어될 수 있다.
도시된 바와 같이 스캔 모드 변환부는 ACT Command 영역, WR Command 영역 및 PRE Command 영역이 동시에 활성화될 수 있게 하여 테스트 시간을 줄일 수 있다. 쓰기 동작에서는 각 반도체 메모리 장치에 동일한 데이터가 기록되므로, 공통적으로 동작할 수 있는 Command(CMD) 영역에 대하여 이와 같이 동시에 활성화하여도 데이터 충돌의 문제가 발생하지 않으므로 순차적으로 활성화할 필요가 없게 된다. 동시에 활성화한다는 의미는 업계 통념상 동시를 의미하는 정도의 시간차 범위 내로 해석하여야 한다.
도 4는 일 실시예에 따른 읽기 스캔 모드에서 메인 스캔 모드와 서브 스캔 모드가 구분되어 읽기 동작을 수행하는 반도체 메모리 장치의 번인 테스트 시스템을 설명하는 도면이다. 도시된 바와 같이, 반도체 메모리 디바이스, 특히 DRAM(SDRAM 포함)은 일반적으로 ACT(Activate), RD(Read), PRE(Precharge)를 포함한 Command(CMD) 영역으로 구분되어 제어부로부터 각각의 명령 신호(Command signal)를 수신 받아 읽기 동작이 수행된다.
일 실시예에 따른 반도체 메모리 장치의 번인 테스트 시스템에 있어서
스캔 모드 변환부가 읽기 동작을 할 경우, 복수개의 반도체 메모리 장치를 동시에 읽기 위한 동작이 수행되도록 하는 메인 스캔 모드와 복수개의 반도체 메모리 장치를 순차적으로 읽기 위한 동작이 수행되도록 하는 서브 스캔 모드로 구분되어 스캔 제어될 수 있다.
도시된 바와 같이 스캔 모드 변환부는 메인 스캔 모드(실선)로 변환되어 ACT Command 영역과 PRE Command 영역이 동시에 활성화될 수 있게 하여 각각의 반도체 메모리 장치를 번인 테스트할 때 마다 ACT Command 영역과 PRE Command 영역을 활성화시키는 작업을 할 필요가 없으므로 전체 테스트 시간을 줄일 수 있게 되고, 서브 스캔 모드(점선)로 변환되어 반도체 메모리 장치(DUT1- DUT8)의 RD Command 영역이 순차적으로 활성화될 수 있게 하여 각 반도체 메모리 장치를 읽기 동작에 따른 데이터 충돌을 방지할 수 있다. 이와 같이 읽기 동작 수행 시에 메인 스캔 모드와 서브 스캔 모드를 구분하여 동작을 하면 반도체 메모리 장치의 데이터 충돌을 방지를 도모하면서 테스트 시간을 줄일 수 있게 된다.
100 : 반도체 메모리 장치의 번인 테스트 시스템
110 : 스캔 모드 변환부
120 : 패턴 데이터 발생부
130 : 제어부
200 : 번인 보드
210 : 데이터 라인
220 : 칩셀렉트 라인

Claims (3)

  1. 번인 보드에 실장된 복수개의 반도체 메모리 장치를 테스트 하기 위한 반도체 메모리 장치의 번인 테스트 시스템에 있어서,
    번인 보드에 실장된 복수개의 반도체 메모리 장치에 개별 라인으로 각각 연결되어, 스캔 모드를 변환하고 이에 따라 복수개의 반도체 메모리 장치에 스캔 액티베이션 신호를 제공하는 스캔 모드 변환부;
    번인 보드에 실장된 복수개의 반도체 메모리 장치에 공통 라인으로 연결되어, 제어부로부터 명령 신호를 받아 테스트 패턴 데이터를 발생하고 테스트 패턴 데이터를 복수개의 반도체 메모리 장치에 제공하여 스캔 동작을 수행하는 패턴 데이터 발생부; 및
    스캔 모드 변환부에 연결되어 스캔 모드 변환부에 스캔 제어 신호를 제공하는 제어부;를 포함하여 번인 테스트를 진행하고,
    스캔 모드 변환부는,
    쓰기 스캔 모드에서는 복수개의 반도체 메모리 장치에 구비된 ACT Command 영역, WR Command 영역 및 PRE Command 영역이 동시에 활성화되도록 스캔 제어되고,
    읽기 스캔 모드에서는 복수개의 반도체 메모리 장치에 구비된 ACT Command 영역 및 PRE Command 영역이 동시에 활성화 되도록 하는 메인 스캔 모드와, 복수개의 반도체 메모리 장치에 구비된 RD Command 영역이 순차적으로 활성화되도록 하는 서브 스캔 모드로 구분되어 스캔 제어되는 것을 특징으로 하는 반도체 메모리 장치의 번인 테스트 시스템.
  2. 제1항에 있어서, 반도체 메모리 장치는 DRAM인 것을 특징으로 하는 반도체 메모리 장치의 번인 테스트 시스템.
  3. 제1항에 있어서, 스캔 모드 변환부는 번인 보드에 실장된 복수개의 반도체 메모리 장치의 칩셀렉트 포트에 연결되고, 패턴 데이터 발생부는 번인 보드에 실장된 복수개의 반도체 메모리 장치의 데이터 포트에 연결되는 것을 특징으로 하는 반도체 메모리 장치의 번인 테스트 시스템.

KR1020180032519A 2018-03-21 2018-03-21 반도체 메모리 장치의 고속 번인 테스트 시스템 KR102141800B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180032519A KR102141800B1 (ko) 2018-03-21 2018-03-21 반도체 메모리 장치의 고속 번인 테스트 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180032519A KR102141800B1 (ko) 2018-03-21 2018-03-21 반도체 메모리 장치의 고속 번인 테스트 시스템

Publications (2)

Publication Number Publication Date
KR20190110723A KR20190110723A (ko) 2019-10-01
KR102141800B1 true KR102141800B1 (ko) 2020-08-06

Family

ID=68207421

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180032519A KR102141800B1 (ko) 2018-03-21 2018-03-21 반도체 메모리 장치의 고속 번인 테스트 시스템

Country Status (1)

Country Link
KR (1) KR102141800B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100274710B1 (ko) * 1996-06-27 2000-12-15 가네꼬 히사시 결함이 있는 디바이스의 영향 없이 반도체 디바이스를 시험하는 시스템 및 그것에 사용되는 시험 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929867B1 (ko) * 2007-05-22 2009-12-04 프롬써어티 주식회사 모니터 번인 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100274710B1 (ko) * 1996-06-27 2000-12-15 가네꼬 히사시 결함이 있는 디바이스의 영향 없이 반도체 디바이스를 시험하는 시스템 및 그것에 사용되는 시험 방법

Also Published As

Publication number Publication date
KR20190110723A (ko) 2019-10-01

Similar Documents

Publication Publication Date Title
US6311300B1 (en) Semiconductor testing apparatus for testing semiconductor device including built in self test circuit
US6457141B1 (en) Semiconductor device with embedded memory cells
KR100556639B1 (ko) 반도체 검사 장치, 반도체 집적 회로 장치, 및 반도체 집적 회로 장치의 검사 방법
US20030120985A1 (en) Method and apparatus for memory self testing
JP4334285B2 (ja) 半導体試験装置及びその制御方法
JP4757910B2 (ja) 半導体装置およびシステム
KR20190061957A (ko) 반도체 장치 및 이를 포함하는 시스템
KR102409926B1 (ko) 테스트 장치 및 이를 포함하는 테스트 시스템
US7681096B2 (en) Semiconductor integrated circuit, BIST circuit, design program of BIST circuit, design device of BIST circuit and test method of memory
KR19980032494A (ko) 메모리 시험장치
JP3031883B2 (ja) 併合データ出力モードおよび標準動作モードとして動作する集積回路素子を一緒に検査することができる検査基板
US6907385B2 (en) Memory defect redress analysis treating method, and memory testing apparatus performing the method
KR102141800B1 (ko) 반도체 메모리 장치의 고속 번인 테스트 시스템
KR20140013893A (ko) 메모리 코어 트레이닝 방법 및 메모리 시스템
US7248068B2 (en) Semiconductor device and method for testing semiconductor device
US20070159201A1 (en) Built-in self test for system in package
US20160291082A1 (en) Semiconductor devices, semiconductor systems including the same, methods of testing the same
US7434125B2 (en) Integrated circuit, test system and method for reading out an error datum from the integrated circuit
US20080028104A1 (en) Semiconductor device and operation control method of semiconductor device
KR100660640B1 (ko) 웨이퍼 자동선별 테스트를 위한 데이터 기입 장치 및 방법
US20170186469A1 (en) Memory circuit and stack type memory system including the same
KR102015505B1 (ko) Ｄａ 모드시 테스트 효율을 향상시킨 반도체 메모리 장치의 채널 제어 회로
US10574238B2 (en) Inspection circuit, semiconductor storage element, semiconductor device, and connection inspection method
TWI471575B (zh) 預燒板、系統及方法
KR101522292B1 (ko) 메모리 테스트 동시 판정 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right