KR100929867B1 - 모니터 번인 시스템 - Google Patents

모니터 번인 시스템 Download PDF

Info

Publication number
KR100929867B1
KR100929867B1 KR1020070049789A KR20070049789A KR100929867B1 KR 100929867 B1 KR100929867 B1 KR 100929867B1 KR 1020070049789 A KR1020070049789 A KR 1020070049789A KR 20070049789 A KR20070049789 A KR 20070049789A KR 100929867 B1 KR100929867 B1 KR 100929867B1
Authority
KR
South Korea
Prior art keywords
burn
signal
test
memory
field effect
Prior art date
Application number
KR1020070049789A
Other languages
English (en)
Other versions
KR20080102827A (ko
Inventor
김형석
Original Assignee
프롬써어티 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프롬써어티 주식회사 filed Critical 프롬써어티 주식회사
Priority to KR1020070049789A priority Critical patent/KR100929867B1/ko
Publication of KR20080102827A publication Critical patent/KR20080102827A/ko
Application granted granted Critical
Publication of KR100929867B1 publication Critical patent/KR100929867B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 패키징된 메모리 소자를 테스트하는 모니터 번인 시스템에 관한 것으로, 보다 구체적으로 번인 보드에 장착되어 있는 패키징된 복수의 메모리 칩(Device Under Test, DUT)에 각각 안정적이고 동일한 테스트 신호를 제공할 수 있는 모니터 번인 시스템에 관한 것이다.
본 발명에 따른 모니터 번인 시스템은 복수의 메모리 칩에 각각 할당된 구동부에서 생성한 테스트 신호를 각 메모리 칩에 인가함으로써, 번인 보드에 병렬로 장착된 다수의 메모리 칩에 인가되는 테스트 신호에 시간 지연이나 왜곡 등이 발생하지 않는다. 따라서, 번인 보드에 장착되는 메모리 칩의 수에 제한을 받지 않으며 복수의 메모리 칩을 정확하게 검사할 수 있다. 또한, 본 발명에 따른 모니터 번인 시스템은 각 메모리 칩에 할당된 구동부에서 각 메모리 칩만을 위한 테스트 신호를 생성함으로써, 낮은 레벨을 가지는 구동 신호를 사용하여 테스트 신호를 생성할 수 있다.
번인, 모니터 번인, 웨이퍼 번인, 테스트 신호, 왜곡, 시간 지연

Description

모니터 번인 시스템{monitor burn-in system}
도 1은 종래 모니터 번인 시스템을 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시예에 따른 모니터 번인 시스템을 설명하는 도면이다.
도 3은 도 2에 도시되어 있는 구동부를 보다 구체적으로 설명하기 위한 회로도의 일 예를 설명하고 있다.
<도면의 주요 부분에 대한 설명>
1, 10: 번인 보드 2, 20: 제어부
3, 30: 데이터 신호 판단부 4: 구동부
5, 40: 검사부
본 발명은 패키징된 메모리 소자를 테스트하는 모니터 번인 시스템에 관한 것으로, 보다 구체적으로 번인 보드에 장착되어 있는 패키징된 복수의 메모리 칩(Device Under Test, DUT)에 각각 안정적이고 동일한 테스트 신호를 제공할 수 있는 모니터 번인 시스템에 관한 것이다.
일반적으로 번인(Burn-in) 검사는 반도체 집적회로의 공정이 완료된 후 패키징 상태에서 이루어지는 패키지 번인 테스트(Package Burn-in)와 웨이퍼 상태에서 이루어지는 웨이퍼 번인 테스트(Wafer Burn-in)로 나누어진다.
패키지 번인 테스트는 메모리 동작 방법에 따라 정적 번인(static burn-in), 동적 번인(dynamic burn-in), 모니터 번인(monitoring burn-in)으로 나누어진다. 정적 번인은 번인 공정의 초기 적용시 사용된 방식으로 메모리에 전압과 고온의 조건만을 가하여 소자에 스트레스를 인가해주는 번인 방식이다. 한편, 동적 번인은 테스트되는 메모리에 실제 동작하는 상태와 유사한 환경의 조건(전압, 신호, 데이터)을 가하여 번인을 실행하는 방식이다. 정적 번인과 동적 번인은 메모리가 실제 사용되는 환경의 조건을 인가하여 주지만 인가한 환경에서 불량 메모리를 자체 검출할 수 없어 차기 공정에서 불량 메모리를 검출하여야 하는 번거로움이 있다.
모니터 번인 시스템은 번인 공정과 테스트 공정을 동시에 수행할 수 있는 번인 테스트 시스템으로 패키징된 다수의 메모리를 번인 보드의 소켓에 장착하고 장착한 메모리에 일정 시간 동안 메모리가 사용될 조건보다 더 악화된 고온(약 125℃)의 환경에서 통상의 사용 전압(0.5V)보다 높은 전압을 인가하여 메모리의 이상 유무를 테스트하는 시스템이다.
모니터 번인 시스템의 전반적인 구성은 컴퓨터, 메모리 로딩 장치, 번인 보드 및 메인 테스트 장치를 포함하여 구성되며, 이러한 각각의 장치는 통상적으로 독립적인 개별 장치로 구성된다. 각 구성수단의 기능에 대해 설명하면 먼저 컴퓨터는 통상의 개인용 컴퓨터나 워크스테이션으로 구성되어 사용자의 조작에 의해 패 키지 번인 공정에 대한 실행 조건 및 명령을 입력하여 후술하는 메인 테스트 장치에 제공함으로써 패키지 번인 공정을 실행 제어하며, 그에 따른 공정의 진행 상태를 감시하기 위한 수단이다. 메모리 로딩 장치는 테스트를 진행할 메모리 칩을 후술하는 성능측정 보드로 이송하여 로딩 및 정렬하는 기능과 테스트가 완료된 메모리 칩을 언로딩하는 기능을 수행한다. 번인 보드는 메모리 로딩 장치에 의해 로딩된 메모리 칩을 테스트하는 수단으로써, 패키지 번인 테스트를 수행하기 위해 필요한 다수의 측정 디바이스, 메모리 칩의 핀과 번인 보드를 접속시키기 위한 소켓 그리고 테스트 진행 상태를 표시하기 위한 표시수단 등을 포함하여 구성되며, 후술하는 메인 테스트 장치로부터 제공되는 제어신호에 의거하여 패키지 번인 공정에 따른 소정의 전압과 각종 테스트 신호 등을 소켓을 통해 메모리 칩에 제공한다. 그리고 이에 대항하여 메모리 칩으로부터 출력되는 신호를 메인 테스트 장치로 전송한다.
메인 테스트 장치는 상술한 컴퓨터를 통해 입력되는 실행 명령에 의거하여 패키지 번인 공정에 따른 전반적인 테스트 과정을 수행 및 제어하는 메인 구성 수단으로서, 상술한 번인 보드와 연결되어 테스트를 수행하기 위한 소정의 전압 및 각종 테스트 신호를 발생하여 성능측정 보드로 제공한다. 그리고 다시 성능측정 보드로부터 제공되는 출력 신호를 조합하여 그에 상응하는 테스트 결과 신호를 컴퓨터로 전송한다.
도 1은 종래 모니터 번인 시스템을 설명하기 위한 도면이다.
도 1을 참고하여 살펴보면, 패키징된 복수의 메모리 칩1 내지 메모리 칩7이 번인 보드(1)의 소켓에 병렬로 장착되어 있다. 복수의 메모리 칩1 내지 메모리 칩7을 번인 테스트하기 위해 각 메모리 칩에 테스트 데이터를 기록하고 각 메모리 칩에 기록된 테스트 데이터를 판독한다. 각 메모리 칩에 기록한 테스트 데이터와 판독한 테스트 데이터가 동일한지 비교하여 각 메모리 칩의 불량 여부를 판단하게 된다.
각 메모리 칩들에 기록할 테스트 신호를 생성하기 위해, 데이터 신호(T)가 제어부(2)로부터 데이터 신호 판단부(3)로 입력된다. 데이터 신호 판단부(3)는 입력된 데이터 신호(T)의 레벨을 측정하여 하이 신호인지 또는 로우 신호인지 판단하여 그에 대응하는 레벨의 신호를 출력한다.
구동부(4)는 데이터 신호 판단부(3)에서 출력한 신호를 증폭 출력하여 복수의 메모리 칩1 내지 메모리 칩7로 인가되는 테스트 신호를 생성한다. 테스트 신호를 생성하기 위해, 먼저 제어부(2)로부터 구동부(4)로 테스트 신호의 레벨을 제어하기 위한 구동 신호(D)가 입력된다. 메모리 칩1 내지 메모리 칩7이 모드 제어 신호(C)에 의해 기록 모드로 제어되는 경우, 구동부(4)는 입력된 구동 신호(D)의 레벨에 상응하는 레벨로 테스트 신호를 1개 생성하여 번인 보드(1)에 병렬로 접속되어 있는 복수의 메모리 칩1 내지 메모리 칩7로 각각 인가한다. 한편, 메모리 칩1 내지 메모리 칩7이 모드 제어 신호(C)에 의해 판독 모드로 제어되는 경우, 구동부(4)는 메모리 칩1 내지 메모리 칩7에 기록되어 있는 테스트 데이터를 판독하여 검사부(5)로 제공하며, 검사부(5)는 기록한 테스트 데이터와 판독한 테스트 데이터를 비교하여 메모리 칩의 불량 여부를 판단한다.
위에서 설명한 종래 모니터 번인 시스템에서 1개의 구동부(4)에서 생성한 1개의 테스트 신호를 병렬로 접속되어 있는 복수의 메모리칩들(1 내지 7)로 각각 제공한다. 복수의 메모리 칩을 번인 보드(1)에 병렬로 접속시켜 동시에 테스트하는 경우, 구동부(4)에서 출력한 테스트 신호는 메모리 칩1에서 메모리 칩7로 갈수록 왜곡되거나 지연된다. 복수의 메모리 칩1 내지 메모리 칩7에 서로 상이한 테스트 신호가 제공됨으로써, 메모리 칩을 정확하게 검사할 수 없는 문제점이 있다.
또한, 생성한 1개의 테스트 신호를 병렬로 접속되어 있는 복수의 메모리 칩으로 인가하므로, 테스트 신호는 높은 레벨로 생성되어야 한다. 높은 레벨의 테스트 신호를 생성하기 위해 구동부(4)에는 큰 용량의 구동 신호를 인가하여야 하며 이로 인해 구동부(4)가 쉽게 파손되는 문제점이 있다.
본 발명이 이루고자 하는 목적은 번인 보드에 병렬로 접속되어 있는 복수의 메모리 칩들에 왜곡되거나 지연되지 않은 테스트 신호를 제공할 수 있는 모니터 번인 시스템을 제공하는 것이다.
본 발명이 이루고자 하는 다른 목적은 번인 보드에 병렬로 접속되는 메모리 칩 수의 한계 없이 복수의 메모리 칩을 정확하게 번인 테스트할 수 있는 모니터 번인 시스템을 제공하는 것이다.
상기 본 발명의 목적을 달성하기 위한 모니터 번인 시스템은 복수의 메모리 소자들 각각에 개별적으로 할당되어 있으며 기록 모드시 테스트 신호를 생성하여 상기 할당된 메모리 소자로 생성한 테스트 신호를 제공하고 판독 모드시 메모리 소자에 기록된 테스트 데이터를 판독하는 복수의 구동부, 메모리 소자들의 모드를 제어하며 테스트 신호의 레벨을 결정하기 위한 구동 신호를 각 구동부로 제공하는 제어부 및 메모리 소자에 기록한 테스트 데이터와 메모리 소자로부터 판독한 테스트 데이터를 비교하여 메모리 소자의 불량 상태를 검사하는 검사부를 포함하는 것을 특징으로 한다.
이하 첨부된 도면을 참고로 본 발명에 따른 모니터 번인 시스템을 보다 구체적으로 설명한다.
도 2는 본 발명의 일 실시예에 따른 모니터 번인 시스템을 설명하는 도면이다.
도 2를 참조하여 살펴보면, 각 메모리 칩들에 기록할 테스트 신호를 생성하기 위해, 제어부(20)는 데이터 신호(T)를 생성하여 데이터 신호 판단부(30)로 제공한다. 데이터 신호 판단부(30)는 제공된 데이터 신호(T)의 레벨을 측정하여 하이 신호인지 또는 로우 신호인지 판단하여 그에 대응하는 레벨의 신호를 출력한다. 즉, 데이터 신호 판단부(30)는 데이터 신호(T)가 '1'인지 '0'인지 판단하여 구동부 에 적합한 입력신호(후술하는 트랜지스터(TR2, TR3)의 게이트 임계전압 이하 또는 이상 값)로 변환하여 출력한다. 예를 들어, 게이트 임계전압이 0.6V일 때, 데이터 신호 판단부(30)는 데이터 신호(T)가 하이 신호로 판단되면 1.0V의 신호를 출력하고 로우 신호로 판단되면 0.5V의 신호를 출력할 수 있다.
한편, 번인 보드(10)에는 패키징된 복수의 메모리 칩1 내지 메모리 칩7이 병렬로 연결되어 있으며 각 메모리 칩에는 개별적으로 할당되어 있는 구동부1 내지 구동부7이 연결되어 있다. 각 구동부는 데이터 신호 판단부(30)에서 출력한 신호를 증폭 출력하여 테스트 신호를 독립적으로 생성하고 생성한 테스트 신호를 각 구동부에 연결되어 있는 메모리 칩으로 인가한다.
각 구동부에서 개별적으로 테스트 신호를 생성하기 위해, 제어부(20)는 각 구동부로 테스트 신호의 레벨을 제어하는 구동 신호(D)와 각 메모리 칩의 모드를 제어하기 위한 제어 신호(C)를 제공한다. 구동 신호(D)는 데이터 신호 판단부(30)에서 출력된 신호로부터 테스트 신호를 생성하는데, 데이터 신호 판단부(30)의 신호를 구동 신호(D)의 레벨에 대응하는 양만큼 증폭하여 테스트 신호의 레벨을 결정한다. 각 구동부는 자신에 할당된 메모리 칩만을 위한 테스트 신호를 생성하기 때문에 낮은 레벨의 구동 신호(D)로 테스트 신호를 생성할 수 있다. 또한, 각 구동부는 생성한 테스트 신호를 자신에 할당된 메모리 칩으로 직접 인가하기 때문에 메모리 칩1 내지 메모리 칩7로 인가되는 테스트 신호들 사이에 시간 지연이나 왜곡 등이 발생하지 않으며 동일한 테스트 신호를 각 메모리 칩에 제공할 수 있다.
도 3은 도 2에 도시되어 있는 구동부를 보다 구체적으로 설명하기 위한 회로도의 일 예를 설명하고 있다. 도 2에 복수의 구동부1 내지 구동부7이 도시되어 있지만 이들은 서로 동일한 구성으로 동일하게 동작하므로 이하 구동부1에 대한 설명은 다른 구동부2 내지 구동부7에도 동일하다.
도 3을 참조하여 살펴보면, 구동부1은 2개의 n채널형 전계 효과트랜지스터와 2개의 p채널형 전계 효과트랜지스터를 구비하고 있다. 구동부1의 동작을 기록 모드와 판독 모드로 분리하여 이하 설명하도록 한다.
<기록 모드의 경우>
메모리 칩1을 테스트하기 위해 메모리 칩1에 테스트 데이터를 기록하는 기록 모드와 메모리 칩1에 기록된 테스트 데이터를 판독하는 판독 모드는 제1 n채널형 전계 효과트랜지스터(TR1)와 제2 p채널형 전계 효과트랜지스터(TR4)로 인가되는 모드 제어 신호로 제어된다.
기록 모드에서 로우 값을 가지는 모드 제어 신호(C1)가 제1 n채널형 전계효 과트랜지스터(TR1)과 제2 p채널형 전계 효과트랜지스터(TR4)의 게이트에 인가되며, 이로 인해 제1 n채널형 전계 효과트랜지스터(TR1)는 온(on) 상태가 되고 제2 p채널형 전계효과트랜지스터(TR4)는 오프(off) 상태가 된다. 따라서, 제1 n채널형 전계효과트랜지스터(TR1)의 드레인 단으로 입력된 구동 신호(D1)는 제1 n채널형 전계효과트랜지스터(TR1)의 소스 단으로 출력된다.
데이터 신호 판단부에서 출력되는 신호가 하이 값을 가지는 경우 제2 n채널형 전계 효과트랜지스터(TR2)는 오프되고 제1 p채널형 전계 효과트랜지스터(TR3)는 온된다. 제1 p채널형 전계 효과트랜지스터(TR3)의 소스 단은 접지되어 있으므로 로우 값을 가지는 신호가 메모리 칩1로 인가된다.
한편, 데이터 신호 판단부에서 출력되는 신호가 로우 값을 가지는 경우 제2 n채널형 전계 효과트랜지스터(TR2)는 온되고 제1 p채널형 전계 효과트랜지스터(TR3)는 오프된다. 제2 n채널형 전계 효과트랜지스터(TR2)의 드레인 단은 제1 n채널형 전계 효과트랜지스터(TR1)의 소스 단에 연결되어 있으며, 제2 n채널형 전계효과트랜지스터(TR2)의 소스 단을 통해 하이 값을 가지는 신호가 메모리 칩1로 인가된다.
메모리 칩1로 인가되는 로우 값을 가지는 신호 또는 하이 값을 가지는 신호의 레벨 즉, 테스트 신호의 레벨은 구동 신호(D1)의 레벨에 의해 결정되며, 구동 신호(D1)는 메모리 칩1만을 위한 테스트 신호를 생성할 수 있을 정도의 낮은 레벨을 가져도 충분하다. 예를 들어, 구동 신호(D1)의 레벨이 5.0V일 때, 데이터 신호 판단부에서 출력되는 신호가 하이 값(1.0V)인 경우 로우 값('0')을 가진 신호(1.2V)가 메모리 칩1로 인가될 수 있고, 데이터 신호 판단부에서 출력되는 신호가 로우 값(0.5V)인 경우 하이 값('1')을 가진 신호(3.0V)가 메모리 칩1로 인가될 수 있다. 메모리 칩1의 셀에 1.2V가 입력되면 '0'이 기록되고, 3.0V가 입력되면 '1'이 기록된다.
<판독 모드의 경우>
판독 모드에서 하이 값을 가지는 모드 제어 신호(C1)가 제1 n채널형 전계효 과트랜지스터(TR1)와 제2 p채널형 전계 효과트랜지스터(TR4)의 게이트에 인가되며, 이로 인해 제1 n채널형 전계 효과트랜지스터(TR1)는 오프 상태가 되고 제2 p채널형 전계효과트랜지스터(TR4)는 온 상태가 된다. 따라서, 메모리 칩1에 기록되어 있는 테스트 데이터는 제2 p채널형 전계 효과트랜지스터(TR4)의 소스 단을 통해 검사부로 제공된다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 따른 모니터 번인 시스템은 복수의 메모리 칩에 각각 할당된 구동부에서 생성한 테스트 신호를 각 메모리 칩에 인가함으로써, 번인 보드에 병렬로 장착된 다수의 메모리 칩에 인가되는 테스트 신호에 시간 지연이나 왜곡 등이 발생하지 않는다. 따라서, 번인 보드에 장착되는 메모리 칩의 수에 제한을 받지 않으며 복수의 메모리 칩을 정확하게 검사할 수 있다.
또한, 본 발명에 따른 모니터 번인 시스템은 각 메모리 칩에 할당된 구동부에서 각 메모리 칩만을 위한 테스트 신호를 생성함으로써, 낮은 레벨을 가지는 구동 신호를 사용하여 테스트 신호를 생성할 수 있다.

Claims (3)

  1. 번인 보드에 병렬로 장착된 복수의 메모리 소자를 테스트하는 모니터 번인 시스템에 있어서,
    상기 복수의 메모리 소자들 각각에 개별적으로 할당되어 있으며 기록 모드시 테스트 신호를 생성하여 상기 할당된 메모리 소자로 제공하고 판독 모드시 상기 메모리 소자에 기록된 테스트 데이터를 판독하는, 복수의 구동부; 및
    상기 메모리 소자들의 모드를 제어하며 상기 테스트 신호의 레벨을 결정하기 위한 구동 신호를 상기 각 구동부로 제공하는 제어부를 포함하는 모니터 번인 시스템.
  2. 제 1 항에 있어서, 상기 모니터 번인 시스템은
    상기 메모리 소자에 기록한 테스트 데이터와 상기 메모리 소자로부터 판독한 테스트 데이터를 비교하여 메모리 소자의 불량 상태를 검사하는 검사부를 더 포함하는 모니터 번인 시스템.
  3. 제 2 항에 있어서, 상기 구동부는
    기록 모드에서 온되고 판독 모드에서 오프되며, 온되는 경우 상기 구동 신호의 레벨에 상응하는 레벨의 신호를 출력하는 제1 n채널형 전계 효과트랜지스터;
    기록 모드에서 상기 제1 n채널형 전계 효과트랜지스터로부터 출력된 신호의 레벨에 따라 상기 메모리 소자로 입력되는 테스트 신호를 생성하는 제2 n채널형 전계 효과트랜지스터와 제1 p채널형 전계 효과트랜지스터; 및
    기록 모드에서 오프되고 판독 모드에서 온되며, 온되는 경우 상기 메모리 소자에 기록되어 있는 테스트 데이터를 상기 검사부로 제공하는 제2 p채널형 전계 효과트랜지스터를 포함하는 모니터 번인 시스템.
KR1020070049789A 2007-05-22 2007-05-22 모니터 번인 시스템 KR100929867B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070049789A KR100929867B1 (ko) 2007-05-22 2007-05-22 모니터 번인 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070049789A KR100929867B1 (ko) 2007-05-22 2007-05-22 모니터 번인 시스템

Publications (2)

Publication Number Publication Date
KR20080102827A KR20080102827A (ko) 2008-11-26
KR100929867B1 true KR100929867B1 (ko) 2009-12-04

Family

ID=40288446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070049789A KR100929867B1 (ko) 2007-05-22 2007-05-22 모니터 번인 시스템

Country Status (1)

Country Link
KR (1) KR100929867B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102141800B1 (ko) * 2018-03-21 2020-08-06 주식회사 엑시콘 반도체 메모리 장치의 고속 번인 테스트 시스템
CN109509416A (zh) * 2018-12-19 2019-03-22 惠科股份有限公司 显示驱动板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980025897A (ko) * 1996-10-05 1998-07-15 김광호 다이내믹 번인 장비의 엠비티(mbt;monitoring burn-in testor)
KR19980076902A (ko) * 1997-04-15 1998-11-16 강경석 메모리칩 검사장치
KR19990021363A (ko) * 1997-08-30 1999-03-25 김영환 번인 테스트 보드
JP2001330645A (ja) 2000-05-18 2001-11-30 Ando Electric Co Ltd バーンインテストシステム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980025897A (ko) * 1996-10-05 1998-07-15 김광호 다이내믹 번인 장비의 엠비티(mbt;monitoring burn-in testor)
KR19980076902A (ko) * 1997-04-15 1998-11-16 강경석 메모리칩 검사장치
KR19990021363A (ko) * 1997-08-30 1999-03-25 김영환 번인 테스트 보드
JP2001330645A (ja) 2000-05-18 2001-11-30 Ando Electric Co Ltd バーンインテストシステム

Also Published As

Publication number Publication date
KR20080102827A (ko) 2008-11-26

Similar Documents

Publication Publication Date Title
US7340658B2 (en) Technique for combining scan test and memory built-in self test
US6255836B1 (en) Built-in self-test unit having a reconfigurable data retention test
US8004915B1 (en) Area-efficient memory built-in-self-test circuitry with advanced debug capabilities for distributed memory blocks
JP4685482B2 (ja) メモリモジュール
US20150054532A1 (en) Test device and test system including the same
JP3804733B2 (ja) ストレス用電圧を用いてメモリをテストする機能を有する集積回路
JP4322827B2 (ja) 半導体チップ
JP2001057100A (ja) 半導体メモリ装置
JP2007018595A (ja) 半導体集積回路装置
WO2007113968A1 (ja) 半導体集積回路の検査方法および情報記録媒体
KR20090005918A (ko) Ｂｉｓｔ 회로를 구비하는 멀티채널 반도체 메모리 장치
KR100929867B1 (ko) 모니터 번인 시스템
US20030126524A1 (en) Semiconductor storage unit
US6352868B1 (en) Method and apparatus for wafer level burn-in
US20070152732A1 (en) Method and apparatus to detect electrical overstress of a device
KR100719169B1 (ko) 테스트 모드 제어 장치
US8201034B2 (en) Memory device and related testing method
US7227810B2 (en) Semiconductor device and testing method for semiconductor device
KR20050094739A (ko) 메모리 모듈
US8531200B2 (en) Semiconductor device for performing test operation and method thereof
KR20050039827A (ko) 메모리 테스트 장치 및 그 테스트 방법
KR20070104165A (ko) 반도체 메모리 장치
US20240160547A1 (en) Systems and methods for reducing error log required space in semiconductor testing
KR20100069367A (ko) 테스트 커버리지 개선을 위한 회로 및 테스트 커버리지가 개선된 반도체 메모리 장치
KR20090097556A (ko) 데이터 입출력 라인 테스트 회로 및 그의 테스트 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131108

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141110

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151125

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161115

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 11