KR100293631B1 - 웨이퍼레벨의번인테스트시스템 - Google Patents

웨이퍼레벨의번인테스트시스템 Download PDF

Info

Publication number
KR100293631B1
KR100293631B1 KR1019980021912A KR19980021912A KR100293631B1 KR 100293631 B1 KR100293631 B1 KR 100293631B1 KR 1019980021912 A KR1019980021912 A KR 1019980021912A KR 19980021912 A KR19980021912 A KR 19980021912A KR 100293631 B1 KR100293631 B1 KR 100293631B1
Authority
KR
South Korea
Prior art keywords
test
burn
wafer
drive unit
test system
Prior art date
Application number
KR1019980021912A
Other languages
English (en)
Other versions
KR20000001572A (ko
Inventor
홍성희
Original Assignee
박종섭
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 현대전자산업주식회사 filed Critical 박종섭
Priority to KR1019980021912A priority Critical patent/KR100293631B1/ko
Publication of KR20000001572A publication Critical patent/KR20000001572A/ko
Application granted granted Critical
Publication of KR100293631B1 publication Critical patent/KR100293631B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2817—Environmental-, stress-, or burn-in tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속하는 기술 분야
본 발명은 웨이퍼 레벨의 번인 테스트 시스템에 관한 것이다.
2. 발명이 해결하고자 하는 기술적 과제
패케지 레벨에서 번인 테스트를 실시할 경우 테스트 속도 및 소자의 수율이 저하되어 웨이퍼 레벨의 번인 테스트를 실시하게 되었는데, 이 경우 메모리 테스터와 같은 기존의 테스터를 이용하게 되므로써, 시스템이 복잡해지고 경제적 효율이 저하되는 문제점을 해결하고자 한다.
3. 발명의 해결 방법의 요지
번인 테스트에 필수적인 스트레스 신호만을 공급해 주는 최소의 테스트 시스템을 구현하고, 이를 이용하여 다중 병렬 테스트를 실시함.

Description

웨이퍼 레벨의 번인 테스트 시스템{Burn-in test system in wafer level}
본 발명은 웨이퍼 레벨의 번인 테스트 시스템에 관한 것으로 특히, 번인 회로가 탑재되어 있는 시스템에 대하여 번인 테스트에 필수적인 스트레스 신호만을 공급해 주는 테스트 시스템을 이용하여 테스트를 수행하므로써 테스트 속도 및 소자의 수율을 향상시킬 수 있는 웨이퍼 레벨의 번인 테스트 시스템에 관한 것이다.
일반적으로, 반도체 제품이 출하되어 시스템에 장착되어 사용될 경우, 반도체 제품의 고유 수명 특성상 초기 1∼2 개월에 높은 불량률을 보이게 된다. 이것은 제품에 스트레스(stress)가 가해졌을 때 불량을 일으킬 수 있는 불량 요인이 존재하고 있기 때문이다. 따라서 이러한 불량을 제거하기 위해서 제품을 테스트해야 하는데, 일반적인 사용 조건에서는 많은 시간이 소요되므로 사용 조건이 훨씬 열악한 환경에서 제품을 테스트하게 된다.
즉, 온도를 높이고 스트레스 전압을 높이므로써 불량이 발생할 가능성이 있는 제품을 정해진 시간(72시간 이내) 내에 가려내야 하며, 이러한 과정을 번인 (burn in)이라 한다. 번인 테스트는 제품에 스트레스를 가해서 초기 불량을 사전에 스크린(screen)한 후 출하하는데 목적이 있으며, 일반적인 번인 테스트는 패케지레벨에서 실시되고 있다.
그런데, 패캐지 레벨에서의 번인 테스트 후 불량으로 판정된 소자의 대부분은 비트성 불량으로써, 패케지 레벨에서 번인 테스트를 실시한 후 불량으로 판정된 소자는 모두 스크랩(scrap)하여야 하기 때문에 많은 비용이 낭비되는 문제점이 있다.
이에 따라 비트성 불량을 갖는 소자를 리페어하기 위해서는 소자를 페케지화 하기 전 즉, 웨이퍼 레벨에서 번인 테스트를 실시하여야 한다. 그러나 웨이퍼 레벨의 번인 테스트의 경우에는 다량의 소자를 동시에 테스트할 수 없으므로 최단 시간(예를 들어 수심 초 이내)에 패케지 레벨의 번인 테스트와 동일한 효과를 보일 수 있어야 실시 가능하게 되는데, 패케지 레벨에서 번인 테스트를 실시하는 경우에도 1워드씩 차례로 엑세스되기 때문에 장시간(예를 들어 수십 시간)의 번인 시간이 요구되므로, 웨이퍼 레벨에서 번인 테스트를 실시할 경우에 요구되는 번인 시간은 매우 크게 된다. 또한 테스트를 위해서 메모리 테스터와 같은 기존의 테스터를 사용할 경우 시스템이 복잡해지고 효율이 저하되는 문제점이 있다.
따라서, 본 발명은 번인 회로가 탑재되어 있는 웨이퍼에 대하여 번인 테스트에 필수적인 스트레스 신호만을 공급해 주는 최소의 테스트 시스템을 구현하고, 이를 이용하여 다중 병렬 테스트를 실시하므로써, 테스트 속도 및 소자의 수율을 향상시킬 수 있는 웨이퍼 레벨의 번인 테스트 시스템을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 웨이퍼 레벨의 번인 테스트 시스템은 테스트 시스템의 하드웨어를 구동시키기 위한 소프트웨어를 작성하고 처리 결과를 디스플레이시키기 위한 조작 패널과, 상기 테스트 시스템을 제어하기 위한 시스템 제어장치와, 드라이버 기판 및 테스트하고자 하는 웨이퍼에 대해 전원과 신호를 인가하기 위한 드라이브 유니트와, 상기 테스트하고자 하는 웨이퍼를 자동으로 핸들링하고 다중 프로브 카드를 이용하여 다중 병렬 테스트를 수행하기 위한 전자동 프로버로 이루어진 번인 테스트 시스템에 있어서, 상기 시스템 제어장치는 상기 테스트 시스템을 제어하고 데이터를 처리하기 위한 중앙처리장치와, 상기 드라이브 유니트를 통하여 상기 전자동 프로버 내의 테스트하고자 하는 웨이퍼에 필요한 신호를 입력하는데 필요한 전압을 발생하기 위한 드라이버 액세서리와, 상기 드라이브 유니트를 통하여 상기 전자동 프로버 내의 테스트하고자 하는 웨이퍼로 입력되는 신호의 타이밍 율 및 신호의 지속 시간을 발생하기 위한 타이밍 발생기와, 상기 전자동 프로버 내의 테스트하고자 하는 웨이퍼를 구동하기 위해 필요한 전압을 공급하기 위한 파워 서플라이와, 상기 전자동 프로버 내의 다중 프로브 카드와의 접속을 위한 범용 인터페이스버스 카드와, 시스템과 시스템 간의 네트워크를 제어하기 위한 이더넷 제어기를 포함하여 구성되는 것을 특징으로 한다.
도 1은 본 발명에 따른 웨이퍼 레벨 번인 테스트 시스템의 블록도.
도 2는 시스템 제어장치에서 발생된 신호를 드라이브 유니트로 전달하는 과정을 설명하기 위해 도시한 블록도.
도 3은 본 발명에 따른 웨이퍼 레벨 번인 테스트 시스템을 이용한 번인 테스트시의 타이밍도.
<도면의 주요 부분에 대한 부호 설명>
11 : 저작 패널 12 : 시스템 제어장치
13 : 드라이브 유니트 14 : 전자동 프로버
101 : 중앙처리장치 102 : 드라이버 액세서리
103 : 타이밍 발생기 104 : 파워 서플라이
105 : 범용 인터페이스버스 카드106 : 이더넷 제어기
107 : 측정 보드 108#1 ~ 108#n : 드라이버 모듈
109 : 마더 보드 110 : 인서트 링
111 : 다중 프로브 카드 112 : 테스트 웨이퍼
113 : 핫 척
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1은 본 발명에 따른 웨이퍼 레벨 번인 테스트 시스템의 블록도로서, 크게시스템 제어장치와 프로버로 나뉘어지며 이때, 프로버는 모든 웨이퍼 테스트 시에 반드시 필요한 범용적인 하드웨어이다.
도시된 바와 같이, 이 시스템은 조작 패널(11), 시스템 제어장치(12), 드라이브 유니트(13) 및 전자동 프로버(full auto prober, 14)로 구성된다.
조작 패널(11)은 시스템의 운용시 필요한 모니터로서, 칼라 액정 디스플레이(Liquid Crystal Display; LCD)의 터치(touch) 패널을 사용한다. 하드웨어를 구동시키기 위해서는 소프트웨어가 필요한데 이 소프트웨어의 작성 및 결과를 디스플레이시켜주는 것이 조작 패널(11)의 역할이다.
시스템 제어장치(12)는 중앙처리장치, 패턴 발생기, 각종 제어 기판 및 전원 유니트에서 전체적인 시스템을 제어하며, 상위 기종 컴퓨터와의 통신도 선택적으로 가능하다. 드라이브 유니트(13)는 각 다이(die)에 대응하는 드라이버 기판(예를 들어 64매)과 마더 보드에서 테스트하고자 하는 웨이퍼에 대해 전원과 신호를 인가하는 역할을 한다. 또한 전자동 프로버(14)는 8인치(inch) 까지의 웨이퍼에 대응하여 고정도, 고 스루우-풋(through-put)의 프로빙 장치이다.
각 부분의 역할을 보다 자세히 설명하면 다음과 같다.
먼저, 시스템 제어장치(12)는 메인(main) 시스템이라고도 하며, 중앙처리장치(CPU, 101), 드라이버 액세서리(Driver Accessory, 102), 타이밍 발생기(Timing Generator, 103), 파워 서플라이(Power Supply, 104), 범용 인터페이스버스 카드(General Purpose Interface Bus card :GP-IB card, 105) 및 이더넷 제어기 (Ethernet controller, 106)로 구성된다.
중앙처리장치(101)는 시스템의 각종 제어와 데이터 처리를 담당하고, 드라이버 액세서리(102)는 디바이스(웨이퍼)에 필요한 신호를 입력하는 데 필요한 전압을 전달하는 장치이며, 타이밍 발생기(103)는 디바이스(웨이퍼)에 신호를 입력할 때 타이밍 율(rate) 및 하이(high)/로우(low)의 지속 시간을 발생하는 장치이다. 즉, 사용자가 소프트웨어로 작성한 전압 및 타이밍을 원하는 핀(pin)에 인가하였을 때 이것을 하드적으로 출력시켜 주는 역할을 하는 것이 드라이버 액세서리(102) 및 타이밍 발생기(103)이다. 또한 모든 디바이스(웨이퍼)에는 전원(Vcc)이 인가되어야 하는데, 디바이스(웨이퍼) 구동에 필요한 전원을 인가하는 역할을 하는 것이 파워 서플라이(104)이다.
기본적으로, 드라이버 액세석리(102), 타이밍 발생기(103) 및 파워 서플라이(104)는 시스템 내부에 존재하며 여기에서 발생된 신호들은 드라이브 유니트(13)내의 보드로 전달된다.
또한, 범용 인터페이스버스 카드(105)는 시스템과 프로브 간의 원활한 동작을 위하여 필요한 보드이고, 이더넷 제어기(106)는 시스템과 시스템 간의 네트워크시 필요한 유니트이다.
드라이브 유니트(13)는 측정 보드(measuring board, 107), 드라이버 모듈(driver module, 108#1∼108#n) 및 마더 보드(mother board, 109)로 구성되며, 테스트 헤드(test head)라고도 한다. 테스트 헤드란 시스템에서 생성된 신호를 전달하기 위한 매개체로서, 동시에 여러 DUT(Device Under Test)를 테스트할 경우 각각의 DUT별 보드를 내장하고 있다.
측정 보드(107)는 디바이스(웨이퍼)에서 측정된 전류 및 전압을 측정하는 역할을 한다. 드라이버 모듈(108#1∼108#n)은 병렬 테스트시 동일한 드라이버 유니트를 여러개 준비하여 다중 테스트를 실시하기 위하여 다수개(n) 준비되어 있으며, 메인 시스템에서 발생된 전압 및 타이밍을 직접 디바이스(웨이퍼)에 인가하는 역할을 한다. 또한 마더 보드(109)는 헤드에 장착되는 보드로서, 헤드와 프로브 간을 연결하여 신호를 판단하는 보드이다. 즉, 드라이브 유니트(13)에서는 시스템에서 발생된 신호를 마더 보드(109)를 통하여 디바이스(웨이퍼)에 가하는 역할을 수행하는 것이다.
전자동 프로버(14)는 웨이퍼를 자동으로 핸들링(handling)하는 시스템으로, 인서트 링(Insert Ring, 110), 다중 프로브 카드(Multi Probe Card, 111), 테스트 웨이퍼(Test Wafer, 112) 및 핫 척(Hot Chuck, 113)으로 구성된다.
인서트 링(110)은 드라이브 유니트(13)의 마더 보드(109)로부터 받은 신호를 프로브 카드에 전달하기 위하여 중간에 삽입된 하드웨어이다. 다중 프로브 카드(111)는 실제로 웨이퍼의 패드에 신호를 인가하기 위한 프로브 카드로써 여러 DUT를 동시에 측정하기 위한 카드이다. 또한 핫 척(113)은 테스트 웨이퍼(112)를 지지하는 것으로, 웨이퍼의 로딩(loading)/언로딩(unloading)/이동(moving) 기능을 담당한다.
이러한 번인 테스트 시스템이 메모리 테스터와 같은 종래의 복잡한 시스템과 다른 점은 패턴 발생기, 입출력 핀 카드 등 웨이퍼 레벨의 번인 테스트시에 불필요한 장치를 사용하지 않아 시스템이 간단하다는 점이다. 또한 웨이퍼 레벨의 번인테스트시 하나의 칩 내에서 프로빙되는 핀의 수가 적어 다량의 디바이스를 동시에 테스트하지 못하는 문제점을 해결하기 위해, 다중 병렬 테스트를 tngodgkamfhTJ 다수의 DUT(최대 64DUT)에 대하여 10MHz의 속도로 테스트를 수행할 수 있다.
도 2는 시스템 제어장치에서 발생된 신호를 드라이브 유니트로 전달하는 과정을 설명하기 위해 도시한 블록도이다.
타이밍 발생기(103)에서 결정된 신호의 지속 시간에 따라 클럭 버퍼(201)에서 원하는 파형을 만든다. 파워 서플라이(104)에서 공급되는 전압은 테스트 상황에 따라 파워 서플라이 제어기(202)에서 제어되며, 파워 서플라이(104)로부터 공급받은 전압을 전달하는 드라이버 액세서리(102)로부터 발생되는 전압은 파워 서플라이 드라이버(203)를 통해 드라이버 모듈로 전달된다.
드라이버 모듈(108#1∼108#n)은 각각 클럭 드라이버를 갖고 있으며, 드라이버 액세서리(102)로부터 입력받은 전압값을 갖고 있다. 도시된 블록도는 다수의 드라이버 모듈 중 m번째 드라이버 모둘(108#m)과 이 드라이버 모듈(108#m)내의 클럭 드라이버#m(204)을 나타낸다.
도 3은 본 발명에 따른 웨이퍼 레벨 번인 테스트 시스템을 이용한 번인 테스트시의 타이밍도이다.
도시된 바와 같이, 일정 시간(t) 동안에 번인 테스트를 수행하기 위하여, 먼저 전원전압(Vcc)을 인가하고 특정 패드에 데이터(하이 또는 로우)를 가하여 번인모드임을 인식하게 한다. 이렇게 하여 번인 모드임이 인식되면, 로우 어드레스 스트로브(/RAS) 신호를 이용하여 다수의 워드라인을 구동시키고, 칼럼 어드레스 스트로브(/CAS) 신호를 이용하여 스트레스를 가하게 됨으로써 테스트가 수행된다.
상술한 바와 같이, 본 발명에 따르면 번인 테스트에 필수적인 스트레스 신호만을 공급해 주는 최소의 테스트 시스템을 구현하고, 이를 이용하여 다중 병렬 테스트를 실시하므로써, 테스트 속도 및 소자의 수율을 향상시키며 비용을 절감할 수 있는 탁월한 효과가 있다.

Claims (1)

  1. 소프트 웨어의 작성 및 처리 결과의 표시를 위한 조작 판넬과,
    상기 조작 판넬을 통해 입력되는 데이터에 따라 시스템을 제어하는 시스템 제어 장치와,
    상기 시스템 제어 장치로부터 출력되는 신호에 따라 테스트 웨이퍼에 전원 및 테스트 신호를 인가하는 드라이브 유니트와,
    상기 드라이브 유니트와 연결되며, 웨이퍼 핸들링 및 다중 프로브 카드를 이용한 다중 병렬 테스트를 수행하는 전자동 프로버로 이루어진 번인 테스트 시스템에 있어서,
    상기 시스템 제어 장치는 상기 조작 판넬을 통해 입력되는 데이터를 처리하는 중앙처리장치와,
    테스트에 필요한 전원을 상기 드라이브 유니트로 공급하는 드라이버 액세서리와,
    상기 드라이브 유니트로부터 발생되는 테스트 신호의 타이밍 율 및 신호의 지속 시간을 결정하는 타이밍 발생기와,
    상기 전자동 프로버로 웨이퍼의 핸들링에 필요한 전원을 공급하는 파워 서플라이와,
    상기 다중 프로브 카드와의 연결을 위한 범용 인터페이스 버스 카드와,
    시스템간의 네트워크 구성을 위한 이더넷 제어기로 구성된 것을 특징으로 하는 웨이퍼 레벨의 번인 테스트 시스템.
KR1019980021912A 1998-06-12 1998-06-12 웨이퍼레벨의번인테스트시스템 KR100293631B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980021912A KR100293631B1 (ko) 1998-06-12 1998-06-12 웨이퍼레벨의번인테스트시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980021912A KR100293631B1 (ko) 1998-06-12 1998-06-12 웨이퍼레벨의번인테스트시스템

Publications (2)

Publication Number Publication Date
KR20000001572A KR20000001572A (ko) 2000-01-15
KR100293631B1 true KR100293631B1 (ko) 2001-07-12

Family

ID=19539168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980021912A KR100293631B1 (ko) 1998-06-12 1998-06-12 웨이퍼레벨의번인테스트시스템

Country Status (1)

Country Link
KR (1) KR100293631B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101234306B1 (ko) * 2012-08-30 2013-02-22 (주)아테코 오토 스트로브를 이용한 번인 테스트 방법

Also Published As

Publication number Publication date
KR20000001572A (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
US6801869B2 (en) Method and system for wafer and device-level testing of an integrated circuit
JP4708566B2 (ja) 自動試験装置用遠隔試験モジュール
US7423443B2 (en) Method of performing parallel test on semiconductor devices by dividing voltage supply unit
US6988231B2 (en) On-chip method and apparatus for testing semiconductor circuits
US7356742B2 (en) Method and apparatus for testing a memory device in quasi-operating conditions
US20020199142A1 (en) Semiconductor programming and testing method and apparatus
TWI472780B (zh) 半導體裝置測試系統
JP4334285B2 (ja) 半導体試験装置及びその制御方法
US6750672B2 (en) Semiconductor inspecting system for inspecting a semiconductor integrated circuit device, and semiconductor inspecting method using the same
KR100274710B1 (ko) 결함이 있는 디바이스의 영향 없이 반도체 디바이스를 시험하는 시스템 및 그것에 사용되는 시험 방법
JPWO2003052767A1 (ja) 半導体試験装置
JP4124206B2 (ja) バーンインテスト方法
KR100293631B1 (ko) 웨이퍼레벨의번인테스트시스템
US10156606B2 (en) Multi-chassis test device and test signal transmission apparatus of the same
TW432574B (en) Wafer level burn in device and method
KR100929867B1 (ko) 모니터 번인 시스템
KR20030050663A (ko) 반도체 메모리 소자의 병렬 테스트 시스템
JPH0252446A (ja) 集積回路の試験装置
KR20000060189A (ko) 반도체 메모리 장치의 병렬 테스트 시스템
JP3180108B2 (ja) Ｉｃ評価装置
WO2001035110A1 (en) Method and system for wafer and device-level testing of an integrated circuit
KR100252303B1 (ko) 반도체칩 슬레이브 검사장치
KR100247173B1 (ko) 검사기판에 장착된 소자의 임의 선택이 가능한 검사 시스템
WO2022035812A1 (en) Apparatus and method for operating source synchronous devices
CN116540051A (zh) Uis测试装置及其使用方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140324

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160321

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170323

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee