DE10310140B4

DE10310140B4 - Testvorrichtung zum Test von integrierten Bausteinen sowie Verfahren zum Betrieb einer Testvorrichtung

Info

Publication number: DE10310140B4
Application number: DE10310140A
Authority: DE
Inventors: Manfred Pröll; Gerrit Färber
Original assignee: Infineon Technologies AG
Current assignee: Polaris Innovations Ltd
Priority date: 2003-03-07
Filing date: 2003-03-07
Publication date: 2007-05-03
Anticipated expiration: 2023-03-08
Also published as: US6992498B2; DE10310140A1; CN1527373A; US20040201395A1; CN1252807C

Abstract

Testvorrichtung zum Test von integrierten Bausteinen
– mit einem Trägersubstrat (1), auf dem mehrere Anschlussplätze (11 bis nk) angeordnet sind, wobei die Anschlussplätze derart ausgebildet sind, dass über einen Anschlussplatz ein integrierter Baustein (DUT) mit einem an das Trägersubstrat angeschlossenen Testgerät (2) verbindbar ist,
– bei der die Anschlussplätze (11 bis nk) ein Anschlussfeld bilden und die Anschlussplätze innerhalb des Anschlussfelds in Gruppen (R1 bis Rn) angeordnet sind,
– bei der je Anschlussplatz (11 bis nk) ein Datenanschluss (DQ) vorgesehen ist, wobei die Datenanschlüsse von Anschlussplätzen jeweils einer Gruppe mit jeweils einem unterschiedlichen Datenbus (D1 bis Dk) verbunden sind,
– bei der je Anschlussplatz (11 bis nk) ein Steueranschluss (CS), über welchen ein integrierter Baustein (DUT) für einen Test auswählbar ist, vorgesehen ist, wobei die Steueranschlüsse von Anschlussplätzen jeweils einer Gruppe mit einem dieser Gruppe zugeordneten Steuerbus (SCAN-1 bis SCAN-n) verbunden sind,
– bei der...

Description

Die vorliegende Erfindung betrifft eine Testvorrichtung zum Test von integrierten Bausteinen mit einem Trägersubstrat, auf dem mehrere Anschlussplätze angeordnet sind, wobei die Anschlussplätze derart ausgebildet sind, dass über einen Anschlussplatz ein integrierter Baustein mit einem an das Trägersubstrat angeschlossenen Testgerät verbindbar ist. Die Erfindung betrifft weiterhin ein Verfahren zum Betrieb einer derartigen Testvorrichtung.
Um die Ausfallrate von integrierten Bausteinen nach deren Herstellung möglichst gering zu halten, werden integrierte Bausteine wie beispielsweise DRAM-Speicher vom Hersteller insbesondere einem sogenannten Burn-In-Test (Einbrenn-Test oder Stress-Test) unterworfen, bei dem die Bausteine künstlich gealtert werden. Durch einen solchen Burn-In-Test sollen diejenigen integrierten Bausteine aussortiert werden, die schon nach kurzer Betriebszeit ausfallen, so dass der Anwender möglichst nur Bausteine erhält, die eine definierte Lebensdauer erreichen.
Um einen integrierten Baustein künstlich zu altern, wird an diesen im Burn-In-Test insbesondere eine höhere Spannung angelegt, die bewirkt, dass der Baustein relativ rasch künstlich altert, so dass der Alterungsprozess in relativ kurzer abgelaufener Testzeit beschleunigt wird. Zusätzlich oder auch alternativ werden die Bausteine einer erhöhten Umgebungstemperatur ausgesetzt, wodurch ebenfalls eine Beschleunigung des Alterungsprozesses erreicht wird. Zur Durchführung eines Burn-In-Tests werden die Bausteine innerhalb einer Testvorrichtung auf einem Trägersubstrat angeordnet, auf dem mehrere Anschlussplätze angeordnet sind. Auf den jeweiligen Anschlussplatz wird ein integrierter Baustein aufgesetzt, so dass über einen Anschlussplatz der entsprechende Baustein mit einem an das Trägersubstrat angeschlossenen Testgerät verbindbar ist.

Bei der Durchführung eines Burn-In-Tests von integrierten Bausteinen wie beispielsweise DRAMs wird gewöhnlich eine hohe Parallelität verlangt, um einen hohen Durchsatz zu erreichen. Dadurch ergibt sich das Erfordernis, dass viele Bausteine zur gleichen Zeit angesteuert werden, um bei einem vergleichsweise langen Burn-In-Test, der sich über mehrere Stunden hinziehen kann, einen möglichst hohen Durchsatz zu erzielen. Nachteil dieser hohen Parallelität ist jedoch eine dadurch herabgesetzte Flankensteilheit von Signalen der zu testenden Bausteine und eine damit verbundene geringere mögliche Betriebsfrequenz. Weiterhin werden erhöhte Anforderungen an die Stromversorgung des Trägersubstrats, dem sogenannten Burn-In-Board, gestellt, welche oftmals bereits vollständig ausgelastet ist und somit die Anzahl der Bausteine pro Burn-In-Board limitiert. Die beschriebenen Nachteile sind vor allem präsent während eines Funktionstests, bei dem die Bausteine zwar nicht gestresst werden, sich aus testökonomischen Gründen jedoch (noch) auf dem Burn-In-Board befinden, um beispielsweise einen Funktionstest mit erhöhter Betriebsfrequenz unter Ausnutzung der hohen Parallelität durchführen zu können (sogenannter Test-During-Burn-In).

In der Druckschrift US 5,930,269 A wird ein Burn-In-Testsystem beschrieben, mit dem sich integrierte Halbleiterbausteine, die auf einen Burn-In-Board in Reihen und Spalten angeordnet sind, testen lassen. Das Testsystem umfasst eine Schaltungskomponente zur Auswahl einer Spalte von zu testenden Halbleiterbausteinen auf dem Burn-In-Board, eine gesteuerte Spannungsversorgungseinheit und eine Diagnoseeinheit. Über ein Auswahlsignal lassen sich Halbleiterbausteine einer Spalte des Burn-In-Boards zu Testzwecken auswählen. Gleichzeitig dient das Auswahlsignal dazu, nur an die Bausteine der ausgewählten Spalte eine Versorgungsspannung anzulegen, wäh rend die übrigen Bauteile von der Versorgungsspannung getrennt sind. Dadurch kann verhindert werden, dass nicht aktivierte Bauteile das Testergebnis beeinflussen.

In 2 ist eine Testvorrichtung zum Test von integrierten Bausteinen nach dem Stand der Technik gezeigt, mit der eine hohe Parallelität erzielbar ist. Ein Burn-In-Testgerät 2 ist an das Trägersubstrat 10 angeschlossen, auf dem mehrere Anschlussplätze 11 bis nk angeordnet sind. Die Anschlussplätze sind derart ausgebildet, dass über einen jeweiligen Anschlussplatz ein integrierter Baustein DUT mit dem an das Trägersubstrat 10 angeschlossenen Testgerät 2 verbindbar ist. Da ein Burn-In-Testgerät im allgemeinen nur eine limitierte Anzahl von Eingängen aufweist, werden die Anschlussplätze 11 bis nk in einem matrixförmigen Anschlussfeld angeordnet. Somit befinden sich auf dem Burn-In-Board mehr zu testende Bausteine als testerseitig vorhandene Eingangskanäle.

Zur Ansteuerung der Bausteine DUT wird das Anschlussfeld in Gruppen aufgeteilt, wobei das Auslesen der einzelnen Gruppen über die Steuersignale SCAN-1 bis SCAN-n sequentiell erfolgt. Dieses SCAN-Signal wird am zu testenden Baustein an den DQM-Pin angeschlossen, welcher die Ausgangstreiber der Bausteine maskiert, die somit trotz interner Befehlsausführung im Baustein keine Signale ausgeben. Steuersignale wie Adressen und Kommandos werden über den Adress- und Befehlsbus CMD/ADD simultan in alle Bausteine eingespeist. Die Daten werden vom jeweiligen Baustein, je nach Ansteuerung des DQM-Signals, am Datenausgang DQ ausgegeben, die Adressen und Kommandos über den Adress- und Befehlsanschluss A/C eingelesen.

In der Testvorrichtung nach 2 besteht damit nur die Möglichkeit, alle oder keine Bausteine DUT intern zu betreiben. Nur für das Auslesen von Daten erhält das SCAN-Signal eine Funktion, um über den jeweiligen DQM-Pin die Ausgangstreiber der gewünschten Gruppe von Bausteinen zu aktivieren. Insbesondere in einem oben beschriebenen Test-During-Burn-In ist die Treiberlast am Adress- und Befehlsbus CMD/ADD durch den parallelen Betrieb aller Bausteine vergleichsweise hoch, so dass die Adress- und Befehlssignale einer dadurch herabgesetzten Flankensteilheit unterworfen sind. Weiterhin werden während solcher Tests hohe Anforderungen an die Stromversorgung des Burn-In-Boards gestellt.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Testvorrichtung und ein entsprechendes Verfahren zum Betrieb einer derartigen Testvorrichtung zum Test von integrierten Bausteinen anzugeben, mit der die Bausteine in einem Funktionstest mit erhöhter Frequenz betrieben werden können bzw. mit der bei gleicher Last die Anzahl an Bausteinen, die auf dem Trägersubstrat anzuordnen sind, erhöht werden kann.

Diese Aufgabe wird durch eine Testvorrichtung zum Test von integrierten Bausteinen nach Patentanspruch 1 oder durch ein Verfahren zum Betrieb einer solchen Testvorrichtung nach Patentanspruch 4 gelöst.

Bei der Testvorrichtung nach der Erfindung sind wie bei der einleitend beschriebenen Testvorrichtung nach 2 die Anschlussplätze innerhalb eines Anschlussfelds in Gruppen angeordnet. Je Anschlussplatz ist ein Datenanschluss vorgesehen, wobei die Datenanschlüsse von Anschlussplätzen jeweils einer Gruppe mit jeweils einem unterschiedlichen Datenbus verbunden sind. Weiterhin ist je Anschlussplatz ein Steueranschluss vorgesehen, über welchen ein integrierter Baustein für einen Test auswählbar ist, wobei die Steueranschlüsse von Anschlussplätzen jeweils einer Gruppe mit einem dieser Gruppe zugeordneten Steuerbus verbunden sind. Weiterhin ist je Anschlussplatz ein Adress- und Befehlsanschluss vorgesehen, wobei die Adress- und Befehlsanschlüsse von Anschlussplätzen jeweils einer Gruppe mit einem Adress- und Befehlsbus über ein der jeweiligen Gruppe zugeordnetes Schaltmittel verbindbar sind, das von dem dieser Gruppe zugeordneten Steuerbus steuerbar ist.

Mit der erfindungsgemäßen Testvorrichtung zum Test von integrierten Bausteinen ist es ermöglicht, die Bausteine in einem Funktionstest mit höherer Frequenz zu betreiben, da zum einen über den Steuerbus einzelne Gruppen von Anschlussplätzen selektierbar sind, dementsprechend nur Bausteine ausgewählter Gruppen für einen Test ausgewählt werden, und zum anderen nur die ausgewählten Anschlussplätze über das von dem jeweiligen Steuerbus angesteuerte Schaltmittel mit dem Adress- und Befehlsbus verbunden werden. Dadurch sinkt die Treiberlast am Adress- und Befehlsbus der Testvorrichtung, da nur Adress- und Befehlsanschlüsse von Bausteinen einer ausgewählten Gruppe oder von mehreren ausgewählten Gruppen mit dem Adress- und Befehlsbus verbunden sind. Gleichzeitig sinken die Anforderungen an die Stromversorgung der Testvorrichtung, da nur Bausteine ausgewählter Gruppen über den jeweiligen Steuerbus ausgewählt werden, mithin die anderen nicht ausgewählten Bausteine abgeschaltet sind oder sich in einem Wartezustand befinden. Damit kann die effektive Last reduziert werden oder bei gleicher Last die Anzahl der Bausteine, die auf dem Trägersubstrat anzuordnen sind, erhöht werden.

In einem entsprechenden Betriebsverfahren wird wenigstens ein Teil der Anschlussplätze auf dem Trägersubstrat mit zu testenden integrierten Bausteinen verbunden. Durch Ansteuerung des/der entsprechenden Steuerbusse werden Bausteine nur einer Anzahl von Gruppen gleichzeitig betrieben und angesteuert, wobei diese Anzahl kleiner ist als die Anzahl der auf dem Trägersubstrat vorhandenen Gruppen. Nur die Bausteine der Anzahl von Gruppen, die gleichzeitig betrieben werden, werden über das jeweilige Schaltmittel mit dem Adress- und Befehlsbus verbunden. Insbesondere werden nur Bausteine betrieben und mit Adress- und Befehlssignalen angesteuert, welche über den zugeordneten Datenbus einen Datenaustausch vornehmen.

Die Erfindung eignet sich besonders zur Durchführung von Funktionstests wie ein sogenannter Test-During-Burn-In. Die Bausteine werden mit hoher Parallelität auf einem Burn-In-Board einem Burn-In-Test unterzogen und in einem darauffolgenden Funktionstest mit erhöhter Betriebsfrequenz unter Ausnutzung der Testinfrastruktur des Burn-In-Boards betrieben.

Weitere vorteilhafte Aus- und Weiterbildungen der Erfindung sind in Unteransprüchen angegeben.

Die Erfindung wird im folgenden anhand der in der Zeichnung dargestellten Figuren näher erläutert.

Es zeigen:

1 eine Ausführungsform einer Testvorrichtung gemäß der Erfindung,

2 eine Ausführungsform einer Testvorrichtung nach dem Stand der Technik, wie einleitend beschrieben.

In 1 ist eine Ausführungsform einer erfindungsgemäßen Testvorrichtung zum Test von integrierten Bausteinen gezeigt, bei der auf einem Trägersubstrat 1, vorliegend ein sogenanntes Burn-In-Board, mehrere Anschlussplätze 11 bis nk angeordnet sind. Die Anschlussplätze 11 bis nk sind derart ausgebildet, dass über einen Anschlussplatz ein integrierter Baustein DUT mit einem an das Trägersubstrat 1 angeschlossenen Testgerät 2 verbindbar ist. Die Anschlussplätze 11 bis nk bilden ein Anschlussfeld, das vorliegend matrixförmig in Spalten S1 bis Sk und Reihen R1 bis Rn aufgebaut ist. Hierbei sind die Anschlussplätze innerhalb des Anschlussfelds in Gruppen angeordnet, die durch die jeweiligen Reihen R1 bis Rn gebildet sind.
Je Anschlussplatz ist ein Datenanschluss DQ vorgesehen, wobei die Datenanschlüsse DQ von Anschlussplätzen jeweils einer Reihe mit jeweils einem unterschiedlichen Datenbus D1 bis Dk verbunden sind. Weiterhin ist je Anschlussplatz ein Steueranschluss CS vorgesehen, über welchen ein integrierter Baustein DUT für einen Test auswählbar ist. Die Steueranschlüsse CS von Anschlussplätzen jeweils einer Reihe R1 bis Rn sind mit einem dieser Reihe zugeordneten Steuerbus SCAN-1 bis SCAN-n verbunden. Die Adress- und Befehlsanschlüsse A/C von Anschlussplätzen einer Reihe R1 bis Rn sind mit einem gemeinsamen Adress- und Befehlsbus CMD/ADD über ein jeweiliges Schaltmittel T1 bis Tn verbindbar, das von dem dieser Reihe zugeordneten Steuerbus SCAN-1 bis SCAN-n steuerbar ist. Datenanschlüsse DQ von Anschlussplätzen entlang einer Spalte S1 bis Sk sind mit dem dieser Spalte zuzuordnenden Datenbus D1 bis Dk verbunden. Die Anschlüsse DQ, A/C, CS wurden aus Übersichtlichkeitsgründen in 1 nur anhand des Anschlussplatzes 11 dargestellt, wobei die übrigen Anschlussplätze 12 bis nk analoge Anschlüsse aufweisen. Die Datenbusse D1 bis Dk weisen die Bitbreite m, beispielsweise m = 4, auf, der Adress- und Befehlsbus CMD/ADD weist die Bitbreite a auf, beispielsweise a = 6.
In einem Verfahren zum Betrieb einer Testvorrichtung nach 1 wird wenigstens ein Teil der Anschlussplätze 11 bis nk auf dem Trägersubstrat 1 mit zu testenden integrierten Bausteinen DUT, insbesondere DRAMs, verbunden. Durch Ansteuerung eines oder mehrerer Steuerbusse werden Bausteine nur einer Anzahl von Reihen gleichzeitig betrieben, wobei diese Anzahl kleiner ist als die Anzahl der auf dem Trägersubstrat 1 vorhandenen Reihen. Beispielsweise wird durch Ansteuerung des Steuerbusses SCAN-1 die Gruppe R1 ausgewählt, so dass über den Steuereingang CS nur die Bausteine dieser Reihe R1 betrieben werden. Nur die Bausteine DUT dieser Reihe R1, die gleichzeitig betrieben werden, werden über das Schaltmittel T1 mit dem Adress- und Befehlsbus CMD/ADD verbunden.
Damit werden die SCAN-Signale benutzt, um über die Schalttransistoren T1 bis Tn die Adressen und Kommandos nur derjenigen Bausteine anzusteuern, welche sich in der zu aktivierenden Gruppe befinden. Das SCAN-Signal wird außerdem an den CS-Anschluss der Bausteine angeschlossen, statt wie bisher, wie in 2 dargestellt, an den DQM-Anschluss. Dieser kann gemäß der Testanordnung nach 1 nun an einen freien Befehlsanschluss des Testgeräts angeschlossen werden. Das SCAN-Signal selektiert damit Adressen und Kommandos nur für die aktiven Bausteine, so dass die Last an den entsprechenden Treibern reduziert ist. Somit ist es möglich, ausgewählte Bausteine mit einer höheren Frequenz insbesondere in einem Test-During-Burn-In zu betreiben bzw. die Anzahl der Bausteine pro Burn-In-Board zu erhöhen.
Die über das CS-Signal deaktivierten Bausteine befinden sich im deaktivierten Zustand oder im sogenannten Power-down-Mode, bei dem, im Falle von DRAMs, die Daten der deaktivierten Chips durch einen vom Chip selbsttätig durchgeführten "Self Refresh" aufgefrischt werden. Damit ergibt sich mit steigender Anzahl von deaktivierten Chips eine deutlich reduzierte Stromaufnahme. Ist ein Chip über das CS-Signal deaktiviert, treibt dieser keine Daten über den DQ-Anschluss, empfängt keine Daten über den DQ-Anschluss, und erkennt keine Kommandos am Anschluss A/C.
In einer Ausführungsform der Erfindung werden die Bausteine, die sich auf dem Trägersubstrat befinden, während des Verfahrens einem Funktionstest mit erhöhter Betriebsfrequenz und vorher und/oder nachher einem vom Funktionstest unterschiedlichen Burn-In-Test auf demselben Trägersubstrat unterzogen, wobei die Bausteine im Burn-In-Test mit demgegenüber niedrigerer Betriebsfrequenz betrieben werden. Damit können vergleichsweise langsame Burn-In-Tests durch Ansteuerung mehrerer oder aller SCAN-Signale mit dennoch durch das Testsystem beherrschbarem Betriebsstrom bzw. beherrschbarer Treiberlast und mit hoher Parallelität durchgeführt werden. Die strom- bzw. frequenzkritischen Tests von Bausteinen, die auf dem gleichen Trägersubstrat durchgeführt werden, können jedoch mit reduzierter Parallelität gemäß dem erfindungsgemäßen Verfahren durchgeführt werden, so dass die Testfrequenz erhöht werden kann, ohne die Treiberlast negativ zu beeinflussen. Insgesamt ist das Testsystem nicht mehr durch die beherrschbare Stromaufnahme während eines Test-During-Burn-In begrenzt, so dass die Anzahl der auf dem Testboard gleichzeitig einem Burn-In-Test unterzogenen Bausteine erhöht werden kann.

1: Trägersubstrat
2: Testgerät
10: Trägersubstrat
11 bis nk: Anschlussplatz
DUT: integrierter Baustein
T1 bis Tn: Schaltmittel
D1 bis Dk: Datenbus
SCAN-1 bis SCAN-n: Steuerbus
CMD/ADD: Adress- und Befehlsbus
A/C: Adress- und Befehlsanschluss
DQ: Datenanschluss
CS: Steueranschluss
R1 bis Rn: Reihe
S1 bis Sk: Spalte
m, a: Bitbreite

Claims

Testvorrichtung zum Test von integrierten Bausteinen – mit einem Trägersubstrat (1), auf dem mehrere Anschlussplätze (11 bis nk) angeordnet sind, wobei die Anschlussplätze derart ausgebildet sind, dass über einen Anschlussplatz ein integrierter Baustein (DUT) mit einem an das Trägersubstrat angeschlossenen Testgerät (2) verbindbar ist, – bei der die Anschlussplätze (11 bis nk) ein Anschlussfeld bilden und die Anschlussplätze innerhalb des Anschlussfelds in Gruppen (R1 bis Rn) angeordnet sind, – bei der je Anschlussplatz (11 bis nk) ein Datenanschluss (DQ) vorgesehen ist, wobei die Datenanschlüsse von Anschlussplätzen jeweils einer Gruppe mit jeweils einem unterschiedlichen Datenbus (D1 bis Dk) verbunden sind, – bei der je Anschlussplatz (11 bis nk) ein Steueranschluss (CS), über welchen ein integrierter Baustein (DUT) für einen Test auswählbar ist, vorgesehen ist, wobei die Steueranschlüsse von Anschlussplätzen jeweils einer Gruppe mit einem dieser Gruppe zugeordneten Steuerbus (SCAN-1 bis SCAN-n) verbunden sind, – bei der je Anschlussplatz (11 bis nk) ein Adress- und Befehlsanschluss (A/C) vorgesehen ist, wobei die Adress- und Befehlsanschlüsse von Anschlussplätzen jeweils einer Gruppe mit einem Adress- und Befehlsbus (CMD/ADD) über ein der jeweiligen Gruppe zugeordnetes jeweiliges Schaltmittel (T1 bis Tn) verbindbar sind, das von dem dieser Gruppe zugeordneten Steuerbus (SCAN-1 bis SCAN-n) steuerbar ist.
Testvorrichtung nach Anspruch 1, bei der – die Anschlussplätze (11 bis nk) innerhalb des Anschluss felds in Zeilen (R1 bis Rn) und Spalten (S1 bis Sk) angeordnet sind, – Datenanschlüsse (DQ) von Anschlussplätzen jeweils einer Spalte (S1 bis Sk) mit einem dieser Spalte zugeordneten Datenbus (D1 bis Dk) verbunden sind, – die Steueranschlüsse (CS) von Anschlussplätzen jeweils einer Reihe (R1 bis Rn) mit einem dieser Reihe zugeordneten Steuerbus (SCAN-1 bis SCAN-n) verbunden sind, – die Adress- und Befehlsanschlüsse (A/C) von Anschlusslätzen jeweils einer Reihe (R1 bis Rn) mit einem gemeinsamen Adress- und Befehlsbus (CMD/ADD) über ein jeweiliges Schaltmittel (T1 bis Tn) verbindbar sind, das von dem dieser Reihe zugeordneten Steuerbus steuerbar ist.
Testvorrichtung nach Anspruch 1 oder 2, bei der das Trägersubstrat (1) als Burn-In-Testboard ausgebildet ist.
Verfahren zum Betrieb einer Testvorrichtung nach einem der vorhergehenden Ansprüche, wobei wenigstens ein Teil der Anschlussplätze (11 bis nk) auf dem Trägersubstrat (1) mit zu testenden integrierten Bausteinen (DUT) verbunden ist, – bei dem durch Ansteuerung des/der entsprechenden Steuerbusse (SCAN-1 bis SCAN-n) Bausteine nur einer Anzahl von Gruppen (R1 bis Rn) gleichzeitig betrieben und angesteuert werden, wobei die Anzahl kleiner ist als die Anzahl der auf dem Trägersubstrat vorhandenen Gruppen, – bei dem nur die Bausteine (DUT) der Anzahl von Gruppen, die gleichzeitig betrieben werden, über das jeweilige Schaltmittel (T1 bis Tn) mit dem Adress- und Befehlsbus (CMD/ADD) verbunden werden.
Verfahren nach Anspruch 4, bei dem – die Anschlussplätze (11 bis nk) innerhalb des Anschlussfelds in Zeilen (R1 bis Rn) und Spalten (S1 bis Sk) angeordnet sind und nur Bausteine (DUT) einer Anzahl von Reihen gleichzeitig betrieben und angesteuert werden, wobei die Anzahl kleiner ist als die Anzahl der auf dem Trägersubstrat vorhandenen Reihen, und – nur die Bausteine (DUT) der Anzahl von Reihen, die gleichzeitig betrieben werden, über das jeweilige Schaltmittel (T1 bis Tn) mit dem Adress- und Befehlsbus (CMD/ADD) verbunden werden.
Verfahren nach Anspruch 4 oder 5, bei dem nur Bausteine (DUT) betrieben und angesteuert werden, die über den zugeordneten Datenbus (D1 bis Dk) einen Datenaustausch vornehmen.
Verfahren nach einem der Ansprüche 4 bis 6, bei dem die Bausteine (DUT) während des Verfahrens einem Funktionstest unterzogen werden und vorher und/oder nachher einem vom Funktionstest unterschiedlichen Burn-In-Test auf demselben Trägersubstrat (1) unterzogen werden.
Verfahren nach Anspruch 7, bei dem die Bausteine (DUT) im Burn-In-Test mit einer ersten Betriebsfrequenz und im Funktionstest mit einer zweiten Betriebsfrequenz betrieben werden, wobei die erste Betriebsfrequenz kleiner ist als die zweite Betriebsfrequenz.
Verfahren nach Anspruch 7 oder 8, – während eines Burn-In-Tests durch Ansteuerung der entsprechenden Steuerbusse (SCAN-1 bis SCAN-n) die Bausteine (DUT) aller Gruppen (R1 bis Rn) gleichzeitig betrieben werden, und – die Bausteine aller Gruppen über das jeweilige Schaltmittel (T1 bis Tn) mit dem Adress- und Befehlsbus verbunden werden.