CN1527373A - 测试集成模块之装置及操作测试装置之方法 - Google Patents

测试集成模块之装置及操作测试装置之方法 Download PDF

Info

Publication number
CN1527373A
CN1527373A CNA2004100286700A CN200410028670A CN1527373A CN 1527373 A CN1527373 A CN 1527373A CN A2004100286700 A CNA2004100286700 A CN A2004100286700A CN 200410028670 A CN200410028670 A CN 200410028670A CN 1527373 A CN1527373 A CN 1527373A
Authority
CN
China
Prior art keywords
link position
address
module
test
dut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100286700A
Other languages
English (en)
Other versions
CN1252807C (zh
Inventor
M・普雷尔
M·普雷尔
G·菲伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1527373A publication Critical patent/CN1527373A/zh
Application granted granted Critical
Publication of CN1252807C publication Critical patent/CN1252807C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C2029/2602—Concurrent test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明提供测试集成模块之测试装置，其具有复数连接位置于载体基质上。集成模块可经由连接位置被连接至连接于该载体基质的测试单元。该连接位置被分组配置于连接数组中。经控制终端可选择集成模块于测试，该控制终端被供于每一连接位置，各组连接位置之控制终端被连接至分配于该组之控制总线。另提供地址与指令终端于每一连接位置，经由一变换装置，各组连接位置之地址与指令终端系被连接至地址与指令总线，该变换装置被分配于该各组，且可藉由分配于该组之控制总线而受控制。仅有被同步操作的该组数模块系经由该个别变换装置而被连接至该地址与指令总线。因而可增加该测试频率而不致影响驱动器负载。

Description

测试集成模块之装置及操作测试装置之方法
技术领域
本发明系关于一测试装置，其系用于测试具有载体基质的集成模块，其上配置复数连接位置，该连接位置之设计系可连接一集成模块，经由一连接地址，以连接至与该载体基质连接之测试单元。本发明更系关于一种用于操作此种测试装置的方法。
背景技术
在集成模块的制造过程中，为了保持尽可能低的错误率，制造者系提供集成模块，例如提供DRAM内存制一所谓的烧入测试(或压力测试)，其中特别地该模块受到人为老化。此种烧入测试系用以在一短操作时间之后，挑出发生错误的集成模块，所以尽可能地该使用者系仅接收含有一定义的伺服生命期之模块。
为了以人工方式使一集成模块老化，特别系使用一相对高的电压于该烧入测试中，该电压造成该模块受到人为方式老化快速，结果该测试过程系在短的测试时间中即被加速。除此之外，该模块系被暴露至一升高的环境温度，因而亦可加速老化过程。为了进行一烧入测试，该模块系被配置于一测试装置中的载体基质上，且其上配置复数连接位置。
一集成模块系被放置于个别的连接位置上，因此可经由一连接位置，将对应的模块连接至连接在该载体基质上的测试单元。
当进行集成模块，例如DRAM，之烧入测试时，通常需要高度的平行，以达到高效率。此需要的结果为同时驱动许多模块，以对于持续数小时之较长的测试，达到尽可能高的效率。然而，此高度平行的缺点在于造成该模块之信号之降低的边缘陡度系被测试，以及一相关的较低操作频率。再者所增加的需求系加诸于该载体基质即所谓的烧入板之电力供应，由于该电力供应通常已被完全使用，因而限制每一烧入板的模块数目。在功能测试过程中，存在上述之缺点，其中虽然该模块未受压力，基于测试的经济效益，其系位于该烧入板上，使用高度平行(在烧入过程中所谓的测试)之增加的操作频率，以进行一功能测试。
第2图系根据习知技艺，说明一测试装置，用于测试集成模块，其可使用该测试装置，以达到高度平行。一烧入测试单元2系连接至该载体基质10，其上系配置复数连接位置11至nk。该连接位置系以此方式设计，其中可经由一个别连接位置，将一集成模块DUT连接至连接于该载体基质10的该测试单元2。由于一烧入测试单元通常仅具有受限数目的输入，所以该连接位置11至nk系被配置于一矩阵形式的连接数组中。比输入信道(存在于测试器侧上)更多的被测试之模块，系位于该输入板之上。
对于驱动该模块DUT之目的，该连续数组系被分为数组，每一组系经由该控制信号SCAN-1至SCAN-n，而被连续读取。此SCAN信号系连接至该模块上的DQM接脚(pin)而被测试，尽管该模块中指令之内部执行，该接脚系遮蔽该模块之输出驱动器，因而未输出任何信号。例如地址与指令之控制信号，系经由该地址与指令总线CMD/ADD，而被同时传送至所有模块。取决于该DQM系号之驱动，藉由在数据输出DQ之个别模块而输出数据，且经由该地址与指令终端A/C，读取该数据与指令。
在第2图所示的测试装置中，仅有内部操作全部或零个模块DUT的可能。根据该SCAN信号，仅有读出资料之功能，经由该个别DQM接脚，以激活该组模块之输出驱动器。特别地，在烧入(如上所述)过程的测试中，由于所有模块系平行操作，所以负载于该地址与指令总线CMD/ADD上的驱动器系较高，因此该地址与指令信号系被供于所得的边缘陡度。再者高要求更加诸于此种测试过程中该烧入板的电力供应。
发明内容
本发明之目的系提供一测试装置，用于测试集成模块，该测试装置可被用以在一功能测试中以增加的频率操作模块，或可使用于相同的负载，以增加可被置于该载体基质上的模块数目。
本发明之另一目的系提供一对应方法，用于操作此种测试装置。
本发明之目的可藉由如权利要求1中用于测试集成模块之测试装置，以及如权利要求4中操作此种测试装置的方法而达成。
如第2图所示以及如上所述的测试装置，根据本发明之测试装置，该连接位置系分组配置于一连接数组中。提供一数据终端于每一连接位置，各组连接位置之数据终端系连接至个别不同的数据总线。经由一控制终端，可选择一集成模块于一测试，该控制终端系被提供于每一连接位置，各组连接位置之控制终端系连接至其所分配的控制总线。再者，提供一地址与指令终端于每一连接位置，各组连接位置之地址与指令终端，可经由一变换装置而连接至一地址与指令总线，该变换装置可藉由所分配的控制总线而被控制。
根据本发明用于测试集成模块之测试装置，其可在功能测试中以高频率操作该模块，一方面可经由该控制总线而选择各组连接装置，且仅有被选择的该组模块系被对应地选择于一测试，且另一方面仅有被选择的连接位置系经由该转变装置而被连接至该地址与指令总线，其中该转变装置系由该个别控制总线而驱动。同时，由于仅有被选择的该组模块系被选择，且后续未被选择的其它模块系被关掉或处于备用状态，所以加诸于该测试装置之电压供应的要求下降。此表示有效的负载可被减少，或是对于相同的负载，可增加配置于该载体基质上的模块数目。
在对应的操作方法中，在该载体基质上的至少某些连接位置，系连接至集成模块而被测试。同步驱动对应的控制总线系操作且驱动一些组数的模块，此数目系小于存在于该载体积质上的组数。仅有被同时操作的该组数模块，系被经由个别变缓装置，而连接至该地址与指令总线。特别地，仅有经由所分配之数据总线交换数据的模块，系藉由地址与指令信号而被操作与驱动。
本发明特别适合用于进行功能测试，例如在烧入过程中所物的测试。提供具有高度平行(high level of parallelism)的模块至一烧入板上的烧入测试，且在后续功能测试中，系以使用该烧入板之测试结构之增加的操作频率而被操作。
本发明之其它优点设计与发展，系如权利要求附属向中所述。
附图说明
本发明可藉由以下之叙述与附图，得以更详细之说明，其中：
第1图系根据本发明，说明一测试装置之实施例。
第2图系根据习知技艺，说明一测试装置之实施例。
具体实施方式
第1图系根据本发明，说明一测试装置之实施例，其系用以测试集成模块，其中在该测试装置中，复数连接位置11至nk系被配置于一载体基质1上，在本范例中系为所谓的烧入板。该连接位置11至nk系以此方式设计，其中一集成模块DUT可经由一连接位置，而被连接至连接于该载体积质1之一测试单元2。该连接位置11至nk系形成一连接数组，其在本范例中系建构为矩阵的形式，其具有行S1至Sk与列R1至Rn。在此范例中，该连接位置系被配置于该连接数组内的组中，该组系由个别的列R1至Rn而形成。
提供一数据终端DQ于每一连接位置，个别列的连接位置之该数据终端DQ系被连接至个别不同的数据总线D1至Dk。经由一控制终端CS，可选择一集成模块DUT于一测试，该控制终端CS系更被提供于每一连接位置。个别列R1至Rn的连接位置之该控制终端CS，系被连接至分配于此列之控制总线SCAN-1至SCAN-n。列R1至Rn的连接位置之该地址与指令终端A/C可经由个别的变换装置T1至Tn，而被连接至一共同地址与指令总线CMD/ADD，该变换装置可藉由分配于该列之该控制总线SCAN-1至SCAN-n而被控制。沿着行S1至Sk连接位置之数据终端DQ，系被连接至分配于此行的该数据总线D1至Dk。该终端DQ，A/C，CS已如第1图中所示，仅关于该连接位置11，其它的连接位置12至nk系具有类似的终端。该数据总线D1至Dk具有该位宽度m，例如m＝4，且该地址与指令总线CMD/ADD具有该位宽度a，例如a＝6。
操作如第1图所示之一测试装置的方法中，在该载体基质1上至少一些连接位置11至nk，系被连接至集成模块DUT，特别是DRAM，而被测试。同步驱动一或多控制总线，系仅操作一些列数的模块，此数目系小于在该载体基质1上的列数。例如，驱动该控制总线SCAN-1系选择该组R1，结果仅有R1列的模块，系经由该控制输入CS而被操作。仅由同步被操作的R1列之该模块DUT，系经由该变换装置T1而被连接至该地址与指令总线CMD/ADD。
此表示经由该变换晶体管T1至Tn，该SCAN信号被用以驱动该模块之地址与指令，其中该模块系位于被激活的组中。此外，该SCAN信号系被连接至该模块之该CS终端，如第2图中所示，以取代DQM终端。根据第1图中所示的测试装置，该DQM终端可被连接至该测试单元的一自由指令终端。此表示该SCAN信号系仅对于该活化的模块，选择地址与指令，因此可减少对应的驱动器之负载。因此可在较高的频率操作所选择的模块，特别系用于烧入过程中的测试，或是用以增加每一烧入板上的模块数目。
经由该CS信号而被去活化的模块，系于一去活化状态中，或是在所谓的低电力模式，其中在DRAM的范例中，被去活化的芯片之资料系藉由「自身更新」的方式而更新，该自身更新系藉由一芯片而自动进行。随着去活化的芯片数目增加，可明显减少电力的耗费。若经由该CS信号已将一芯片去活化，则该芯片并不经由该DQ终端驱动任何资料，不经由该DQ终端接收任何资料，且不在该终端A/C辨识任何指令。
在本发明的一实施例中，在该方法中，系提供位于该载体基质上的模块，且在增加的操作频率上进行更能测试，以及提前及/或之后在相同的载体基质上进行一烧入测试(其系不同于该功能测试)，相较之下，在烧入测试中，该模块系于较低的操作频率被操作。此表示可藉由驱动复数或是全部的SCAN信号，以进行较慢的烧入测试，其中该SCAN信号系使用一操作电流或是驱动器负载，其系由该测试系统以高度平行方式处理。然而，根据本发明之方法，在相同的载体基质上所进行的模块之电流关键与频率关键测试，系可于降低程度的平行而进行，因此该测试频率之增加可不影响该驱动器负载。综而言之，该测试系统不再受限于在烧入过程测试中所处理之电力的耗费，因此可增加同步提供于该测试板上一烧入测试中的模块数目。
附图符号说明
1载体基质
2测试单元
10载体基质
11至nk连接位置
DUT集成模块
T1至Tn变换装置
D1至Dn数据总线
SCAN-1至SCAN-n控制总线
CMD/ADD地址与指令总线
A/C地址与指令终端
DQ资料终端
CS控制终端
R1至Rn列
S1至Sk行
m，a位宽度

Claims (9)

1.一种测试装置，用于测试集成模块，其包含：
一载体基质(1)，其上配置复数连接位置(11至nk)，该连接位置之设计方式为可经由一连接位置，将一集成模块(DUT)连接至连接于该载体基质上的一测试单元(2)，
其中该连接位置(11至nk)系形成衣连接数组，且该连接位置系于该连接数组中分组(R1至Rn)配置，
其中一数据终端(DQ)系被提供于每一连接位置(11至nk)，各组连接位置之该数据终端系连接至个别不同的数据总线(D1至Dk)，
其中经由一控制终端(CS)，可选择一集成模块(DUT)于一测试，该控制终端(CS)系被供于每一连接位置(11至nk)，各组连接位置之该控制终端系被连接至分配于该组之一控制总线(SCAN-1至SCAN-n)，
其中一地址与指令终端(A/C)系被供于每一连接位置(11至nk)，经由一个别变换装置(T1至Tn)，各组连接位置之该地址与指令终端系被连接至一地址与指令总线(CMD/ADD)，该个别变换装置系被分配于该各组，且可藉由分配于该组之该控制总线(SCAN-1至SCAN-n)而受控制。
2.如权利要求1的测试装置，其中
该连接位置(11至nk)系配置于该连接数组中的列(R1至Rn)与行(S1至Sk)，
各行(S1至Sk)的连接位置之该数据终端(DQ)系被连接至分配于此行之一数据总线(D1至Dk)，
各列(R1至Rn)的连接位置之该控制终端(CS)系被连接至分配于此列之一控制总线(SCAN-1至SCAN-n)，
各列(R1至Rn)的连接位置之该地址与指令终端(A/C)，可经由一个别变换装置(T1至Tn)而被连接至一共同地址与指令总线(CMD/ADD)，该变换装置系可藉由分配于此列之该控制总线而受控制。
3.如权利要求1或2的测试装置，其中
该载体基质(1)系为烧入测试板的形式。
4.一种用于操作上述任一权利要求所请求之测试装置的方法，该载体基质(1)上有至少一些连接位置(11至nk)系被连接至集成模块(DUT)而被测试，
其中同步驱动对应的控制总线(SCAN-1至SCAN-n)系仅操作与驱动一些组(R1至Rn)数目标模块，该数目系小于存在于该载体基质上的组数，以及
其中仅有被同步操作的该组数模块(DUT)系经由该个别变换装置(T1至Tn)而被连接至该地址与指令总线(CMD/ADD)。
5.如权利要求4的方法，其中
该连接位置(11至nk)系被配置于该连接数组中的列(R1至Rn)与行(S1至Sk)，且仅有一些数目之列之模块(DUT)系被同步操作与驱动，该数目系小于存在于该载体基质上的列数，仅有被同步操作的列数之该模块(DUT)，系经由该个别变换装置(T1至Tn)而被连接至该地址与指令总线(CMD/ADD)。
6.如权利要求4或5的方法，其中仅有经由所分配的数据总线(D1至Dk)交换数据之模块(DUT)，系被操作与驱动。
7.如任一权利要求4至6的方法，其中在该方法中，该模块(DUT)系被提供至一功能测试，且提前及/或之后供于该相同载体基质(1)上之一烧入测试(其系不同于该功能测试)。
8.权利要求7的方法，其中在该烧入测试中，系以一第一操作频率操作该模块(DUT)，且在该功能测试中，系以一第二操作频率操作该模块(DUT)，其中该第一操作频率系小于该第二操作频率。
9.如权利要求7或8的方法，其中
在一烧入测试中，同步驱动该对应控制总线(SCAN-1至SCAN-n)，系操作全部组(R1至Rn)的该模块(DUT)，
全部组的该模块系经由该个别变换装置(T1至T2)，而被连接至该地址与指令总线。
CNB2004100286700A 2003-03-07 2004-03-08 测试集成模块之装置及操作测试装置之方法 Expired - Fee Related CN1252807C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10310140A DE10310140B4 (de) 2003-03-07 2003-03-07 Testvorrichtung zum Test von integrierten Bausteinen sowie Verfahren zum Betrieb einer Testvorrichtung
DE10310140.3 2003-03-07

Publications (2)

Publication Number Publication Date
CN1527373A true CN1527373A (zh) 2004-09-08
CN1252807C CN1252807C (zh) 2006-04-19

Family

ID=32864278

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100286700A Expired - Fee Related CN1252807C (zh) 2003-03-07 2004-03-08 测试集成模块之装置及操作测试装置之方法

Country Status (3)

Country Link
US (1) US6992498B2 (zh)
CN (1) CN1252807C (zh)
DE (1) DE10310140B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006108334A1 (fr) * 2005-04-15 2006-10-19 Zte Corporation Procede et appareil de detection d'une source de rayonnement electromagnetique dans un dispositif electrique

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7365556B2 (en) * 2004-09-02 2008-04-29 Texas Instruments Incorporated Semiconductor device testing
CN100347621C (zh) * 2005-01-07 2007-11-07 清华大学 一种整车控制器仿真测试系统
CN102183954A (zh) * 2011-05-27 2011-09-14 奇瑞汽车股份有限公司 一种汽车整车控制器功能检测装置及其检测方法
CN104571069A (zh) * 2013-10-09 2015-04-29 上海通用汽车有限公司 用于车身控制器的仿真测试系统
CN103699122A (zh) * 2014-01-09 2014-04-02 上汽通用五菱汽车股份有限公司 一种整车控制器测试平台及控制方法
US10768232B2 (en) * 2017-07-14 2020-09-08 International Business Machines Corporation ATE compatible high-efficient functional test

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4857774A (en) * 1986-09-19 1989-08-15 Actel Corporation Testing apparatus and diagnostic method for use with programmable interconnect architecture
US5528600A (en) * 1991-01-28 1996-06-18 Actel Corporation Testability circuits for logic arrays
US5389556A (en) * 1992-07-02 1995-02-14 Lsi Logic Corporation Individually powering-up unsingulated dies on a wafer
US5519713A (en) * 1993-12-02 1996-05-21 The University Of Texas System Integrated circuit having clock-line control and method for testing same
JP2988380B2 (ja) * 1996-06-27 1999-12-13 日本電気株式会社 半導体試験装置およびこの試験装置を用いた試験方法
US5872458A (en) * 1996-07-08 1999-02-16 Motorola, Inc. Method for electrically contacting semiconductor devices in trays and test contactor useful therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006108334A1 (fr) * 2005-04-15 2006-10-19 Zte Corporation Procede et appareil de detection d'une source de rayonnement electromagnetique dans un dispositif electrique

Also Published As

Publication number Publication date
DE10310140B4 (de) 2007-05-03
DE10310140A1 (de) 2004-09-16
US20040201395A1 (en) 2004-10-14
US6992498B2 (en) 2006-01-31
CN1252807C (zh) 2006-04-19

Similar Documents

Publication Publication Date Title
CN100438047C (zh) 转移基板和半导体器件的制造方法
US20050001846A1 (en) Memory device, display control driver with the same, and display apparatus using display control driver
CN1021998C (zh) 半导体存储器件
CN1252807C (zh) 测试集成模块之装置及操作测试装置之方法
CN1744230A (zh) 具有支持多存储块的列冗余电路的半导体存储设备
TWI472780B (zh) 半導體裝置測試系統
US6661718B2 (en) Testing device for testing a memory
US7358953B2 (en) Semiconductor device and testing method of semiconductor device
CN1141593C (zh) 集成电路测试方法和采用该测试方法的集成电路测试装置
CN101861626B (zh) 检测工作存储器的方法和装置
CN1542862A (zh) 动态随机存取存储器存储芯片的测试方法及电路
CN110600071B (zh) 一种nvm芯片可靠性测试系统及测试方法
CN1856712A (zh) 用于优化电子电路的测试和配置吞吐量的系统和方法
US7434125B2 (en) Integrated circuit, test system and method for reading out an error datum from the integrated circuit
CN1518005A (zh) 降低老化试验时的功耗的半导体存储器
CN1414619A (zh) 测试阵列与测试存储阵列的方法
US7907433B2 (en) Semiconductor memory device and method of performing data reduction test
US5862146A (en) Process of testing memory parts and equipment for conducting the testing
CN1761885A (zh) 测试装置及其设置方法
US6541791B2 (en) Method and system for semiconductor die testing
EP3136396A1 (en) Low power memory device
US7039544B2 (en) Method for testing circuit units to be tested and test apparatus
CN1208704C (zh) 以单通道存储器控制器控制动态随机存取存储器的主机板
CN218181247U (zh) 背光模组测试装置和系统
CN220040663U (zh) 测试装置及测试机箱

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER NAME: INFENNIAN TECHNOLOGIES AG

CP01 Change in the name or title of a patent holder

Address after: Munich, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20130711

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: Munich, Germany

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160114

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060419

Termination date: 20160308

CF01 Termination of patent right due to non-payment of annual fee