CN1414619A - 测试阵列与测试存储阵列的方法 - Google Patents

测试阵列与测试存储阵列的方法 Download PDF

Info

Publication number
CN1414619A
CN1414619A CN02147054A CN02147054A CN1414619A CN 1414619 A CN1414619 A CN 1414619A CN 02147054 A CN02147054 A CN 02147054A CN 02147054 A CN02147054 A CN 02147054A CN 1414619 A CN1414619 A CN 1414619A
Authority
CN
China
Prior art keywords
conductor
hot
wire array
array
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN02147054A
Other languages
English (en)
Inventor
L·T·特兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of CN1414619A publication Critical patent/CN1414619A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C2029/2602—Concurrent test

Abstract

测试阵列(100，200)包含行导体(110，210)，列导体(120，220)和位于行导体与列导体交点上的存储单元(130，230)。测试阵列(100，200)可使成组(124，214，224)的行导体(110，210)或列导体(120，220)电耦合或联接起来，以便它们可以共享公共端(216，226)。其它所选行和列导体可拥有单独端点(112，122，212，222)。在这种配置中，使用测试装置可以测量出存储单元(130，230)的特性，该存储单元位于拥有单独端点(112，122，212，222)的行导体与列导体的交叉点。将成组的行、列导体联接起来意味着测试阵列(100，200)可使用更少用来与测试装置连接的端点。因此，拥有有限数目的与测试阵列端点连接的探头的测试装置可用于测试各种各样规模的测试阵列(100，200)。

Description

测试阵列与测试存储阵列的方法
技术领域
本发明涉及测试阵列和测试存储阵列的方法。更具体地说，本发明涉及允许准确地测试阵列而不占用多余时间和费用的测试方法与阵列。
背景技术
交点存储阵列包含位于水平行导体与垂直列导体的交点上的存储单元。存储单元在交点存储阵列中起存储部件的作用，可典型地存储二进制状态“1”或“0”。存储单元、行导体与列导体以及其它电路可以被放置在基片上。众所周知的交点存储阵列实例包含不可挥发的存储器，例如一次性编程(OTP)存储器，和可重复编程存储器。存储阵列需要在很多环境中测试，例如在大规模生产之前和在新存储阵列的开发过程中。测试可包含对存储阵列的特性进行测量，例如存储单元的电阻，存储单元属性的一致性，RH反应，电阻-电压特性以及其它特性。
测试的一种方法是制造一种完整规模的存储阵列测试器，包含整体的驱动电路、交换电路以及其它外围电路。“完整规模”是指将被测试的阵列包含存储单元的数量，通常与最终存储产品包含存储单元的数量的数量级大小相同。使用这个方法，通过选择性地转换存储单元的状态和测量存储单元在不同运行条件下的特性，可确定测试阵列的特性。这种测试技术在确定测试阵列的特性时是有效的，但是生产包含外围电路的完整规模的测试器将消耗大量费用和时间。
测试阵列的另一种技术包含制造一个内部拥有整体外围电路的测试阵列。因此，通过阵列中的外围电路可测试出测试阵列的特性。这种技术将同样消耗大量的费用和时间，因为它包含在测试过程中制造一个完成的阵列。
测试存储阵列的另一种技术是制造一个测试阵列，其规模小于最终存储产品中使用的存储阵列。小规模测试阵列的结果可以代表完整规模存储阵列的结果。这种技术可能不尽如人意，因为小规模测试不能复制负载效应(loading effects)、设置时间(settling time)和其它出现在完整规模阵列中的现象。因此，小规模测试可能在某些应用中不够准确。
因此，需要一种测试阵列和在不花费过多费用、时间的条件下准确测试存储阵列的方法。
发明内容
从第一方面看，测试阵列包含多个行导体，多个列导体以及多个位于行、列导体交点上的存储单元。行导体和列导体可包含成组的电耦合或“联接”(“ganged”)起来的导体。联接的导体可与公共端耦合。行和列导体也包含连接单独端点的导体。在测试过程中，通过一种测试装置可以测量出位于连接单独端点的导体的行与列交点上的存储单元的特性。成组的联接行、列导体可使公共电流和电位在测试过程中施加于该联接导体。
从第一方面看，测试阵列的端点数目可能较小。因此，可以使用一种测试装置来测试阵列，该测试装置用于连接测试阵列的探头数目是有限或固定的。通过选择性地将行和/或列导体联接起来，使用探头数目较小的测试装置就可测试很大的测试阵列。
从第一方面还可看出，测试阵列可以完整规模地进行测试而不过多花费。另外，对测试阵列进行的测试中不需要整体的交换及其它电路。因此，测试阵列可以被更廉价、更快速地组合起来，而节省开发新阵列的时间和费用。
从第一方面还可看出，使用完整规模的测试阵列比使用小规模测试提供更可靠的测试数据，因为完整规模阵列可更准确地预测负载效应、设置时间以及其它特性。此特点有助于确定：测试阵列中所选存储单元的测试数据，可以代表基于测试阵列设计的完整规模最终产品存储阵列将如何工作。
从第二方面看，对测试阵列进行测试的方法包含对所选的行导体施加输入，其中所选的行导体横跨所选的存储单元，还包含测量所选列导体的输出，其中所选的列导体横跨所选的存储单元，还包含对测试阵列的公共端施加公共输入。每个公共端与一组联接的列导体耦合。
从第二方面看，对成组的列导体施加一个公共输入，允许了模拟测试阵列预期的运行环境。因为通过公共端可对成组的列导体施加公共输入，所以测试阵列需要更少的端点来连接用于测试该测试阵列的测试装置。另外：测试装置也需要更少的探头来与测试阵列端点进行连接。
下面的详细描述与附图，将使其它方面和优点更为清楚。
附图简述
下面有详细描述来解释附图，其中相同的指示数字代表相同的部件，其中：
图1是根据第一实施方案的测试阵列的简图；
图2是根据第二实施方案的测试阵列的简图；
图3是一种测试装置的简图；和
图4是图3中测试装置的测试板的简图。
具体实施方式
测试阵列和测试阵列的方法将通过首选实施方案和图片来讨论。
图1是根据第一实施方案的测试阵列100的简图。测试阵列100包含多个行导体110和列导体120。行导体110与列导体120相交于存储单元130。测试阵列100是一个交点存储阵列，可以是任何交点存储类型，例如：磁性随机存取存储器(MRAM)，熔丝存储器(fusememory)，反熔丝存储器(anti-fuse memory)，电荷存储器，掩模只读(mask ROM)存储器以及其它存储类型。
测试阵列100的行导体110终止于传导端112，列导体120终止于传导端122。图1中，端点112，122图释为传导垫片。然而，任何形式的传导端都适用于测试阵列100。端点112，122使测试阵列100与一种测试设备(图1中未示出)耦合，来确定存储阵列100的特性。端点112，122可被放置在阵列100的基片(未示出)上。图1所示的测试阵列100包含q行导体110，p列导体120，以及p×q个存储单元130，其中p、q为整数。
根据第一实施方案，测试阵列100的一些列导体120电耦合或“联接”成组124，并在公共端126拥有公共输出。一个“组”可以包含如两个或更多的导体(由于图释原因，组124中的单独导体未示出)。图1中，前两列导体120各自终止于单独端点122。第3至n列导体120电耦合并终止于公共端126，其中n为整数。这样排列的效果是减少对测试阵列100进行测试时，用来连接测试装置的端点的数目。公共端可被放置在测试阵列100的基片上(未示出)。
由于特殊的列导体120共享公共端126，所以测试数据通常不从与联接列导体120耦合的存储单元130中采集。数据可以理想地从横跨拥有单独端点122的列导体120的存储单元130中得到。因此，测试器确定该测试需要使用多少存储单元130，来提供一个测试阵列100特性的统计上有代表性的样本。选择出一些列导体120，终止于单独传导垫片122处，从而允许对存储单元130所期望的样本总数进行测量。剩余的列导体120可以被联接成组124。因此，拥有单独端点122的列导体120的数目依赖于测试阵列100的大小，以及特殊应用所希望的统计样本(也就是：为了测量可用的存储单元130数目)。
包含公共端126允许了例如电位、电流或其它输入的公共输入可以施加于组124中的联接导体120。电位、电流和其它输入可在测试过程中施加于组124，来为测试阵列100模拟一种预期的运行环境。设备的预期运行环境通常来讲，是指基于测试阵列100设计的最终产品存储阵列的期待条件。此特点有助于保证测试阵列100中，所选存储单元130的测试数据可代表基于测试阵列100设计的存储阵列将如何在实际运行中工作。
根据对测试阵列100进行测试所得到的数据，组124和列导体120可能分别只需要一个端点126，122。例如：如果对测试阵列100的测试过程只包含对所选列导体120施加电位，列导体120只需一个端点122，126，而不是每端都需要一个端点122，126。
图1中，两列导体120终止于单独端点122，第3-n列导体120共享一个公共端126。在p列导体120上不断重复1，2，3-n，1，2，3-n......这样的组合。1，2，3-n，1，2，3-n.......这种组合是将所选列导体120联接起来的标准排列方法，其它排列方法也可行。一种可能的替换排列方法例如1，2-n，1，2-n......
图1中，只有所选的列导体120电耦合，来减少测试过程中用来与测试装置连接的端点数目。图2图释了一种可替换实施方案，是关于拥有联接行、列导体的测试阵列200的。
参照图2，存储阵列200包含行导体210，该行导体210或终止于单独端点212，或联接起来形成共享公共端216的组214。同样，列导体220或终止于单独端点222，或联接起来形成共享公共端226的组224。图2中，端点212，222，216，226被图释为传导垫片。然而，任何形式的传导端在测试阵列200中都适用。端点212，222，216，226可被放置在测试阵列200的基片上(未示出)。
行导体210包含一种重复的组合：一行单独导体210带领2-m行联接导体210，共有q行导体210。列导体220包含一种重复的组合：一列导体220带领2-n联接列导体220，共有p列导体220。在此实施方案中，m、n、p、q均为整数。
根据上面实施方案，一个测试阵列可包含所选数目的电耦合或联接起来的行和/或列导体，来减少在测试过程中用来与测试探头连接的端点数目。这种排列方法的优点是：不同规模的测试阵列可以用探头数目较少的测试装置进行测试。有利的是，特定实验室或者其它测试环境中的测试阵列可被建成对应一套标准化数目的终端中的一个，以便一个单独的测试装置可用于测试各种各样的测试阵列。通过选择性地联接更多或更少的行和/或列导体成组，可使测试阵列的端点数目标准化。
上面实施方案的另一个优点是：拥有较多存储单元的测试阵列可以被准确地测试。换句话说，测试阵列可以被完整规模地测试。因此，测试阵列的例如负载效应、缺陷密度、设置时间以及其它特性会与基于测试阵列设计的最终产品存储阵列相似。另外，为了对测试阵列进行测试，不需要完整的交换电路和其它外围电路。
下面参照图3和图4讨论用来对测试阵列进行测试的测试装置10。图3是测试装置10的简图，图4是测试装置10的测试板20的简图。
参照图3，测试装置10包含测试板20，测试电路12和处理器90。测试板20通过导体22与测试电路12耦合。测试电路12包含多路复用器30、解码器40、读取放大器50、读/写控制器60和电流源70。处理器90通过输入/输出设备92的地址线(Add)、数据线(Data)和读/写线(R/W)与测试电路12耦合。
图3中，测试板20被象征性地用安装于测试板20上的测试阵列100来表示，然而此说明中讨论的其它测试阵列实施方案也可用测试装置10进行测试。测试板20在测试过程中支撑测试阵列100，且包含传导探头，该传导探头可为测试阵列100的行、列导体110、120提供输入，也可接收行、列导体110、120的输出。测试阵列100安装在测试板20上以便测试板20的所选探头可连接测试阵列100的所选端点。下面将参照图4具体讨论测试板20。
测试装置10可为联接的行、列导体110、120提供例如电位和电流等的输入，来模拟测试阵列100的预期运行环境。处理器90控制测试过程，并可包含例如一个中央处理单元。处理器90可在写模式和读取模式中操纵测试装置10，在写模式中，测试阵列100的存储单元130可被编程；在读取模式中，测试阵列100的特性可被测量。读/写控制器60在读取、写模式中控制测试电路12。多路复用器30在行、列导体110、120之间提供多路复用信号，解码器40对来自和去往多路复用器30的数据进行解码。例如电流大小等来自测试阵列100的数据，在通过数据线前往处理器90之前被读取放大器50检测。电流源70可作为一个向测试阵列100提供写电流的可编程电流源。测试电路12也可包含数字-模拟转换器和其它转换器，以便电流源70可向测试阵列100提供例如读取电压以及其它输入。
图4是测试板20的简图。测试板20包含多个用来连接测试阵列的传导端的探头25。探头25被排列成套26-29，以便测试阵列被放置在测试板20上时，探头25可以连接到测试阵列的单独和公共端。套26-29可能每个拥有不同的探头25数目来适应不同的测试阵列配置。
每个探头25可以连接引向测试电路12的一个导体22。控制器90可指示测试电路12接收一个来自与特定探头25耦合的列或行导体的输出，或向与特定探头25耦合的列或行导体施加一个输入，例如写电压或电流，或者读取电压或电流。
通过在安装于测试板20之前将测试阵列旋转90度，使测试阵列在测试板20上可以有很多取向。此特点允许不同排列的行、列导体与不同套26-29的探头25耦合。
根据上面的实施方案，由于测试阵列中的行、列导体可以被联接起来接收来自测试板20的公共输入，测试板20上的探头25数目可以更少。例如图4中，测试板20的套26包含16个探头，套28包含24个探头。套26中的探头和套28中对应(也就是直接在对面)的探头可以与有单独端点的列导体耦合。套28中不对应套26的探头可与测试阵列的公共端耦合，这样可允许例如对联接的列导体施加相等电位。
在运行的一种模式中，可以通过测试装置10测量出所选存储单元的电阻，该所选单元处于拥有单独端点的导体的行与列交点上。在此模式中，通过对横跨所选存储单元的行线施加一个读取电压，可产生一个读取电流，横跨所选存储单元的列导体可通过导体22与测试电路12耦合。横跨所选存储单元的列导体包含单独端点。通过读取放大器5 0可确定穿过所选存储单元的读取电流的值。根据读取电流值，处理器90可确定所选存储单元130的电阻。在读取操作中，可对测试阵列中包含联接导体和单独导体的剩余列导体施加一个例如电位的公共输入。
在上面的例子中，当所选列导体未被联接时，为了向测试阵列中的每列导体提供电位，需要探头连接每个列导体端的一个端点。在有相同电位或其它公共输入被用于模拟预期测试阵列运行条件的应用中，此特点明显有利。
根据上述实施方案，可对测试阵列的任何导体提供公共输入，而不需在开发过程中过分花费和延迟。测试阵列可以是完整规模或接近完整规模的，以便负载效应、设置时间和从测试阵列中测量出的其它特性与基于测试阵列设计的最终产品阵列相似。
进一步的优点是：测试装置10可用来测试不同规模的测试阵列。通过将所选数量的行、列导体联接起来，可以在任何测试阵列中使用固定数目的传导垫片。因此，拥有固定或有限数目探头的测试装置10可用于测试多种多样的阵列。
在本说明中，“行”和“列”不意味着存储阵列中的一个固定方向。另外，“行”和“列”不一定意味着直交的关系。
尽管这里通过示例的实施方案对测试方法和装置进行了描述，本领域的技术人员可以不偏离本发明真正精神和范围地对本发明的上述实施方案进行各种各样的修改。这里仅通过图释方法提出术语和描述，但并不限于此。

Claims (10)

1.一个测试阵列(100，200)包含：
多个第一导体(120，210，220)，包含：
至少一组(124，214，224)的第一导体(120，210，
220)，其中组(124，214，224)中第一导体(120，210，
220)与组(124，214，224)中公共端(126，216，
226)电耦合和
至少一个第一导体(120，210，220)与端点(122，212，
222)耦合；
多个第二导体(110，210，220)和
多个位于第一、第二导体交点上的存储单元(130，230)。
2.如权利要求1的测试阵列(100，200)，其中至少一组(124，214，224)第一导体(120，210，220)包含多组(124，214，224)第一导体(120，210，220)，以及至少一个第一导体(120，210，220)包含多个第一导体(120，210，220)。
3.如权利要求2的测试阵列(100，200)，其中多个第一导体(120，210，220)包含一种重复组合，该重复组合是关于第一导体(120，210，220)的替换组(124，214，224)和与单独端点(122，212，222)耦合的第一导体(120，210，220)的。
4.如权利要求3的测试阵列(100，200)，其中公共端(126，216，226)被放置在测试阵列(100，200)的基片上。
5.如权利要求3的测试阵列(200)，其中多个第二导体(210，220)包含：
至少一组(214，224)第二导体(210，220)，其中组(214，224)中的第二导体(210，220)与组的公共端(216，226)电耦合；和
至少一个第二导体(210，220)与单独端点(212，222)耦合。
6.如权利要求5的测试阵列(200)，其中至少一组(214，224)第二导体(210，220)包含多组(214，224)第二导体(210，220)，至少一个第二导体(210，220)包含多个第二导体(210，220)，其中公共端(216，226)被放置在测试阵列(200)的基片上。
7.一种测试阵列(100，200)的方法，该阵列包含多个第一导体(120，210，220)，多个第二导体(110，210，220)，以及多个位于第一、第二导体(110，210，220)交点上的存储单元(130，230)，该方法包含：
对所选的一个第二导体(110，210，220)施加一个输入，其中所选第二导体(110，210，220)横跨所选存储单元(130，230)；
测量一个来自所选第一导体(110，210，220)的输出，其中所选第二导体(110，210，220)横跨所选存储单元(130，230)；和
对测试阵列的至少一个公共端(126，216，226)施加一个公共输入，其中一组(124，214，224)的多个第一导体(120，210，220)与至少一个公共端(126，216，226)耦合。
8.如权利要求7的方法，其中施加公共输入的步骤包含：
对多个公共端(126，216，226)施加公共输入，其中每个公共端(126，216，226)与对应的第一导体(120，210，220)组耦合。
9.如权利要求8的方法，其中测量输出的步骤包含：
测量电流值。
10.如权利要求9的方法，其中施加输入的步骤包含：
施加电位。
CN02147054A 2001-10-25 2002-10-25 测试阵列与测试存储阵列的方法 Pending CN1414619A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/983,697 US6639859B2 (en) 2001-10-25 2001-10-25 Test array and method for testing memory arrays
US09/983697 2001-10-25

Publications (1)

Publication Number Publication Date
CN1414619A true CN1414619A (zh) 2003-04-30

Family

ID=25530063

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02147054A Pending CN1414619A (zh) 2001-10-25 2002-10-25 测试阵列与测试存储阵列的方法

Country Status (6)

Country Link
US (1) US6639859B2 (zh)
EP (1) EP1308965A3 (zh)
JP (1) JP4037728B2 (zh)
KR (1) KR100935645B1 (zh)
CN (1) CN1414619A (zh)
TW (1) TW564433B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101458968B (zh) * 2007-12-13 2010-11-10 中芯国际集成电路制造(上海)有限公司 获取非挥发存储器中失效二进制位分布信息的方法与装置
CN103165581A (zh) * 2011-12-16 2013-06-19 台湾积体电路制造股份有限公司 测试结构、其制造方法、测试方法、以及mram阵列
CN104272122A (zh) * 2011-11-08 2015-01-07 赛登斯公司 用于未被编程的otp存储器阵列的测试单元
CN112767989A (zh) * 2021-01-06 2021-05-07 波平方科技(杭州)有限公司 新型存储器测试结构

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030218896A1 (en) * 2002-05-22 2003-11-27 Pon Harry Q Combined memory
US6978407B2 (en) * 2003-05-27 2005-12-20 Lsi Logic Corporation Method and architecture for detecting random and systematic transistor degradation for transistor reliability evaluation in high-density memory
US7085183B2 (en) * 2004-07-13 2006-08-01 Headway Technologies, Inc. Adaptive algorithm for MRAM manufacturing
US20070014307A1 (en) * 2005-07-14 2007-01-18 Yahoo! Inc. Content router forwarding
KR100689841B1 (ko) 2006-02-13 2007-03-08 삼성전자주식회사 반도체 제조장치용 레벨링 알고리듬 및 관련된 장치
US8868820B2 (en) * 2011-10-31 2014-10-21 Microsemi SoC Corporation RAM block designed for efficient ganging

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2629213B2 (ja) * 1987-11-13 1997-07-09 松下電器産業株式会社 アクティブマトリックスアレイの検査方法および検査装置
DE3937187A1 (de) * 1989-11-08 1991-05-16 Philips Patentverwaltung Verfahren zum herstellen von integrierten schaltungen sowie integrierte schaltung
US5083697A (en) * 1990-02-14 1992-01-28 Difrancesco Louis Particle-enhanced joining of metal surfaces
US5107459A (en) * 1990-04-20 1992-04-21 International Business Machines Corporation Stacked bit-line architecture for high density cross-point memory cell array
JPH05144293A (ja) * 1991-11-20 1993-06-11 Sony Corp 半導体メモリーｔｅｇ及び半導体メモリー回路の検査方法
US5952838A (en) * 1995-06-21 1999-09-14 Sony Corporation Reconfigurable array of test structures and method for testing an array of test structures
JPH0991998A (ja) * 1995-09-20 1997-04-04 Nittetsu Semiconductor Kk 半導体記憶装置
US5764569A (en) * 1996-09-24 1998-06-09 Altera Corporation Test structure and method to characterize charge gain in a non-volatile memory
US5794175A (en) * 1997-09-09 1998-08-11 Teradyne, Inc. Low cost, highly parallel memory tester
JPH11120797A (ja) * 1997-10-15 1999-04-30 Toshiba Microelectronics Corp 強誘電体メモリ及びそのスクリーニング方法
US6018484A (en) * 1998-10-30 2000-01-25 Stmicroelectronics, Inc. Method and apparatus for testing random access memory devices
US6456525B1 (en) * 2000-09-15 2002-09-24 Hewlett-Packard Company Short-tolerant resistive cross point array
US6552409B2 (en) * 2001-06-05 2003-04-22 Hewlett-Packard Development Company, Lp Techniques for addressing cross-point diode memory arrays

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101458968B (zh) * 2007-12-13 2010-11-10 中芯国际集成电路制造(上海)有限公司 获取非挥发存储器中失效二进制位分布信息的方法与装置
CN104272122A (zh) * 2011-11-08 2015-01-07 赛登斯公司 用于未被编程的otp存储器阵列的测试单元
CN103165581A (zh) * 2011-12-16 2013-06-19 台湾积体电路制造股份有限公司 测试结构、其制造方法、测试方法、以及mram阵列
CN103165581B (zh) * 2011-12-16 2016-06-01 台湾积体电路制造股份有限公司 测试结构、其制造方法、测试方法、以及mram阵列
CN112767989A (zh) * 2021-01-06 2021-05-07 波平方科技(杭州)有限公司 新型存储器测试结构

Also Published As

Publication number Publication date
EP1308965A2 (en) 2003-05-07
TW564433B (en) 2003-12-01
US6639859B2 (en) 2003-10-28
JP2003203499A (ja) 2003-07-18
KR100935645B1 (ko) 2010-01-07
JP4037728B2 (ja) 2008-01-23
EP1308965A3 (en) 2004-09-22
KR20030034012A (ko) 2003-05-01
US20030081477A1 (en) 2003-05-01

Similar Documents

Publication Publication Date Title
US4620304A (en) Method of and apparatus for multiplexed automatic testing of electronic circuits and the like
US5736850A (en) Configurable probe card for automatic test equipment
CN1414619A (zh) 测试阵列与测试存储阵列的方法
US20100161918A1 (en) Third dimensional memory with compress engine
JP2641816B2 (ja) 半導体集積回路の測定方法
CN1819057A (zh) 带有公共预充电器的动态随机存取存储器
JP2009515186A (ja) 自動半導体ウエハ試験のための半自動多重化システム
JP2004030884A (ja) 磁気抵抗固体記憶素子における誤りを最小限にする方法
CN1296999C (zh) 具有缩短的焊盘间距的半导体集成电路
CN115201529A (zh) 一种新的并行半导体参数测试系统
JP2003203499A5 (zh)
CN102176441B (zh) 用于物理失效分析的改进型可寻址测试芯片及制作方法
US20060085715A1 (en) Test board of semiconductor tester having modified input/output printed circuit pattern and testing method using the same
JPH1144740A (ja) 併合データ出力モードおよび標準動作モードとして動作する集積回路素子を一緒に検査することができる検査基板
CN115032520A (zh) 一种用于测试电源管理芯片的自动化远程测控系统
CN110954804B (zh) 一种批量精确诊断cBit阵列故障的装置和方法
JPH11211793A (ja) Ｉｃ試験装置
JP3483130B2 (ja) 集積回路の検査方法
CN112767989A (zh) 新型存储器测试结构
CN1527373A (zh) 测试集成模块之装置及操作测试装置之方法
CN220040663U (zh) 测试装置及测试机箱
JPH11163062A (ja) 半導体装置及びウエハーテスト方法
EP0103353A2 (en) Method of and apparatus for multiplexed automatic testing of electronic circuits and the like
CN117434423A (zh) 一种四线专用测试机
CN1629975A (zh) 具有无源存储元件的存储器中改善读取的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication