TW564433B - Test array and method for testing memory arrays - Google Patents
Test array and method for testing memory arrays Download PDFInfo
- Publication number
- TW564433B TW564433B TW091119697A TW91119697A TW564433B TW 564433 B TW564433 B TW 564433B TW 091119697 A TW091119697 A TW 091119697A TW 91119697 A TW91119697 A TW 91119697A TW 564433 B TW564433 B TW 564433B
- Authority
- TW
- Taiwan
- Prior art keywords
- test
- wires
- array
- wire
- group
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/26—Accessing multiple arrays
- G11C2029/2602—Concurrent test
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
564433 五、發明説明( 技術領娀 本發明之技術領域為用以測試記憶體陣列之測試陣 列〃方法更特別的是,此技術領域是測試陣列與方法其 允許準讀地測試陣列而沒有不當的時間或費用之耗費。 技術背景 、 父點式(cross point)記憶體陣列包括位於水平列導線 與垂直行導線交點之記憶胞。此記憶胞作為交點式記憶體 陣歹j中之儲存元件而運作,並且可以典型地儲存“ 1,,或“〇,, 之二進制㈣。此等記憶胞、列與行導線以及其他的電路 可以設置在基板上。已知之交點式記憶體陣列之例包括不 消逝記憶體例如“一次可程式記憶體,,(〇τρ : 〇狀 programmable memory),以及可重新程式記憶體。在許多 情況下記憶體陣列須要測試,例如在大規模製造之前,以 及在新的記憶體陣列之發展階段期間。此種測試可以涉及 測里έ己憶體陣列之特徵,例如:記憶胞之電阻、記憶胞特 性之一致均勻性、RH反應、電阻-電壓特徵、以及其他之 特徵。 此種測試的一種方式是設置一整體規模(full scale)的 記憶體陣列測試器,包括將驅動器電路、切換電路,以及 其他的周邊電路作全面的整合。此“整體規模,,之用詞表示 此被測試之陣列所包括記憶胞之數目與將包括在最終記憶 體產品中記憶胞之數目通常是相同的數量等級。使用此方 法’則可以藉由選擇性地切換此等記憶胞之狀態,以及測 量在不同的操作情況下此等記憶胞之特徵而決定被測試陣 4 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 564433 A7 _________B7_ 五、發明説明(2 ) 列之特徵。此種測試技術可以有效地決定測試陣列之特 徵’但是製造包括周邊電路之整體規模的測試器是非常昂 貴且消耗時間。 另一個測試陣列之技術涉及設置測試陣列而將周邊 電路完全地整合於測試陣列中。此測試陣列之特徵因此可 以使用陣列中之周邊電路而測試。此技術亦昂貴且耗時, 因為它涉及在測試階段期間設置完整的陣列。 另一個用於測試記憶體陣列之技術是設置測試陣 列’其規模尺寸較在最終記憶體產品中所使用之記憶體陣 列為小。此小規模測試陣列之測試結果被使用作為整體規 模記憶體陣列測試結果之代表。此種技術可能無法令人滿 意’因為小規模的測試無法複製在整體規模陣列中所發生 之負載效應,調定時間以及其他的現象。此種小規模的測 試因此對於某些應用而言可能並不足夠地精確。 因此存在對於測試陣列與方法之須要,其用於準確地 測試記憶胞陣列而不會涉及過高的成本或延誤。 發明概要 根據本發明之第一觀點,測試陣列包括多個列導線, 多個行導線,以及多個位於列與行導線交點之記憶胞。此 等列與行導線可以包括導線之組其可以被電性連接或“組 合’’在一起。此等經組合之導線可以被連接至一共同的端 子。此等列與行導線亦包括連接至個別端子之導線。此等 在列與行導線交點之記憶胞被連接至個別的端子,而在測 w式期間可以由測試裝置測量其特徵。此組經組合之列與行 本紙張尺度適用巾國國家標準(CNS) Α4規格Ul〇X297公爱) --------------^----- (請先閲讀背面之注意事項再填寫本頁)
•、可I 564433
導線可以有共同的電流或電壓在測試期間施加於此等經組 合之導線。 4----- (請先閲讀背面之注意事項再填寫本頁) 根據本發明之第一觀點,此測試陣列之端子數目可以 非常的小。因此,此具有有限或固定數目探針(用於連接至 測試陣列)之測試裝置可以被使用以測試陣列。藉由選擇性 地將列及/或行導線組合在—起,可m具有相當小數目探 針之測試裝置測試非常大的測試陣列。 根據本發明之第一觀點,此測試陣列可以以整體規模 被測試而沒有不當的耗費。此外,在測試陣列中不須要將 切換與其他的電路完全整合於用於測試之測試陣列中。因 1Τ— 此,此測試陣列可以相當便宜與快速地組裝,而降低用於 發展新陣列的時間與成本。 亦根據本發明之第一觀點,使用整體規模之測試陣列 提供較小規模的測試資料更可靠的測試資料,因為整體規 模陣列可以更正確地預測負載效應、、調定時間以及其他的 特徵。此特點幫助確保此來自測試陣列中經選擇記憶胞之 測試資料能代表此整體規模最終產品域體陣驗據測試 陣列没计將如何表現。 根據本發明之第二觀點,此種測試“測試陣列,,的方法 包括將輸入施加於所選擇之列導線,其中此經選擇之列導 線通過經選擇之記憶胞,測4來自經選擇行導線之輸出,· 其中經選擇之行導線通過此經選擇的記憶胞,並且對此測 試陣列之共同端子施加共同的輸人。此共同的端子各連接 至一組經組合之行導線。 本紙張尺度適用中國國家標準(〇jS) Α4規格(210X297公爱) 6 564433 A7 B7 五、發明説明(4 ) — 根據本發明之第二觀點,此將共同的輸入施加於行導 線之組允許模擬測試陣列所預期之作業環境。因為共同的 輸入可經由共同的端子施加於行導線之組,此測試陣列須 要較少的端子以連接至用於測試此測試陣列之測試裂置。 此外’測試裝置須要較少的探針用於與測試陣列端子連接。 本發明其他之觀點與優點均由以下詳細的說明,並參 考所附之圖式而更為明顯。 以下圖式之詳細說明中相同的元件使用相同的參考 號碼。 圖式簡單説明 第1圖為根據本發明第一實施例之測試陣列之概要 圖; 第2圖為根據本發明第二實施例之測試陣列之概要 固 · 圖, 第3圖為測試裝置之概要圖;以及 第4圖為在第3圖中所說明測試裝置之測試板之概要 圖。 氣隹實施例之詳細說明 此用於測試陣列之測試陣列與方法將藉由較佳實施 例與圖式而討論。 第1圖為根據本發明第一實施例之測試陣列1〇〇之概 要圖。此測試陣列100包括多個列導線110與行導線120。此 列導線110在記憶胞130通過行導線120。此測試陣列1〇〇是 一種交點式記憶體陣列,並且可以是任何的交點式記憶體 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) ---------------,…… (請先閲讀背面之注意事項再填寫本頁) •、一-Τ— S, 564433 A7 _______B7____ 五、發明説明(5 ) 形式。例如:磁性隨機存取記憶體(MRAM)、熔絲記憶體、 反熔絲記憶體、充電儲存器、遮罩式唯讀記憶體(mask ROM)、以及其他的記憶體形式。 此測試陣列100之列導線11〇是終止於導電端子i 12 中’且行導線120是終止於導電端子122中。在第1圖中端子 112,122是說明作為導電墊。然而,任何形式之導電端子 是適合使用於測試陣列100中。此等端子112, 122是被使用 於將測試陣列1〇〇連接至測試裝置(於第1圖中未說明)以碟 定記憶體陣列100之特徵。端子112,122可以設置於陣列100 之基板(未圖示)上。此在第1圖中所說明之測試陣列丨〇〇包 括q個列導線110 ’ p個行導線120,以及pxq個記憶胞13〇, 而P與q整數。 根據本發明之第一實施例,測試陣列1〇〇之數個行導 線120被電性連接或“組合”在一起作為組124,並且在共同 的端子126有共同的輸出。一“組,,可以包括例如兩個或多個 導線(為了說明的目的在組124中之個別導線則未顯示)。在 第1圖中,此頭兩個行導線1〇各終止於個別的端子122中。 在行3至η的行導線120是被電性連接並終止於共同端子126 中’而η為整數。此種配置之效應是在減少測試陣列1〇〇之 測試期間用於與測試裝置連接之端子之數目。此等共同端 子可以設置於測試陣列1〇〇之基板(未圖示)上。 因為此等特定之行導線120共享共同端子126,測試資 料通常不由記憶胞13〇(其被連接至經組合之行導線12〇)收 集。資料理想上取自記憶胞130,其通過有個別端子122之 本紙張尺度適财關家標準(⑽U4規格⑽X297^^ 8 --------------^—ί (請先閱讀背面之注意事項再填寫本頁) -訂| 564433 A7 ____B7_ 五、發明説明(6 ) 行導線120。測試器因此決定應被接達之記憶胞13〇之數目 以測試所須之測量之提供此測試陣列i 〇〇之特徵之統計代 表樣本。選擇多個終止於個別導電墊122中之行導線120, 以允許測量記憶胞130所期望之樣本板。此等剩餘之行導線 120可以被組合成組124。此具有個別端子122之行導線120 之數目,因此可此取決於測試陣列100之大小以及用於特殊 應用所期望之統計樣本(即,可以被接達用於測量之記憶胞 130之數目)。 此等共同端子126之包括計入允許共同之輸入(例如電 壓、電流或其他的輸入)被施加於組124中經組合之導線 120。在測試期間可以將電壓、電流以及其他的輸入施加於 組124 ’以模擬用於測試陣列1 〇〇所期望之作業環境。此裝 置所期望之作業環境通常是根據測試陣列1⑼之設計而對 於最終產品記憶體陣列所預期的條件。此特點幫助確保此 從在測试陣列1 〇〇中經選擇記憶胞13〇所得之測試資料是代 表根據此測试陣列1 〇〇的設計之記憶體陣列在實際的作業 中將如何表現。 取決於由測試陣列100所得之測試測量,組124與行導 線120可能只各須要一端子126, 122。例如,如果對於測試 陣列100之測試過程只涉及將電壓施加於經選擇之行導線 120,則此等行導線120可能只須要一端子122,126,而不 須要在各端一端子122,126。 在第1圖中兩個行導線120終結於個別的端子122中, 並且3-n個行導線120共享一共同端子126。此丨,2, 3·η,, 本紙張尺度適用中國國家標準(CNS) A4規格(210><297公爱) 9 V.......•tr (請先閲讀背面之注意事項再填寫本頁) 564433 A7 B7 五、發明説明(7 2,3·η……之模式(pattern)在ρ個行導線上重覆。此丨,2, 3-n ’ :1 ’ 2,3_n......之模式是一種典範的配置用於將經選 擇之行導線120組合在一起,且可以有其他之配置。一個可 能的其他的配置是例如1,2-n,1,2-n........ 在第1圖中只有經選擇之行導線120被電性連接,以減 少在測試期間用於與測試裝置連接之端子之數目。第2圖說 明具有經組合之列與行導線之測試陣列2〇〇之另一個實施 例0 請參考第2圖,記憶體陣列2〇〇包括此等列導線2丨〇其 終結於個別的端子212中,或是被組合在一起作為組214且 共享共同端子216。相同地,此等行導線22〇是終結於個別 端子222中,或被組合在一起作為組224且共享共同端子 226。在第2圖中端子212,222,216,226被說明作為導電 墊。然而,任何形式之導電端子均適合使用於測試陣列2〇〇 中。此#端子212,222,216,226可以設置於測試陣列2〇〇 之基板(未圖示)上。 此等列導線210包括一個個別的導線21 〇跟隨著2至m 個經組合之導線210之重覆模式,而具有全部q列導線21〇。 此等行導線220包括一行導線220跟隨著2-n個經組合之導 線220之重覆模式,而全體具有p行導線22〇。在此實施例 中,m,n,p與q為整數。 根據以上之實施例,測試陣列可以包括經選擇數目之 列及/或行導線,其被電性連接或組合在一起而在測試過程 期間減少用於與測试探針連接之端子之數目。此種配置之 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) 10 --------------.-----r:^w: (請先閲讀背面之注意事項再填寫本頁) -訂— ;φ, 564433 A7 ----- B7 五、發明説明(8 ) '—' " ~— 優點是不同尺寸規模之測試陣列可以由具有相當小探針數 目之測試裝置測試。此等測試陣列可以有利地設置於特別 的實驗室或其他的測試環境中,以對應於一組此等標準化 端子數目之一,以致於可以使用單一的測試裝置以測試各 種不同的測試陣列。此在測試陣列中端子之數目可以藉由 選擇性地將較大或較少數目之列及/或行導線組合成組而 標準化。 以上實施例另外的優點為具有相當大數目記憶胞之 測試陣列可以被精確地測試。換句話說,此測試陣列可以 以整個元整的規模尺寸測試。因此測試陣列之特徵例如: 負載效應、缺陷密度、調定時間以及其他的特徵可以根據 測試陣列之設計而類似於最終產品記憶體陣列。此外,不 須要將切換電路與其他的周邊電路整合(於此測試陣列中) 以便測試此測試陣列。 以下將參考第3與4圖以討論用於測試此測試陣列之 測試裝置10。第3圖為測試裝置10之概要圖,而第4圖為測 試裝置10之測試板20之概要圖。 請參考第3圖,測試裝置10包括測試板2〇、測試電子 裝置12與處理器90。測試板20是藉由導線22而連接至測試 電子裝置12。此測試電子裝置12包括多工器30、解碼器40、 讀取放大器50、讀/寫控制器60以及電流源70。處理器9〇 是藉由輸入/輸出裝置92經由Add· Data與R/W線而連接至 測試電子裝置12。 在第3圖中測試板20是以安裝在測試板20上之測試陣 本紙張尺度適用中國國家標準(CNS) Μ規格(210X297公釐) 11 r—φ: (請先閲讀背面之注意事項再填寫本頁) .訂· Φ 564433 A7 B7 五、發明説明(9 列100而象徵性地代表。然而,在本說明書中所討論之其他 的測試陣列實施例亦可以測試裝置10測試。測試板20在測 试期間支援此測試陣列1 〇〇,並且包括導電探針其可以提供 輪入至測試陣列1〇〇之列與行導線11〇, 12〇,並且亦可從列 與行導線110,120接收輸出。此測試陣列100是安裝在測試 板20上,以使得測試板2〇之經選擇之探針接觸測試陣列ι〇〇 之經選擇之端子。以下參考第4圖詳細討論測試板2〇。 測試裝置10可以提供例如電壓與電流之輸入給經組 合之列與行導線110, 120以模擬用於測試陣列1〇〇之所期望 之作業環境。處理器90控制測試過程並且可以包括例如中 央處理單元。處理器90可以將測試裝置1〇在寫入模式中操 作(其中在測試陣列1〇〇中之記憶胞13〇可以被程式化),或 是在讀取模式中操作(其中測試陣列100之特徵可以被測 量)。讀/寫控制器60控制在讀取與寫入模式中之測試電子 裝置12。多工器30是用於將列與行導線110,12〇之間的信 號作多工處理。並且解碼器4〇將來往至多工器30之資料解 碼。由測試陣列100來的資料(例如電流之大小)是在資料線 上被送至處理器90之前被讀取放大器50偵測到。電源70可 以為可程式化之電流源被使用於供應寫入電流至測試陣列 100。此測試電子裝置12亦可以包括數位一至一類比轉換器 與其他的轉換器,以致電流源70可以提供例如讀取電壓與 其他之至測試陣列100之輸入。 第4圖是測試板20之概要圖,此測試板20包括多個探 針25用於接觸此測試陣列之導電端子。此等探針25是配置 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 12 --------------』…:Γ-·: (請先閲讀背面之注意事項再填寫本頁) 、?τ— 564433 A7 一 _B7____ 五、發明説明(10 ) 於組26-29中,而當此測試陣列被置於測試板20上時,此等 探針用於接觸測試陣列之個別與共同端子。組126-29各可 以具有不同數目之探針25以適應不同的測試陣列結構。 各探針25可以被連接至導線22之一,其通往測試電子 裝置12。控制器90可以指示此測試電子裝置12從連接至特 殊探針25之行或列導線接收輸出,或施加輸入(例如是寫入 電壓或電流,或讀出電壓或電流)至連接至特殊探針25之行 或列導線。 測試陣列可以藉由在將其安裝於測試板20上之前將 此測試陣列旋轉90度,而以數種方式將其在測試板20上定 向。此特性允許列與行線路之不同的配置被連接至探針25 之不同的組26-29。 根據以上的實施例,在測試板20上探針25的數目可以 相當的小,因為在測試陣列中之列與行導線可以被組合而 從測試板20接收共同的輸入。例如在第4圖中,測試板2〇 包括在組26中16個探針與在組28中24個探針。此等在組26 中的探針與在組28中相對應(即,直接跨越)之探針,可以 被連接至具有個別端子行導線。此等在組28中之探針(其不 對應於組2 6中之探針)可以被連接至在測試陣列中之共同 的端子,以允許例如相等之電位被施加於成組之行導線。 在一作業模式中,位於列導線與行導線交點之經選擇 之記憶胞是具有個別的端子而可以由測試裝置10測量其電 阻。在此模式中,可以藉由對通過此經選擇記憶胞之列導 線施加讀取電壓而產生讀取電流,並且通過此經選擇記憶 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) 13 .................. (請先閲讀背面之注意事項再填寫本頁) .訂· :φ, 564433 A7 _ B7 I五、發明説明(11) 之記憶胞是具有個別的端子而可以由測試裝置1〇測量其電 阻。在此模式中,可以藉由對通過此經選擇記憶胞之列導 線施加讀取電壓而產生讀取電流,並且通過此經選擇記憶 胞之行導線可以經由導線22而連接至測試電子裝置12。此 通過此經選擇記憶胞之行導線包括個別的端子。此經由被 選擇記憶胞之讀取電流之值可以由讀取放大器5〇確定。處 理器90可以從讀取之電流值以確定此經選擇記憶胞13〇之 電阻。在此讀取作業期間一共同的輸入(例如是電壓)可以 被施加於此測試陣列中其餘的行導線(包括組合的或個別 I 的導線)。 在以上的例子中,如果此經選擇之行導線未被組合, ㈣要以探針接觸各行導線端子之端子,以便提供電壓給 測試陣狀每-個行導線。此特點在此等制中特別有 W ’其中使用相同的電壓或另外的共同輸人以模擬在測試 陣列中所期望之作業條件。 減以上之實施例’共同的輸入可以被供應至測試陣 财任何的導線,而在發展過程中不會有不t的支出或延 豸。此測試陣列可以是或接近整體規模尺寸,以致於由此 贼陣列所測#之負載效應、調定時間以及其他的特徵可 以類似於基於測試陣列設計之最終產品陣列。 其另-項優點是此測試裝置1G可以被使用以測試不 狀寸H藉由料藝數目之列與行導線組合在一 | s,固定數目之導電墊可以被使用於任何的測試陣列中。 因此可以使用具有固定或限制數目探針之測試裝置10以測 本紙張尺度適用十國國家標準^^^^1()><297^--------
.........::r:KW: (請先閲讀背面之注意事項再填寫本頁) 、tr— 争 564433 A7 B7 五、發明説明(12 ) 要表示垂直的關係。 雖然本發明參考典範的實施例而說明測試方法與裝 置,然而熟知此技術的人士將能夠對所描述本發明之實施 例作各種修正而沒有偏離本發明的精神與範圍。在此說明 書中所使用的名詞與描述只是作為說明且並不意味作為限 制。 (請先閲讀背面之注意事項再填寫本頁)
、可I ;φ. 15 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) 564433 A7 B7 五、發明説明(13 ) 元件標號對照 10…測試裝置 12…測試電子裝置 20…測試板 25…探針 26…組 27…組 28…組 29…組 30…多工器 40…解碼器 50…讀取放大器 60…讀/寫控制器 70…電流源 90…處理器 92…輸入/輸出裝置 100···測試陣列 112···導電端子 120···行導線 124…組 130···記憶胞 200···記憶體陣列 210···列導線 220…行導線 224…組 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 16
Claims (1)
- 六、申請專利範圍 1. 一種測試陣列(100, 200),其特徵為包括: 多個第一導線(120,210,220)包括: 第一導線(120,210,220)之至少一組(124,214, 224),其中在組(124,214,224)中之第一導線(120, 210,220)被電性連接至組(124,214,224)之共同端 子(126,216,226);以及 連接至端子(122,212,222)之至少一第一導線 (120,210,220); 多個第二導線(110,210,220);以及 位於第一與第二導線交點之多個記憶胞(130, 230)。 2. 如申請專利範圍第1項之測試陳列(100,200),其中 第一導線(120,210,220)之至少一組(124,214, 224)包括第一導線(120,210,220)之多個組(124,214, 224),並且至少一第一導線(120,210,220)包括多個 第一導線(120,210,220)。 3. 如申請專利範圍第2項之測試陳列(100,200),其中 多個第一導線(120,210,220)包括重覆模式之第 一導線(120,210,220)之交替組(124,214,224),且 第一導線(120,210,220)被連接至個別的端子(122, 212 , 222)。 4. 如申請專利範圍第3項之測試陳列(100,200),其中 此等共同端子(126,216,226)是設置於測試陣列 (100,200)之基板上。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 17 564433 A8 B8 C8 D8 六、申請專利範圍 5. 如申請專利範圍第3項之測試陳列(200),其中多個第二 導線(210,220)包括: 第二導線(210,220)之至少一組(214,224),其中 此組(214,224)中之第二導線(210,220)被電性連接至 此組之共同端子(216,226);以及 至少一第二導線(210,220)被連接至個別端子 (212 , 222)。 f 6. 如申請專利範圍第5項之測試陳列(200),其中 第二導線(210,220)之至少一組(214,224)包括第 二導線(210,220)之多個組(214,224),並且至少一第 二導線(210,220)包括多個第二導線(210,220),並且 其中共同端子(216,226)是設置於測試陣列(200)之基板 上。 7. —種測試陣列(100,200)之方法,此陣列包括: # 多個第一導線(120,210,220),多個第二導線 (110,210,220),以及位於第一與第二導線(110,210, 220)交點之多個記憶胞(130,230),其特徵為包括: 將輸入施加至所選擇之第二導線(110,210,220) 之一,其中此經選擇之第二導線(110,210,220)通過 經選擇之記憶胞(130,230); 測量此經選擇第一導線(120,210,220)之輸出, 其中此經選擇之第二導線(110,210,220)通過此經選 擇之記憶胞(130,230);以及 將共同輸入施加於測試陣列之至少一共同端子 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 18 564433 A B c D 、申請專利範圍 (126,216 ’ 226),其中多個第一導線(12〇,21〇,22〇) 之-組(124,214,224)被連接至至少一共同端子(126, 216 , 226)。8.如申請專利範圍第7項之方法,其中 施加共同輸入之步驟包括: 將共同的輸入施加於多個共同端子(126 , 216,226), 其中各共同端子(126,216,226)被連接至第一導線(12〇, 210,220)相對應之組。 9·如申請專利範圍第8項之方法,其中 測篁輸出的步驟包括:測量電流值。 1 〇·如申請專利範圍第9項之方法,其中 施加輸入的步驟包括:施加電壓。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 19
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/983,697 US6639859B2 (en) | 2001-10-25 | 2001-10-25 | Test array and method for testing memory arrays |
Publications (1)
Publication Number | Publication Date |
---|---|
TW564433B true TW564433B (en) | 2003-12-01 |
Family
ID=25530063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091119697A TW564433B (en) | 2001-10-25 | 2002-08-29 | Test array and method for testing memory arrays |
Country Status (6)
Country | Link |
---|---|
US (1) | US6639859B2 (zh) |
EP (1) | EP1308965A3 (zh) |
JP (1) | JP4037728B2 (zh) |
KR (1) | KR100935645B1 (zh) |
CN (1) | CN1414619A (zh) |
TW (1) | TW564433B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030218896A1 (en) * | 2002-05-22 | 2003-11-27 | Pon Harry Q | Combined memory |
US6978407B2 (en) * | 2003-05-27 | 2005-12-20 | Lsi Logic Corporation | Method and architecture for detecting random and systematic transistor degradation for transistor reliability evaluation in high-density memory |
US7085183B2 (en) * | 2004-07-13 | 2006-08-01 | Headway Technologies, Inc. | Adaptive algorithm for MRAM manufacturing |
US20070014307A1 (en) * | 2005-07-14 | 2007-01-18 | Yahoo! Inc. | Content router forwarding |
KR100689841B1 (ko) | 2006-02-13 | 2007-03-08 | 삼성전자주식회사 | 반도체 제조장치용 레벨링 알고리듬 및 관련된 장치 |
CN101458968B (zh) * | 2007-12-13 | 2010-11-10 | 中芯国际集成电路制造(上海)有限公司 | 获取非挥发存储器中失效二进制位分布信息的方法与装置 |
US8526254B2 (en) * | 2008-04-03 | 2013-09-03 | Sidense Corp. | Test cells for an unprogrammed OTP memory array |
US8868820B2 (en) * | 2011-10-31 | 2014-10-21 | Microsemi SoC Corporation | RAM block designed for efficient ganging |
US8750031B2 (en) * | 2011-12-16 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Test structures, methods of manufacturing thereof, test methods, and MRAM arrays |
CN112767989A (zh) * | 2021-01-06 | 2021-05-07 | 波平方科技(杭州)有限公司 | 新型存储器测试结构 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2629213B2 (ja) * | 1987-11-13 | 1997-07-09 | 松下電器産業株式会社 | アクティブマトリックスアレイの検査方法および検査装置 |
DE3937187A1 (de) * | 1989-11-08 | 1991-05-16 | Philips Patentverwaltung | Verfahren zum herstellen von integrierten schaltungen sowie integrierte schaltung |
US5083697A (en) * | 1990-02-14 | 1992-01-28 | Difrancesco Louis | Particle-enhanced joining of metal surfaces |
US5107459A (en) * | 1990-04-20 | 1992-04-21 | International Business Machines Corporation | Stacked bit-line architecture for high density cross-point memory cell array |
JPH05144293A (ja) * | 1991-11-20 | 1993-06-11 | Sony Corp | 半導体メモリーteg及び半導体メモリー回路の検査方法 |
US5952838A (en) * | 1995-06-21 | 1999-09-14 | Sony Corporation | Reconfigurable array of test structures and method for testing an array of test structures |
JPH0991998A (ja) * | 1995-09-20 | 1997-04-04 | Nittetsu Semiconductor Kk | 半導体記憶装置 |
US5764569A (en) * | 1996-09-24 | 1998-06-09 | Altera Corporation | Test structure and method to characterize charge gain in a non-volatile memory |
US5794175A (en) * | 1997-09-09 | 1998-08-11 | Teradyne, Inc. | Low cost, highly parallel memory tester |
JPH11120797A (ja) * | 1997-10-15 | 1999-04-30 | Toshiba Microelectronics Corp | 強誘電体メモリ及びそのスクリーニング方法 |
US6018484A (en) * | 1998-10-30 | 2000-01-25 | Stmicroelectronics, Inc. | Method and apparatus for testing random access memory devices |
US6456525B1 (en) * | 2000-09-15 | 2002-09-24 | Hewlett-Packard Company | Short-tolerant resistive cross point array |
US6552409B2 (en) * | 2001-06-05 | 2003-04-22 | Hewlett-Packard Development Company, Lp | Techniques for addressing cross-point diode memory arrays |
-
2001
- 2001-10-25 US US09/983,697 patent/US6639859B2/en not_active Expired - Lifetime
-
2002
- 2002-08-29 TW TW091119697A patent/TW564433B/zh not_active IP Right Cessation
- 2002-10-02 JP JP2002290178A patent/JP4037728B2/ja not_active Expired - Fee Related
- 2002-10-18 EP EP02257238A patent/EP1308965A3/en not_active Withdrawn
- 2002-10-24 KR KR1020020065107A patent/KR100935645B1/ko active IP Right Grant
- 2002-10-25 CN CN02147054A patent/CN1414619A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
EP1308965A2 (en) | 2003-05-07 |
KR20030034012A (ko) | 2003-05-01 |
JP2003203499A (ja) | 2003-07-18 |
KR100935645B1 (ko) | 2010-01-07 |
US6639859B2 (en) | 2003-10-28 |
JP4037728B2 (ja) | 2008-01-23 |
US20030081477A1 (en) | 2003-05-01 |
EP1308965A3 (en) | 2004-09-22 |
CN1414619A (zh) | 2003-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW312825B (en) | Configurable probe card for automatic test equipment | |
JP5340420B2 (ja) | 磁気ランダムアクセスメモリ(mram)のインサイチュ抵抗測定法 | |
US20030076125A1 (en) | Method and system for wafer and device level testing of an integrated circuit | |
TW555988B (en) | Testing vias and contacts in integrated circuit fabrication | |
TW564433B (en) | Test array and method for testing memory arrays | |
US8310264B2 (en) | Method for configuring combinational switching matrix and testing system for semiconductor devices using the same | |
JP2007201471A (ja) | 半導体製品ダイのテスト方法及び同テストのためのテストダイを含むアセンブリ | |
JP2003022668A5 (zh) | ||
US5621312A (en) | Method and apparatus for checking the integrity of a device tester-handler setup | |
US10082535B2 (en) | Programmable test structure for characterization of integrated circuit fabrication processes | |
JP2004519809A (ja) | Mramセル用の基準 | |
JP2010540935A (ja) | シリアル制御インテリジェントスイッチを使用してデバイスをテストするための方法及び装置 | |
TW320756B (zh) | ||
US20080137456A1 (en) | Method of testing memory device | |
TW301040B (en) | A reconfigurable array of test structures and method for testing an array of test structures | |
JP2006126197A (ja) | 汎用テスト治具 | |
JP2000111600A (ja) | チャージモードのオープン又はショートテスト回路 | |
JP2003203499A5 (zh) | ||
US20060085715A1 (en) | Test board of semiconductor tester having modified input/output printed circuit pattern and testing method using the same | |
US10720223B2 (en) | Memory device with internal measurement of functional parameters | |
KR100630716B1 (ko) | 다양한 패턴 데이터를 쓸 수 있는 반도체 메모리 소자 및그 전기적 검사방법 | |
JPH0991999A (ja) | フェイルビットマップの表示方法 | |
KR101138201B1 (ko) | 시험용 웨이퍼, 시험 시스템, 및, 반도체 웨이퍼 | |
WO2001035110A1 (en) | Method and system for wafer and device-level testing of an integrated circuit | |
JP2002299460A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |