KR100689841B1 - 반도체 제조장치용 레벨링 알고리듬 및 관련된 장치 - Google Patents

반도체 제조장치용 레벨링 알고리듬 및 관련된 장치 Download PDF

Info

Publication number
KR100689841B1
KR100689841B1 KR1020060013897A KR20060013897A KR100689841B1 KR 100689841 B1 KR100689841 B1 KR 100689841B1 KR 1020060013897 A KR1020060013897 A KR 1020060013897A KR 20060013897 A KR20060013897 A KR 20060013897A KR 100689841 B1 KR100689841 B1 KR 100689841B1
Authority
KR
South Korea
Prior art keywords
cells
field
cell array
level
measurement
Prior art date
Application number
KR1020060013897A
Other languages
English (en)
Inventor
임종호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060013897A priority Critical patent/KR100689841B1/ko
Priority to US11/483,497 priority patent/US7704826B2/en
Priority to CN2006101263264A priority patent/CN101021689B/zh
Priority to JP2006279050A priority patent/JP5172125B2/ja
Application granted granted Critical
Publication of KR100689841B1 publication Critical patent/KR100689841B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70608—Monitoring the unpatterned workpiece, e.g. measuring thickness, reflectivity or effects of immersion liquid on resist
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70716—Stages
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70775—Position control, e.g. interferometers or encoders for determining the stage position
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7023—Aligning or positioning in direction perpendicular to substrate surface
    • G03F9/7034—Leveling

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

복수의 셀들로 구성된 적어도 하나의 셀 어레이를 갖는 감지장치를 사용하여 기판에 정의된 필드의 표면레벨을 판독하는 방법을 제공한다. 상기 적어도 하나의 셀 어레이를 구성하는 상기 셀들 중 일부를 선택하여 유효 셀들을 선정한다. 상기 필드의 표면에 빛을 조사한다. 상기 표면으로부터 상기 유효 셀들에 반사되는 빛을 감지하여 유효레벨신호들을 추출한다. 상기 유효레벨신호들을 연산하여 상기 필드의 표면레벨을 판독할 수 있다. 상기 표면레벨을 사용하여 레벨링 스테이지에 장착된 기판을 상하, 좌우, 앞뒤 및 회전 방향으로 제어하는 노광장치의 레벨 제어 방법 또한 제공된다.

Description

반도체 제조장치용 레벨링 알고리듬 및 관련된 장치{Leveling algorithm for semiconductor manufacturing equipment and related apparatus}
도 1 및 도 2는 종래의 표면레벨 판독방법을 설명하기 위한 개념도들이다.
도 3은 본 발명에 따른 표면레벨 판독방법을 설명하기 위한 순서도이다.
도 4 및 도 5는 본 발명의 실시 예에 적합한 반도체기판의 주요부분을 보여주는 평면도들이다.
도 6은 본 발명의 실시 예에 따른 레벨 측정원리(triangulation principle)를 설명하기 위한 개념도이다.
도 7은 본 발명의 실시 예에 적합한 감지장치의 주요부분을 보여주는 개념도이다.
도 8은 본 발명의 실시 예에 따른 표면레벨 측정방법을 설명하기 위한 개념도이다.
도 9는 본 발명의 실시 예에 따른 표면레벨 판독방법을 설명하기 위한 개념도이다.
도 10은 본 발명의 실시 예에 따른 유효 셀들을 선정하는 방법들을 보여주는 개념도이다.
도 11 내지 도 14는 본 발명의 다른 실시 예들에 따른 표면레벨 판독방법을 설명하기 위한 개념도들이다.
도 15는 본 발명의 실시 예에 따른 반도체 노광장치의 주요부분을 보여주는 개략도이다.
본 발명은 반도체 제조장치에 관한 것으로, 특히 반도체 제조장치용 레벨링 알고리듬 및 관련된 장치에 관한 것이다.
반도체소자의 제조공정은 실리콘웨이퍼와 같은 반도체기판 상에 미세패턴을 형성하는 공정을 포함한다. 상기 미세패턴의 형성공정은 박막 형성공정, 포토레지스트 도포공정, 노광공정, 현상공정, 및 식각공정으로 세분할 수 있다. 상기 노광공정은 노광장치를 이용하여 상기 포토레지스트에 패턴을 전사하는 것을 포함한다. 상기 반도체소자의 고집적화에는 상기 패턴을 상기 포토레지스트의 정확한 위치에 정밀하게 전사하는 기술이 필요하다. 또한, 스캐너(scanner) 또는 스테퍼(stepper)와 같은 상기 노광장치들은 레티클(reticle)에 그려진 패턴을 축소하여 전사하는 축소투영 노광방식을 널리 채택하고 있다.
일반적으로 상기 노광장치는 광원(light source), 집광렌즈(condenser lens), 레티클(reticle), 투영렌즈(projection lens), 웨이퍼 홀더 및 레벨링 스테이지를 구비한다. 상기 웨이퍼 홀더에는 포토레지스트가 도포된 웨이퍼가 장착된다. 상기 레티클을 투과한 빛은 상기 투영렌즈를 통하여 상기 포토레지스트에 투영 된다. 상기 레티클에 그려진 패턴은 상기 포토레지스트의 일부영역에 필드(field) 단위로 전사된다.
상기 패턴을 정밀하게 전사하려면 상기 투영렌즈의 초점거리에 상기 포토레지스트의 표면이 위치하여야 한다. 상기 포토레지스트의 표면이 상기 투영렌즈의 초점거리보다 가깝거나 멀리 위치하는 경우, 라인 가늘어짐(line thinning), 라인 단부 짧아짐(end line shortening), 및 콘택 막힘(contact not open)과 같은 패터닝 불량을 유발한다. 그런데 상기 포토레지스트의 표면은 동일한 웨이퍼 내에서도 그 위치에 따라 서로 다른 레벨을 보인다. 그러므로 상기 포토레지스트의 표면레벨을 판독하고 제어하는 것은 매우 중요하다.
상기 레벨링 스테이지는 상기 웨이퍼 홀더에 장착된 상기 웨이퍼를 상하, 좌우, 앞뒤 및 회전 방향으로 조절하는 역할을 한다. 상기 레벨링 스테이지를 효과적으로 작동시키려면 상기 포토레지스트의 표면레벨을 정확하게 판독하여야 한다.
도 1 및 도 2는 종래의 표면레벨 판독방법을 설명하기 위한 개념도들이다.
도 1을 참조하면, 감지장치(SA)에 반도체기판에 정의된 필드(F)를 정렬한다. 상기 필드(F)는 행들(R1, R2, R3) 및 열들(C1, C2, C3)을 따라 2차원적으로 배열된 복수의 칩들(chips)을 구비한다. 즉, 제 1 행(R1)의 제 1 열(C1)에 배열된 제 1 칩(R1C1) 내지 제 3 행(R3)의 제 3 열(C3)에 배열된 제 9 칩(R3C3)을 구비한다. 또한, 상기 필드(F)는 상기 칩들(R1C1 내지 R3C3) 사이에 배치된 스크라이브 라인(scribe line; SL)을 구비한다. 상기 필드(F)는 측정허용영역 및 측정금지영역으로 구분할 수 있다. 포토레지스트 표면으로부터 반사되는 빛은 상기 필드(F) 내의 패 턴(pattern)이나 구조에 영향을 받는다. 이에 따라, 상기 측정허용영역은 상기 칩들(R1C1 내지 R3C3) 내에 중첩되도록 설정하고, 상기 측정금지영역은 상기 스크라이브 라인(SL)을 포함하도록 설정한다.
상기 감지장치(SA)는 복수의 센서들(S1, S2, S3, S4, S5, S6, S7, S8, S9)을 구비한다. 상기 센서들(S1, S2, S3, S4, S5, S6, S7, S8, S9) 중 상기 측정금지영역에 일부라도 중첩되거나 상기 필드(F)를 벗어나는 것들(S1, S2, S3, S4, S6, S7, S8, S9)은 끄고, 상기 측정허용영역 내에 완전히 들어가는 것(S5)에 한하여 켠다.
상기 필드(F)의 표면을 향하여 빛을 조사한다. 상기 표면으로부터 상기 켜진 센서(S5)에 반사되는 빛을 감지하여 레벨신호를 생성한다. 상기 빛을 조사하고, 반사되는 빛을 감지하여 레벨신호를 생성하는 것을 화살표 20 방향으로 이동하며 순차적으로 실행한다.
상기 레벨신호를 연산하여 상기 필드(F)의 표면레벨을 판독한다. 이 경우에, 상기 제 2 열(C2)에 배열된 상기 제 4 칩(R1C2), 상기 제 5 칩(R2C2) 및 상기 제 6 칩(R3C2)으로부터 레벨신호가 생성된다. 반면, 상기 제 1 열(C1) 및 상기 제 3 열(C3)에 배열된 상기 제 1 칩(R1C1), 상기 제 2 칩(R2C1), 상기 제 3 칩(R3C1), 상기 제 7 칩(R1C3), 상기 제 8 칩(R2C3), 및 상기 제 9 칩(R3C3)에 대한 레벨신호는 얻을 수 없다. 즉, 상기 필드(F)의 상기 제 2 열(C2)에 대한 표면레벨을 판독할 수 있으나, 상기 제 1 열(C1) 및 상기 제 3 열(C3)에 대한 표면레벨은 판독할 수 없다. 이에 따라, 상기 필드(F)의 행들(R1, R2, R3) 방향 경사를 판독할 수 없다.
도 2를 참조하면, 상기 필드(F)는 반도체기판의 가장자리에 위치할 수 있다. 상기 반도체기판의 가장자리에는 에지여백(edge clearance; EC)이 설정된다. 상기 에지여백(EC)은 상기 제 3 칩(R3C1), 상기 제 4 칩(R1C2), 상기 제 5 칩(R2C2) 및 상기 제 6 칩(R3C2)과 접촉할 수 있다. 이 경우에, 상기 측정금지영역은 상기 스크라이브 라인(SL), 상기 에지여백(EC) 및 상기 에지여백(EC)에 접촉되는 상기 칩들(R3C1, R1C2, R2C2, R3C2)을 포함하도록 설정한다. 그런데 종래의 표면레벨 판독방법에 따르면 상기 제 1 열(C1)에 대응하는 상기 센서들(S3, S4)은 모두 꺼진다. 이에 따라, 상기 제 1 칩(R1C1) 및 상기 제 2 칩(R2C1)에 대한 표면레벨을 판독할 수 없다.
결과적으로, 종래의 표면레벨 판독방법에 따르면 상기 필드(F)의 표면레벨을 판독할 수 없는 영역이 다량 발생하며, 판독된 표면레벨의 정확도 또한 기대할 수 없다.
한편, 상기 표면레벨 판독방법과 관련된 다른 방법들이 일본국공개특허 특개2001-332471호에 "노광장치" 라는 제목으로 구로사와 히로시(KUROSAWA HIROSHI)에 의해 개시된 바 있다. 구로사와 히로시에 따르면, 웨이퍼의 가장자리에 있어서 포커스 에러(focus error)가 판정되는 경우, 강제 노광수단에 의하여 노광할 수 있는 장치를 제공한다. 그러나 상기 강제 노광수단은 높은 패터닝 불량 발생률을 보일 수 있다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래기술의 문제점을 개선하기 위한 것으로서, 다양한 패턴을 구비하는 기판의 표면레벨을 정확하게 판독할 수 있는 방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 노광장치의 정밀한 레벨 제어 방법을 제공하는 것이다.
본 발명이 이루고자 하는 또 다른 기술적 과제는, 기판의 정밀한 레벨 제어가 가능한 반도체 노광장치를 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여 본 발명은, 복수의 셀들로 구성된 적어도 하나의 셀 어레이를 갖는 감지장치를 사용하여 기판에 정의된 필드의 표면레벨을 판독하는 방법을 제공한다. 이 방법은 상기 적어도 하나의 셀 어레이를 구성하는 상기 셀들 중 일부를 선택하여 유효 셀들을 선정하는 것을 포함한다. 상기 필드의 표면에 빛을 조사한다. 상기 표면으로부터 상기 유효 셀들에 반사되는 빛을 감지하여 유효레벨신호들을 추출한다.
본 발명의 몇몇 실시 예에 있어서, 상기 필드는 측정허용영역 및 측정금지영역을 구비할 수 있다. 또한, 상기 필드는 행 방향 및 열 방향을 따라 2차원적으로 배열된 복수의 칩들(chips), 상기 칩들 사이에 배치된 스크라이브 라인(scribe line), 및 에지여백(edge clearance)을 구비할 수 있다. 이 경우에, 상기 측정허용영역은 상기 에지여백으로부터 이격된 칩들(chips) 내에 중첩될 수 있으며, 상기 측정금지영역은 상기 에지여백에 접촉된 칩들(chips) 및 상기 스크라이브 라인을 포함할 수 있다.
다른 실시 예에 있어서, 상기 유효 셀들은 상기 측정허용영역에 대응하는 것 일 수 있다.
또 다른 실시 예에 있어서, 상기 셀 어레이를 구성하는 상기 셀들을 소그룹들로 분할할 수 있다. 상기 소그룹들 중에서 상기 측정허용영역에 대응하는 것을 선택하여 상기 유효 셀들을 선정할 수 있다.
또 다른 실시 예에 있어서, 상기 셀들은 상기 셀 어레이 내에 행 방향 및 열 방향을 따라 2차원적으로 배열될 수 있다. 상기 셀은 포토다이오드(photodiode)를 포함할 수 있다.
또 다른 실시 예에 있어서, 상기 셀 어레이는 CMOS 이미지 센서(image sensor) 또는 CCD(charge coupled device)일 수 있다.
또한, 본 발명은, 복수의 셀들로 구성된 적어도 하나의 셀 어레이를 갖는 감지장치를 사용하여 기판에 정의된 필드의 표면레벨을 판독하고, 상기 필드의 레벨을 제어하는 노광장치의 레벨 제어 방법을 제공한다. 이 방법은 상기 적어도 하나의 셀 어레이를 구성하는 상기 셀들 중 일부를 선택하여 유효 셀들을 선정하는 것을 포함한다. 상기 필드의 표면에 빛을 조사한다. 상기 표면으로부터 상기 유효 셀들에 반사되는 빛을 감지하여 유효레벨신호들을 추출한다. 상기 유효레벨신호들을 이용하여 상기 필드의 표면레벨을 판독한다. 상기 표면레벨이 판독된 기판을 레벨링 스테이지에 장착한다. 상기 표면레벨을 사용하여 상기 레벨링 스테이지에 장착된 상기 기판을 상하, 좌우, 앞뒤 및 회전 방향으로 제어한다.
이에 더하여, 본 발명은, 반도체 노광장치를 제공한다. 이 장치는 필드가 정의된 기판을 장착하는 웨이퍼 홀더를 구비한다. 상기 웨이퍼 홀더의 일면에 레벨링 스테이지가 부설된다. 상기 레벨링 스테이지는 상기 웨이퍼 홀더에 장착된 상기 기판을 상하, 좌우, 앞뒤 및 회전 방향으로 조절하는 역할을 한다. 상기 필드의 표면을 향하여 빛을 방출하는 발광부가 제공된다. 상기 표면으로부터 반사되는 빛을 감지하는 감지장치가 제공된다. 상기 감지장치는 복수의 셀들로 구성된 적어도 하나의 셀 어레이를 구비한다. 상기 적어도 하나의 셀 어레이를 구성하는 상기 셀들 중 일부를 선택하여 유효 셀들을 선정하는 셀 선정부가 제공된다. 상기 유효 셀들에 감지된 유효레벨신호들을 수신하여 상기 필드의 표면레벨을 판독하는 연산부가 제공된다. 상기 필드의 표면레벨에 근거하여 위치조정신호를 송출하는 제어부가 제공된다. 상기 제어부는 상기 레벨링 스테이지에 전기적으로 연결된다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되어지는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
도 3은 본 발명에 따른 표면레벨 판독방법을 설명하기 위한 순서도이고, 도 4 및 도 5는 본 발명의 실시 예에 적합한 반도체기판의 주요부분을 보여주는 평면 도들이며, 도 6은 본 발명의 실시 예에 따른 레벨 측정원리(triangulation principle)를 설명하기 위한 개념도이고, 도 7은 본 발명의 실시 예에 적합한 감지장치의 주요부분을 보여주는 개념도이다. 또한, 도 8은 본 발명의 실시 예에 따른 표면레벨 측정방법을 설명하기 위한 개념도이이고, 도 9는 본 발명의 실시 예에 따른 표면레벨 판독방법을 설명하기 위한 개념도이다. 이에 더하여, 도 10은 본 발명의 실시 예에 따른 유효 셀들을 선정하는 방법들을 보여주는 개념도이고, 도 11 내지 도 14는 본 발명의 다른 실시 예들에 따른 표면레벨 판독방법을 설명하기 위한 개념도들이다. 더 나아가서, 도 15는 본 발명의 실시 예에 따른 반도체 노광장치의 주요부분을 보여주는 개략도이다.
먼저 도 3 내지 도 9를 참조하여 본 발명의 실시 예에 따른 표면레벨 판독방법을 설명하기로 한다.
도 3을 참조하면, 본 발명의 실시 예에 따른 표면레벨 판독방법은, 단계 51, 감지장치에 필드를 정렬하는 것을 포함한다. 상기 감지장치는 복수의 셀들로 구성된 적어도 하나의 셀 어레이를 구비할 수 있다. 상기 필드는 실리콘웨이퍼와 같은 기판에 정의될 수 있다. 단계 53에 있어서, 상기 적어도 하나의 셀 어레이를 구성하는 상기 셀들 중 일부를 선택하여 유효 셀들을 선정한다. 단계 55에 있어서, 상기 필드의 표면에 빛을 조사한다. 단계 57에 있어서, 상기 표면으로부터 상기 유효 셀들에 반사되는 빛을 감지하여 유효레벨신호들을 추출한다. 단계 59에 있어서, 상기 유효레벨신호들을 연산하여 표면레벨을 판독한다.
도 3 및 도 4를 참조하면, 상기 필드(F)는 행들(R1, R2, R3) 및 열들(C1, C2, C3)을 따라 2차원적으로 배열된 복수의 칩들(chips; R1C1 - R3C3)을 구비할 수 있다. 즉, 제 1 행(R1)의 제 1 열(C1)에 배열된 제 1 칩(R1C1) 내지 제 3 행(R3)의 제 3 열(C3)에 배열된 제 9 칩(R3C3)을 구비할 수 있다. 또한, 상기 필드(F)는 상기 칩들(R1C1 - R3C3) 사이에 배치된 스크라이브 라인(scribe line; SL)을 구비할 수 있다.
도 3,도 4 및 도 5를 참조하면, 상기 기판(W)은 상기 실리콘웨이퍼와 같은 반도체기판일 수 있다. 상기 기판(W)은 가장자리를 따라 에지여백(edge clearance; EC)이 설정된다. 예를 들면, 상기 실리콘웨이퍼는 200mm 내지 300mm 의 직경을 갖는 것일 수 있다. 상기 에지여백(EC)은 2 내지 3 mm의 너비로 상기 실리콘웨이퍼의 가장자리를 따라 설정할 수 있다.
일반적으로, 반도체 제조공정은 상기 기판(W) 상에 포토레지스트를 도포하는 공정, 및 상기 포토레지스트에 미세한 패턴을 전사하는 공정을 포함한다. 상기 패턴을 전사하는 공정에는 스캐너(scanner) 또는 스테퍼(stepper)와 같은 노광장치들이 널리 사용된다. 또한, 상기 노광장치들은 상기 패턴을 축소하여 전사하는 축소투영 노광방식을 널리 채택하고 있다.
상기 패턴은 상기 기판(W) 상에 상기 필드(F) 단위로 화살표 61 과 같이 순차적으로 형성한다. 그리고 상기 반도체 제조공정은 상기 칩들(R1C1 - R3C3) 내에 정밀한 패턴의 전사를 필요로 한다. 상기 정밀한 패턴을 전사하려면 상기 노광장치의 초점거리에 상기 포토레지스트가 위치하도록 제어하여야 한다. 그런데 상기 기판(W)은 보우(bow), 워페이지(warpage), 등의 영향으로 그 위치에 따라 상대적으로 다른 레벨을 보일 수 있다. 이에 따라, 상기 노광장치들은 상기 필드(F) 별로 표면레벨을 판독하고, 상기 표면레벨을 사용하여 상기 기판(W)을 상하, 좌우, 앞뒤 및 회전 방향으로 제어하는 기능을 구비할 수 있다.
도 3 및 도 6을 참조하면, 상기 노광장치들은 상기 표면레벨을 판독하기 위하여 발광부(71) 및 감지장치(SA)를 구비할 수 있다. 상기 발광부(71)는 상기 필드(F)의 표면을 향하여 빛을 방출하는 역할을 할 수 있다. 상기 필드(F)의 표면은 제 1 레벨(75) 또는 제 2 레벨(75')에 위치할 수 있다. 상기 감지장치(SA)는 상기 필드(F)의 표면으로부터 반사되는 빛을 감지하는 역할을 할 수 있다.
상기 발광부(71)에서 방출된 빛은 화살표 73의 경로를 따라 상기 필드(F)의 표면을 향하여 조사될 수 있다. 상기 필드(F)의 표면이 상기 제 1 레벨(75)에 위치하는 경우, 상기 필드(F)의 표면으로부터 반사되는 빛은 화살표 77의 경로를 따라 상기 감지장치(SA)에 도달할 수 있다. 또한, 상기 필드(F)의 표면이 상기 제 2 레벨(75')에 위치하는 경우, 상기 필드(F)의 표면으로부터 반사되는 빛은 화살표 77'의 경로를 따라 상기 감지장치(SA)에 도달할 수 있다. 즉, 상기 필드(F)의 표면으로부터 반사되는 빛은 상기 필드(F)의 표면레벨에 따라 서로 다른 경로를 보인다. 상기 서로 다른 경로를 갖는 빛을 감지하여 상기 필드(F)의 표면레벨을 판독할 수 있다.
그런데 상기 포토레지스트의 표면으로부터 반사되는 빛은 상기 포토레지스트 하부의 패턴(pattern)이나 구조에 영향을 받을 수 있다. 즉, 상기 칩들(R1C1 - R3C3) 상의 상기 표면으로부터 반사되는 빛은 상기 스크라이브 라인(SL) 상의 상기 표면으로부터 반사되는 빛과 서로 다른 경로를 보일 수 있다. 즉, 상기 스크라이브 라인(SL) 상의 상기 표면으로부터 반사되는 빛은 상기 필드(F)의 표면레벨을 판독하는데 방해될 수 있다. 또한, 상기 기판(W)의 가장자리 및 상기 기판(W)의 가운데에 있어서, 상기 포토레지스트는 서로 다른 두께를 가질 수 있다. 그러므로 정밀한 패턴을 형성하려면 상기 칩들(R1C1 - R3C3) 상의 표면레벨을 정확하게 판독하는 것이 바람직하다.
상기 필드(F)는 측정허용영역 및 측정금지영역으로 분류할 수 있다. 상기 측정허용영역은 상기 칩들(R1C1 - R3C3) 내에 중첩되도록 설정할 수 있다. 상기 측정금지영역은 상기 스크라이브 라인(SL)을 포함하도록 설정할 수 있다. 상기 필드(F)는 상기 에지여백(EC)에 중첩될 수 있다. 이 경우에, 상기 에지여백(EC) 및 상기 에지여백(EC)에 접촉하는 칩들은 상기 측정금지영역으로 설정할 수 있다.
도 3, 도 6 및 도 7을 참조하면, 상기 감지장치(SA)는 행 방향 및 열 방향을 따라 2 차원적으로 배치된 복수의 셀들(80)을 구비할 수 있다. 상기 셀(80)은 포토다이오드(photodiode)와 같은 빛 감지센서를 이용하여 구현할 수 있다. 상기 행 방향 및 상기 열 방향을 따라 2 차원적으로 배치된 복수의 셀들(80)은 셀 어레이(CA)를 구성할 수 있다. 상기 감지장치(SA)는 적어도 하나의 상기 셀 어레이(CA)를 구비한다.
도 7에 도시된 바와 같이, 상기 감지장치(SA)는 일렬로 배치된 9개의 상기 셀 어레이들(CA)을 구비할 수 있다. 이 경우에, 상기 셀 어레이들(CA)은 제 1 센서(S1) 내지 제 9 센서(S9)의 역할을 할 수 있다. 이와는 달리, 상기 감지장치(SA)는 도너츠형 또는 다각형으로 배치된 복수의 상기 셀 어레이들(CA)을 구비할 수도 있다. 한편, 상기 셀 어레이(CA)는 CMOS 이미지 센서(image sensor) 또는 CCD(charge coupled device)일 수 있다. 상기 CMOS 이미지 센서 및 상기 CCD는 상기 행 방향 및 상기 열 방향을 따라 2 차원적으로 배치된 복수의 상기 셀들(80)을 구비할 수 있다.
도 3 및 도 8을 참조하면, 단계 51에 있어서, 상기 감지장치(SA)에 상기 필드(F)를 정렬한다. 이 경우에, 상기 필드(F)의 폭(91)이 상기 감지장치(SA)의 상기 제 3 센서(S3) 내지 상기 제 7 센서(S7)에 대응하도록 정렬할 수 있다. 상기 제 5 센서(S5)는 상기 필드(F)의 중앙에 대응하도록 정렬할 수 있다. 이 경우에, 상기 제 3 센서(S3) 및 상기 제 7 센서(S7)의 일부영역은 상기 필드(F)의 폭(91)을 벗어날 수 있다. 이어서, 상기 감지장치(SA)는 화살표 20의 방향을 따라 상기 제 1 행(R1), 상기 제 2 행(R2) 및 상기 제 3 행(R3)의 순으로 이동할 수 있다.
도 3 및 도 9를 참조하면, 단계 53에 있어서, 상기 적어도 하나의 셀 어레이(CA)를 구성하는 상기 셀들(80) 중 일부를 선택하여 유효 셀들(100)을 선정한다. 상기 유효 셀들(100)은 상기 셀들(80) 중 상기 측정허용영역에 대응하는 것(S3', S4', S5', S6', S7')으로 선정할 수 있다. 여기서, 상기 제 1 센서(S1), 상기 제 2 센서(S2), 상기 제 8 센서(S8), 및 제 9 센서(S9)는 상기 필드(F)를 벗어나므로 끄는 것이 바람직하다.
단계 55에 있어서, 상기 발광부(71)로부터 상기 필드(F)의 표면을 향하여 빛을 조사한다. 먼저, 상기 발광부(71)로부터 상기 제 1 행(R1)의 표면을 향하여 빛 을 조사할 수 있다.
단계 57에 있어서, 상기 제 1 행(R1)의 표면으로부터 상기 유효 셀들(100)에 반사되는 빛을 감지하여 유효레벨신호들을 추출한다. 이어서, 상기 발광부(71) 및 상기 감지장치(SA)에 상기 필드(F)의 상기 제 2 행(R2)을 정렬한다. 상기 발광부(71)로부터 상기 제 2 행(R2)의 표면을 향하여 빛을 조사할 수 있다. 상기 제 2 행(R2)의 표면으로부터 상기 유효 셀들(100)에 반사되는 빛을 감지하여 유효레벨신호들을 추출한다. 계속하여, 상기 발광부(71) 및 상기 감지장치(SA)에 상기 필드(F)의 상기 제 3 행(R3)을 정렬한다. 상기 발광부(71)로부터 상기 제 3 행(R3)의 표면을 향하여 빛을 조사할 수 있다. 상기 제 3 행(R3)의 표면으로부터 상기 유효 셀들(100)에 반사되는 빛을 감지하여 유효레벨신호들을 추출한다.
단계 59에 있어서, 상기 유효레벨신호들을 연산하여 상기 필드(F)의 표면레벨을 판독할 수 있다.
그런데 종래의 표면레벨 판독방법에 따르면, 상기 측정금지영역에 중첩되는 상기 제 3 센서(S3), 상기 제 4 센서(S4), 상기 제 6 센서(S6) 및 상기 제 7 센서(S7)는 꺼지게 된다. 이 경우에, 상기 제 2 열(C2)에 배치된 상기 제 4 칩(R1C2), 상기 제 5 칩(R2C2) 및 상기 제 6 칩(R3C2)에 대한 표면레벨은 판독할 수 있으나, 상기 제 1 열(C1) 및 상기 제 3 열(C3)에 배치된 상기 제 1 칩(R1C1), 상기 제 2 칩(R2C1) 및 상기 제 3 칩(R3C1), 상기 제 7 칩(R1C3), 상기 제 8 칩(R2C3) 및 상기 제 9 칩(R3C3)에 대한 표면레벨은 판독할 수 없다. 결과적으로, 상기 행들(R1, R2, R3) 방향에 대한 기울어진 정도를 알 수 없다.
반면, 본 발명의 실시 예에 의한 표면레벨 판독방법에 따르면, 상기 셀들(80) 중 상기 제 1 열(C1)의 상기 측정허용영역에 대응하는 것들(S3', S4')은 상기 유효 셀들(100)에 포함될 수 있다. 또한, 상기 셀들(80) 중 상기 제 3 열(C3)의 상기 측정허용영역에 대응하는 것들(S6', S7')도 상기 유효 셀들(100)에 포함될 수 있다. 이에 따라, 상기 유효레벨신호들은 상기 제 1 칩(R1C1) 내지 상기 제 9 칩(R3C3)에 각각 대응하는 모든 정보를 포함할 수 있다. 그 결과, 상기 열들(C1, C2, C3) 방향뿐만 아니라 상기 행들(R1, R2, R3) 방향에 대한 기울어진 정도를 모두 알 수 있다. 즉, 다양한 패턴을 구비하는 상기 필드(F)의 표면레벨을 정밀하게 판독할 수 있다.
이제 도 3, 및 도 10 내지 도 14를 참조하여 본 발명의 다른 실시 예들에 따른 표면레벨 판독방법을 설명하기로 한다.
도 3 및 도 10을 참조하면, 단계 53에 있어서, 상기 셀들(80) 중 일부를 선택하는 것은 다양한 방법을 사용할 수 있다. 상기 감지장치(SA)를 구성하는 상기 셀들(80)은 제 1 그룹(SA00)과 같이 표시될 수 있다. 또한, 상기 감지장치(SA)를 구성하는 상기 셀들(80)은 제 1 소그룹(SA11), 제 2 소그룹(SA22), 제 3 소그룹(SA23), 제 4 소그룹(SA24), 제 5 소그룹(SA25), 제 6 소그룹(SA26), 제 7 소그룹(SA57), 제 8 소그룹(SA58), 및 제 9 소그룹(SA89) 과 같이 분할할 수 있다.
구체적으로, 상기 제 1 소그룹(SA11)은 상기 셀 어레이(CA)를 구성하는 상기 셀들(80)을 균등한 크기의 소그룹들로 분할한 것일 수 있다. 상기 제 2 소그룹(SA22)은 상기 셀들(80) 중 상기 셀 어레이(CA)의 가운데에 배치된 20%를 분할 선 택한 것일 수 있다. 상기 제 3 소그룹(SA23)은 상기 셀들(80) 중 상기 셀 어레이(CA) 내의 좌측에 배치된 20%를 분할 선택한 것일 수 있다. 상기 제 4 소그룹(SA24)은 상기 셀들(80) 중 상기 셀 어레이(CA) 내의 상단에 배치된 20%를 분할 선택한 것일 수 있다. 상기 제 5 소그룹(SA25)은 상기 셀들(80) 중 상기 셀 어레이(CA) 내의 우측에 배치된 20%를 분할 선택한 것일 수 있다. 상기 제 6 소그룹(SA26)은 상기 셀들(80) 중 상기 셀 어레이(CA) 내의 좌 중앙에 배치된 20%를 분할 선택한 것일 수 있다. 상기 제 7 소그룹(SA57)은 상기 셀들(80) 중 상기 셀 어레이(CA) 내의 상부에 배치된 50%를 분할 선택한 것일 수 있다. 상기 제 8 소그룹(SA58)은 상기 셀들(80) 중 상기 셀 어레이(CA) 내의 하부에 배치된 50%를 분할 선택한 것일 수 있다. 상기 제 9 소그룹(SA89)은 상기 셀들(80) 중 상기 셀 어레이(CA)의 가운데에 배치된 80%를 분할 선택한 것일 수 있다. 이에 더하여, 상기 셀들(80)은 1% 내지 99% 범위 내에서 다양한 방법으로 분할 및 선택될 수 있다.
도 3, 도 10 및 도 11을 참조하면, 상기 제 2 소그룹(SA22)을 이용하여 유효 셀들(101)을 선정할 수 있다. 이 경우에, 상기 유효 셀들(101)은 상기 제 2 소그룹(SA22) 중 상기 측정허용영역에 대응하는 것들(S4", S5", S6")로 선정할 수 있다. 여기서, 상기 제 2 소그룹(SA22) 중 상기 측정금지영역에 중첩되는 것들(S3, S7)은 채택하지 않는다. 상기 유효 셀들(101)에 반사되는 빛을 감지하여 유효레벨신호들을 추출한다. 이 경우에도, 상기 유효레벨신호들은 상기 제 1 칩(R1C1) 내지 상기 제 9 칩(R3C3)에 각각 대응하는 모든 정보를 포함할 수 있다. 그 결과, 상기 열들(C1, C2, C3) 방향뿐만 아니라 상기 행들(R1, R2, R3) 방향에 대한 기울어진 정도 를 모두 알 수 있다. 즉, 다양한 패턴을 구비하는 상기 필드(F)의 표면레벨을 정밀하게 판독할 수 있다.
도 3, 도 10 및 도 12를 참조하면, 상기 필드(F)는 상기 기판(W)의 상기 에지여백(EC)에 중첩될 수 있다. 상기 에지여백(EC)은 상기 제 3 칩(R3C1), 상기 제 4 칩(R1C2), 상기 제 5 칩(R2C2) 및 상기 제 6 칩(R3C2)에 접촉될 수 있다. 상술한 바와 같이, 상기 에지여백(EC)에 접촉하는 상기 제 3 칩(R3C1), 상기 제 4 칩(R1C2), 상기 제 5 칩(R2C2) 및 상기 제 6 칩(R3C2)은 상기 측정금지영역으로 설정할 수 있다. 또한, 상기 측정금지영역은 상기 스크라이브 라인(SL)을 포함할 수 있다.
그런데 종래의 표면레벨 판독방법에 따르면, 상기 제 3 센서(S3) 및 상기 제 4 센서(S4)는 상기 측정금지영역에 중첩되므로 꺼지게 된다. 이에 따라, 상기 제 1 칩(R1C1) 및 상기 제 2 칩(R2C1)에 대한 표면레벨을 판독할 수 없다. 즉, 상기 에지여백(EC)에 중첩되는 상기 필드(F)의 표면레벨을 판독할 수 없다.
반면, 본 발명의 실시 예에 의한 표면레벨 판독방법에 따르면, 상기 제 2 소그룹(SA22)을 이용하여 유효 셀들(S4")을 선정할 수 있다. 상기 유효 셀들(S4")은 상기 제 1 칩(R1C1) 및 상기 제 2 칩(R2C1)에 중첩될 수 있다. 상기 유효 셀들(S4")에 반사되는 빛을 감지하여 유효레벨신호들을 추출한다. 이 경우에, 상기 유효레벨신호들은 상기 제 1 칩(R1C1) 및 상기 제 2 칩(R2C1)에 각각 대응하는 정보를 포함할 수 있다. 그 결과, 상기 제 1 칩(R1C1) 및 상기 제 2 칩(R2C1)에 대한 표면레벨을 판독할 수 있다. 즉, 상기 에지여백(EC)에 중첩되는 상기 필드(F)의 표 면레벨을 판독할 수 있다.
도 3, 도 10 및 도 13을 참조하면, 상기 필드(F)의 상기 제 2 열(C2) 및 상기 제 3 열(C3)이 상기 기판(W)의 상기 에지여백(EC)에 중첩될 수 있다. 상기 에지여백(EC)은 상기 제 6 칩(R3C2), 상기 제 7 칩(R1C3), 상기 제 8 칩(R2C3) 및 상기 제 9 칩(R3C3)에 접촉될 수 있다. 상술한 바와 같이, 상기 에지여백(EC)에 접촉하는 상기 제 6 칩(R3C2), 상기 제 7 칩(R1C3), 상기 제 8 칩(R2C3) 및 상기 제 9 칩(R3C3)은 상기 측정금지영역으로 설정할 수 있다. 또한, 상기 측정금지영역은 상기 스크라이브 라인(SL)을 포함할 수 있다.
그런데 종래의 표면레벨 판독방법에 따르면, 상기 제 3 센서(S3) 및 상기 제 4 센서(S4)는 상기 측정금지영역에 중첩되므로 꺼지게 된다. 이에 따라, 상기 제 1 칩(R1C1), 상기 제 2 칩(R2C1) 및 상기 제 3 칩(R3C1)에 대한 표면레벨을 판독할 수 없다. 그러므로 상기 필드(F)의 표면레벨은 상기 제 5 센서(S5)만 사용하여 판독하여야 한다.
반면, 본 발명의 실시 예에 의한 표면레벨 판독방법에 따르면, 상기 제 2 소그룹(SA22)을 이용하여 유효 셀들(103)을 선정할 수 있다. 이 경우에, 상기 유효 셀들(103)은 상기 제 2 소그룹(SA22) 중 상기 측정허용영역에 대응하는 것들(S4", S5")로 선정할 수 있다. 여기서, 상기 제 2 소그룹(SA22) 중 상기 측정금지영역에 중첩되는 것(S3)은 채택하지 않는다. 이에 따라, 상기 제 1 칩(R1C1), 상기 제 2 칩(R2C1), 상기 제 3 칩(R3C1), 제 4 칩(R1C2) 및 제 5 칩(R2C2)에 대한 표면레벨을 판독할 수 있다. 즉, 상기 에지여백(EC)에 중첩되는 상기 필드(F)의 표면레벨을 상대적으로 정밀하게 판독할 수 있다.
도 3, 도 10 및 도 14를 참조하면, 상기 필드(F)의 상기 제 2 열(C2) 및 상기 제 3 열(C3)이 상기 기판(W)의 상기 에지여백(EC)에 중첩되는 경우, 상기 제 1 소그룹(SA11)을 이용하여 상기 필드(F)의 표면레벨을 판독할 수도 있다. 상술한 바와 같이, 상기 제 1 소그룹(SA11)은 상기 셀 어레이(CA)를 구성하는 상기 셀들(80)을 균등한 크기의 소그룹들(SS)로 분할한 것일 수 있다. 상기 균등한 크기의 소그룹들(SS) 중 상기 측정허용영역에 대응하는 것들을 이용하여 상기 필드(F)의 표면레벨을 판독할 수 있다. 이 경우에도, 상기 에지여백(EC)에 중첩되는 상기 필드(F)의 표면레벨을 상대적으로 정밀하게 판독할 수 있다.
이제 도 15를 참조하여 본 발명의 실시 예에 따른 반도체 노광장치를 설명하기로 한다.
도 15를 참조하면, 본 발명의 실시 예에 따른 반도체 노광장치는 측청부(Measurement position; MP) 및 노광부(Exposure position; EP)를 구비할 수 있다. 예를 들면, 상기 반도체 노광장치는 ASML 사의 Twinscan 일 수 있다.
또한, 상기 반도체 노광장치는 웨이퍼 홀더(93) 및 레벨링 스테이지(97)를 구비할 수 있다. 상기 웨이퍼 홀더(93)에 필드가 정의된 기판(81)이 장착될 수 있다. 상기 기판(81)은 실리콘웨이퍼와 같은 반도체기판일 수 있다. 상기 기판(81) 상에 포토레지스트(82)가 도포될 수 있다. 상기 웨이퍼 홀더(93)는 기준레벨 식별표식(fiducial mark; 95)을 구비할 수 있다. 상기 기준레벨 식별표식(95)은 상기 웨이퍼 홀더(93)의 상기 기판(81)이 장착되는 면에 상기 기판(81)과 인접하도록 배 치될 수 있다. 상기 기준레벨 식별표식(95)은 상기 기판(81)의 상대적인 레벨을 판독할 수 있도록 하는 기준레벨의 역할을 할 수 있다. 상기 기준레벨 식별표식(95)은 상기 웨이퍼 홀더(93)에 두개 이상 배치될 수 있다. 상기 레벨링 스테이지(97)는 상기 웨이퍼 홀더(93)의 일면에 부설될 수 있다. 상기 레벨링 스테이지(97)는 상기 웨이퍼 홀더(93)에 장착된 상기 기판(81)을 상하, 좌우, 앞뒤 및 회전 방향으로 이동하는 역할을 한다.
상기 웨이퍼 홀더(93) 및 상기 레벨링 스테이지(97)는 상기 측청부(MP) 및 상기 노광부(EP)를 이동하도록 배치할 수 있다. 이와는 달리, 상기 레벨링 스테이지(97)는 상기 노광부(EP)에 고정될 수 있다. 이 경우에, 상기 웨이퍼 홀더(93)는 분리되어 상기 측청부(MP) 및 상기 노광부(EP)를 이동할 수도 있다.
상기 측청부(MP)는 발광부(71) 및 감지장치(SA)를 구비할 수 있다. 상기 발광부(71)는 화살표 73과 같은 경로를 따라 상기 포토레지스트(82)의 표면을 향하여 빛을 방출할 수 있다. 즉, 상기 발광부(71)는 상기 필드의 표면을 향하여 빛을 방출하는 역할을 할 수 있다. 상기 감지장치(SA)는 화살표 77과 같은 경로를 따라 상기 포토레지스트(82)의 표면으로부터 반사되는 빛을 감지할 수 있다. 즉, 상기 감지장치(SA)는 상기 필드의 표면으로부터 반사되는 빛을 감지하는 역할을 할 수 있다.
상기 감지장치(SA)는 복수의 셀들로 구성된 적어도 하나의 셀 어레이를 구비한다. 상기 감지장치(SA)는 일렬로 배치된 9개의 상기 셀 어레이들을 구비할 수 있다. 상기 셀 어레이는 CMOS 이미지 센서(image sensor) 또는 CCD(charge coupled device)일 수 있다. 상기 셀들은 상기 셀 어레이 내에 행 방향 및 열 방향을 따라 2차원적으로 배열될 수 있다. 상기 셀은 포토다이오드(photodiode)를 포함할 수 있다. 상기 CMOS 이미지 센서 및 상기 CCD는 상기 행 방향 및 상기 열 방향을 따라 2 차원적으로 배열된 복수의 상기 셀들을 구비할 수 있다.
상기 노광부(EP)는 광원(illumination light; 141), 집광렌즈(condenser lens; 143), 레티클(reticle; 145), 및 투영렌즈(projection lens; 147)를 구비할 수 있다. 상기 광원(141)은 436nm 파장을 갖는 G-선, 365nm 파장을 갖는 I-선, 248nm 파장의 KrF 엑시머 레이저, 또는 193nm 파장의 ArF 엑시머 레이저가 사용될 수 있다. 상기 광원(141)에서 발생한 빛은 상기 집광렌즈(143), 상기 레티클(145), 및 상기 투영렌즈(147)를 통하여 상기 포토레지스트(82)를 감광시킬 수 있다. 상기 레티클(145)은 소정의 패턴들이 상기 포토레지스트(82)에 투영될 수 있도록 해주는 마스크의 역할을 할 수 있다.
상기 감지장치(SA)와 인접한 곳에 셀 선정부(121)가 배치될 수 있다. 상기 감지장치(SA)는 상기 셀 선정부(121)와 전기적으로 상호 접속될 수 있다. 상기 셀 선정부(121)는 상기 적어도 하나의 셀 어레이를 구성하는 상기 셀들 중 일부를 선택하여 유효 셀들을 선정하는 역할을 할 수 있다. 또한, 상기 감지장치(SA)는 상기 셀 선정부(121)를 경유하여 연산부(125)에 전기적으로 접속될 수 있다. 상기 감지장치(SA)는 상기 유효 셀들에 감지된 유효레벨신호들을 상기 연산부(125)로 송신할 수 있다. 상기 연산부(125)는 상기 유효레벨신호들을 수신하여 상기 필드의 표면레벨을 판독하는 역할을 할 수 있다. 그러나 상기 감지장치(SA)는 상기 연산부(125) 에 직접 전기적으로 접속될 수도 있다. 상기 연산부(125)는 제어부(127)에 전기적으로 접속될 수 있다. 상기 연산부(125)는 상기 필드의 표면레벨을 상기 제어부(127)에 송신할 수 있다. 상기 제어부(127)는 상기 레벨링 스테이지(97)에 전기적으로 연결될 수 있다. 상기 제어부(127)는 상기 필드의 표면레벨에 근거하여 위치조정신호를 송출하는 역할을 할 수 있다. 상기 레벨링 스테이지(97)는 상기 위치조정신호에 따라 상기 웨이퍼 홀더(93)에 장착된 상기 기판(81)을 상하, 좌우, 앞뒤 및 회전 방향으로 이동하는 역할을 할 수 있다.
도 15에 도시된 바와 같이, 상기 측청부(MP) 및 상기 노광부(EP)는 서로 이격되어 배치될 수 있다. 이 경우에, 상기 필드의 표면레벨은 상기 측청부(MP)에서 판독될 수 있다. 이어서, 상기 노광부(EP)에서 상기 레벨링 스테이지(97)는 상기 표면레벨을 사용하여 상기 기판(81)을 상하, 좌우, 앞뒤 및 회전 방향으로 이동할 수 있다. 이와는 달리, 상기 측청부(MP)는 상기 노광부(EP) 내에 배치될 수도 있다.
이제 도 7, 도 12 및 도 15를 다시 참조하여 본 발명의 실시 예에 따른 노광장치의 레벨 제어 방법을 설명하기로 한다.
도 7, 도 12 및 도 15를 참조하면, 감지장치(SA)에 필드(F)를 정렬한다. 상기 감지장치(SA)는 복수의 셀들(80)로 구성된 적어도 하나의 셀 어레이(CA)를 구비할 수 있다. 상기 감지장치(SA)는 일렬로 배치된 9개의 상기 셀 어레이들을 구비할 수 있다. 상기 셀 어레이는 CMOS 이미지 센서(image sensor) 또는 CCD(charge coupled device)일 수 있다. 상기 셀들은 상기 셀 어레이 내에 행 방향 및 열 방향 을 따라 2차원적으로 배열될 수 있다. 상기 셀은 포토다이오드(photodiode)를 포함할 수 있다. 상기 CMOS 이미지 센서 및 상기 CCD는 상기 행 방향 및 상기 열 방향을 따라 2 차원적으로 배치된 복수의 상기 셀들을 구비할 수 있다.
상기 필드(F)는 측정허용영역 및 측정금지영역으로 분류될 수 있다. 상기 측정허용영역은 상기 칩들(R1C1 - R3C3) 내에 중첩되도록 설정할 수 있다. 상기 측정금지영역은 상기 스크라이브 라인(SL)을 포함하도록 설정할 수 있다. 상기 필드(F)는 상기 에지여백(EC)에 중첩될 수 있다. 이 경우에, 상기 에지여백(EC) 및 상기 에지여백(EC)에 접촉하는 칩들은 상기 측정금지영역으로 설정할 수 있다.
상기 셀 선정부(121)에서 상기 셀들(80) 중 일부를 선택하여 유효 셀들(S4")을 선정할 수 있다. 상기 유효 셀들(S4")은 상기 측정허용영역에 대응하는 것으로 선정할 수 있다.
도 12를 참조하여 설명한 바와 같이, 상기 셀 선정부(121)는 상기 제 2 소그룹(SA22)을 이용하여 상기 유효 셀들(S4")을 선정할 수 있다. 상기 유효 셀들(S4")은 상기 제 1 칩(R1C1) 및 상기 제 2 칩(R2C1)에 중첩될 수 있다.
상기 발광부(71)에서 상기 필드(F)의 표면을 향하여 빛을 조사할 수 있다. 상기 표면으로부터 상기 유효 셀들(S4")에 반사되는 빛을 감지하여 유효레벨신호들을 추출한다. 상기 유효레벨신호들은 상기 감지장치(SA)에서 상기 연산부(125)로 전송될 수 있다. 상기 연산부(125)는 상기 유효레벨신호들을 연산하여 상기 필드(F)의 표면레벨을 판독할 수 있다.
상기 표면레벨이 판독된 기판(81)을 노광부(EP)의 레벨링 스테이지(97)에 장 착할 수 있다. 상기 연산부(125)는 상기 필드(F)의 표면레벨을 제어부(127)에 전송할 수 있다. 상기 제어부(127)는 상기 필드(F)의 표면레벨에 근거하여 상기 레벨링 스테이지(97)에 위치조정신호를 송신할 수 있다. 상기 레벨링 스테이지(97)는 상기 위치조정신호에 근거하여 상기 기판(81)을 상하, 좌우, 앞뒤 및 회전 방향으로 제어할 수 있다.
그런데 종래의 표면레벨 판독방법에 따르면, 상기 제 3 센서(S3) 및 상기 제 4 센서(S4)는 상기 측정금지영역에 중첩되므로 꺼지게 된다. 이에 따라, 상기 제 1 칩(R1C1) 및 상기 제 2 칩(R2C1)에 대한 표면레벨을 판독할 수 없다. 즉, 상기 에지여백(EC)에 중첩되는 상기 필드(F)의 표면레벨을 판독할 수 없다. 이 경우에, 상기 레벨링 스테이지(97)는 상기 필드(F)의 표면레벨을 사용하지 않고 상기 기판(81)을 제어하여야 한다.
반면, 본 발명의 실시 예에 의한 표면레벨 판독 및 레벨 제어 방법에 따르면, 상기 유효 셀들(S4")에 반사되는 빛을 감지하여 유효레벨신호들을 추출할 수 있다. 이 경우에, 상기 유효레벨신호들은 상기 제 1 칩(R1C1) 및 상기 제 2 칩(R2C1)에 각각 대응하는 모든 정보를 포함할 수 있다. 그 결과, 상기 제 1 칩(R1C1) 및 상기 제 2 칩(R2C1)에 대한 표면레벨을 판독할 수 있다. 즉, 상기 에지여백(EC)에 중첩되는 상기 필드(F)의 표면레벨을 판독할 수 있다. 결과적으로, 상기 레벨링 스테이지(97)는 상기 필드(F)의 표면레벨에 근거하여 상기 기판(81)을 상하, 좌우, 앞뒤 및 회전 방향으로 제어할 수 있다. 즉, 상기 노광장치에 있어서, 상기 기판(81)의 정밀한 레벨 제어가 가능하다.
상술한 바와 같이 본 발명에 따르면, 적어도 하나의 셀 어레이를 구성하는 셀들 중 일부를 선택하여 유효 셀들을 선정하고, 필드의 표면으로부터 상기 유효 셀들에 반사되는 빛을 감지하여 유효레벨신호들을 추출한다. 상기 유효레벨신호들을 연산하여 상기 필드의 표면레벨을 판독할 수 있다. 이에 따라, 다양한 패턴을 구비하는 기판의 표면레벨을 정확하게 판독할 수 있다. 이에 더하여, 상기 표면레벨을 사용하여 레벨링 스테이지에 장착된 기판을 상하, 좌우, 앞뒤 및 회전 방향으로 제어할 수 있다. 결과적으로, 상기 기판의 정밀한 레벨 제어가 가능한 반도체 노광장치를 구현할 수 있다.

Claims (20)

  1. 복수의 셀들로 구성된 적어도 하나의 셀 어레이를 갖는 감지장치를 사용하여 기판에 정의된 필드의 표면레벨을 판독하는 방법에 있어서,
    상기 적어도 하나의 셀 어레이를 구성하는 상기 셀들 중 일부를 선택하여 유효 셀들을 선정하고,
    상기 필드의 표면에 빛을 조사하고,
    상기 표면으로부터 상기 유효 셀들에 반사되는 빛을 감지하여 유효레벨신호들을 추출하는 것을 포함하는 표면레벨 판독방법.
  2. 제 1 항에 있어서,
    상기 필드는 측정허용영역 및 측정금지영역을 구비하는 것을 특징으로 하는 표면레벨 판독방법.
  3. 제 2 항에 있어서,
    상기 필드는 행 방향 및 열 방향을 따라 2차원적으로 배열된 복수의 칩들(chips) 및 상기 칩들(chips) 사이에 배치된 스크라이브 라인(scribe line)을 구비하되, 상기 측정허용영역은 상기 칩들(chips)에 중첩되고, 상기 측정금지영역은 상기 스크라이브 라인을 포함하는 것을 특징으로 하는 표면레벨 판독방법.
  4. 제 2 항에 있어서,
    상기 필드는 행 방향 및 열 방향을 따라 2차원적으로 배열된 복수의 칩들(chips), 상기 칩들(chips) 사이에 배치된 스크라이브 라인(scribe line), 및 에지여백(edge clearance)을 구비하되, 상기 측정허용영역은 상기 에지여백(edge clearance)으로부터 이격된 칩들(chips) 내에 중첩되고, 상기 측정금지영역은 상기 에지여백(edge clearance)에 접촉된 칩들(chips) 및 상기 스크라이브 라인을 포함하는 것을 특징으로 하는 표면레벨 판독방법.
  5. 제 2 항에 있어서,
    상기 유효 셀들은 상기 측정허용영역에 대응하는 것을 특징으로 하는 표면레벨 판독방법.
  6. 제 2 항에 있어서,
    상기 유효 셀들을 선정하는 것은
    상기 셀 어레이를 구성하는 상기 셀들을 소그룹들로 분할하고,
    상기 소그룹들 중에서 상기 측정허용영역에 대응하는 것으로 선택하는 것을 특징으로 하는 표면레벨 판독방법.
  7. 제 1 항에 있어서,
    상기 셀들은 상기 셀 어레이 내에 행 방향 및 열 방향을 따라 2차원적으로 배열되는 것을 특징으로 하는 표면레벨 판독방법.
  8. 제 1 항에 있어서,
    상기 셀은 포토다이오드(photodiode)를 포함하는 것을 특징으로 하는 표면레벨 판독방법.
  9. 제 1 항에 있어서,
    상기 셀 어레이는 CMOS 이미지 센서(image sensor) 또는 CCD(charge coupled device)인 것을 특징으로 하는 표면레벨 판독방법.
  10. 복수의 셀들로 구성된 적어도 하나의 셀 어레이를 갖는 감지장치를 사용하여 기판에 정의된 필드의 표면레벨을 판독하고, 상기 필드의 레벨을 제어하는 노광장치의 레벨 제어 방법에 있어서,
    상기 적어도 하나의 셀 어레이를 구성하는 상기 셀들 중 일부를 선택하여 유효 셀들을 선정하고,
    상기 필드의 표면에 빛을 조사하고,
    상기 표면으로부터 상기 유효 셀들에 반사되는 빛을 감지하여 유효레벨신호들을 추출하고,
    상기 유효레벨신호들을 이용하여 상기 필드의 표면레벨을 판독하고,
    상기 표면레벨이 판독된 기판을 레벨링 스테이지에 장착하고,
    상기 표면레벨을 사용하여 상기 레벨링 스테이지에 장착된 상기 기판을 상하, 좌우, 앞뒤 및 회전 방향으로 제어하는 것을 포함하는 노광장치의 레벨 제어 방법.
  11. 제 10 항에 있어서,
    상기 필드는 측정허용영역 및 측정금지영역을 구비하는 것을 특징으로 하는 노광장치의 레벨 제어 방법.
  12. 제 11 항에 있어서,
    상기 유효 셀들은 상기 측정허용영역에 대응하는 것을 특징으로 하는 노광장치의 레벨 제어 방법.
  13. 제 11 항에 있어서,
    상기 유효 셀들을 선정하는 것은
    상기 셀 어레이를 구성하는 상기 셀들을 소그룹들로 분할하고,
    상기 소그룹들 중에서 상기 측정허용영역에 대응하는 것으로 선택하는 것을 특징으로 하는 노광장치의 레벨 제어 방법.
  14. 제 10 항에 있어서,
    상기 셀은 포토다이오드(photodiode)를 포함하는 것을 특징으로 하는 노광장 치의 레벨 제어 방법.
  15. 제 10 항에 있어서,
    상기 셀 어레이는 CMOS 이미지 센서(image sensor) 또는 CCD(charge coupled device)인 것을 특징으로 하는 노광장치의 레벨 제어 방법.
  16. 필드가 정의된 기판을 장착하는 웨이퍼 홀더;
    상기 웨이퍼 홀더의 일면에 부설되고 상기 웨이퍼 홀더에 장착된 상기 기판을 상하, 좌우, 앞뒤 및 회전 방향으로 조절하는 레벨링 스테이지;
    상기 필드의 표면을 향하여 빛을 방출하는 발광부;
    복수의 셀들로 구성된 적어도 하나의 셀 어레이를 구비하며 상기 표면으로부터 반사되는 빛을 감지하는 감지장치;
    상기 적어도 하나의 셀 어레이를 구성하는 상기 셀들 중 일부를 선택하여 유효 셀들을 선정하는 셀 선정부;
    상기 유효 셀들에 감지된 유효레벨신호들을 수신하여 상기 필드의 표면레벨을 판독하는 연산부; 및
    상기 레벨링 스테이지에 전기적으로 연결되고 상기 필드의 표면레벨에 근거하여 위치조정신호를 송출하는 제어부를 포함하는 반도체 노광장치.
  17. 제 16 항에 있어서,
    상기 웨이퍼 홀더는 기준레벨 식별표식을 구비하는 것을 특징으로 하는 반도체 노광장치.
  18. 제 16 항에 있어서,
    상기 셀들은 상기 셀 어레이 내에 행 방향 및 열 방향을 따라 2차원적으로 배열되는 것을 특징으로 하는 반도체 노광장치.
  19. 제 16 항에 있어서,
    상기 셀은 포토다이오드(photodiode)를 포함하는 것을 특징으로 하는 반도체 노광장치.
  20. 제 16 항에 있어서,
    상기 셀 어레이는 CMOS 이미지 센서(image sensor) 또는 CCD(charge coupled device)인 것을 특징으로 하는 반도체 노광장치.
KR1020060013897A 2006-02-13 2006-02-13 반도체 제조장치용 레벨링 알고리듬 및 관련된 장치 KR100689841B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060013897A KR100689841B1 (ko) 2006-02-13 2006-02-13 반도체 제조장치용 레벨링 알고리듬 및 관련된 장치
US11/483,497 US7704826B2 (en) 2006-02-13 2006-07-10 Leveling algorithm for semiconductor manufacturing equipment and related apparatus
CN2006101263264A CN101021689B (zh) 2006-02-13 2006-08-30 半导体制造方法及装置
JP2006279050A JP5172125B2 (ja) 2006-02-13 2006-10-12 表面レベル判読方法及び露光装置のレベル制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060013897A KR100689841B1 (ko) 2006-02-13 2006-02-13 반도체 제조장치용 레벨링 알고리듬 및 관련된 장치

Publications (1)

Publication Number Publication Date
KR100689841B1 true KR100689841B1 (ko) 2007-03-08

Family

ID=38102426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060013897A KR100689841B1 (ko) 2006-02-13 2006-02-13 반도체 제조장치용 레벨링 알고리듬 및 관련된 장치

Country Status (4)

Country Link
US (1) US7704826B2 (ko)
JP (1) JP5172125B2 (ko)
KR (1) KR100689841B1 (ko)
CN (1) CN101021689B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2009612A (en) 2011-11-21 2013-05-23 Asml Netherlands Bv Level sensor, a method for determining a height map of a substrate, and a lithographic apparatus.
US10948835B2 (en) * 2018-12-14 2021-03-16 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Method of leveling wafer in exposure process and exposure system thereof
CN114563923A (zh) * 2020-11-27 2022-05-31 中国科学院微电子研究所 曝光晶圆的调平方法及光刻曝光的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001034743A (ja) 1989-09-22 2001-02-09 Hitachi Ltd 比較検査方法とその装置
JP2001345357A (ja) 2000-05-31 2001-12-14 Shin Etsu Handotai Co Ltd 半導体ウェーハの測定方法、半導体ウェーハの製造方法及び半導体ウェーハの測定装置
JP2003203499A (ja) 2001-10-25 2003-07-18 Hewlett Packard Co <Hp> メモリアレイをテストするためのテストアレイおよび方法
JP2004219876A (ja) 2003-01-17 2004-08-05 Toppan Printing Co Ltd 重ね描画時の補正描画方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT953567B (it) * 1972-03-28 1973-08-10 Magneti Marelli Spa Fab Apparecchiatura elettronica di co mando di circuiti operatori in fun zione della velocita di rotazione di un organo rotante di una macchina
JPS58221562A (ja) * 1982-06-18 1983-12-23 Fuji Xerox Co Ltd 原稿読取装置
US4655552A (en) * 1984-03-17 1987-04-07 Citizen Watch Co., Ltd. Flat panel display device having on-screen data input function
US4819070A (en) * 1987-04-10 1989-04-04 Texas Instruments Incorporated Image sensor array
JP2556074B2 (ja) * 1987-12-21 1996-11-20 株式会社ニコン 投影露光装置、投影露光方法及び水平位置検出装置
US5218415A (en) * 1988-05-31 1993-06-08 Canon Kabushiki Kaisha Device for optically detecting inclination of a surface
FR2638286B1 (fr) * 1988-10-25 1990-12-07 Thomson Csf Dispositif photosensible du type a amplification du signal au niveau des points photosensibles
JP3381313B2 (ja) * 1992-07-28 2003-02-24 株式会社ニコン 露光装置および露光方法並びに素子製造方法
US5920398A (en) * 1996-03-01 1999-07-06 Canon Kabushiki Kaisha Surface position detecting method and scanning exposure method using the same
JPH11121366A (ja) * 1997-10-18 1999-04-30 Nikon Corp 投影露光方法および装置
TW490596B (en) * 1999-03-08 2002-06-11 Asm Lithography Bv Lithographic projection apparatus, method of manufacturing a device using the lithographic projection apparatus, device manufactured according to the method and method of calibrating the lithographic projection apparatus
JP3211810B2 (ja) * 1999-04-26 2001-09-25 株式会社ニコン 露光装置、露光方法、及び集積回路の製造方法
JP2001168024A (ja) * 1999-09-29 2001-06-22 Nikon Corp 露光装置及びデバイス製造方法
JP4585649B2 (ja) 2000-05-19 2010-11-24 キヤノン株式会社 露光装置およびデバイス製造方法
KR20030006828A (ko) 2001-07-16 2003-01-23 삼성전자 주식회사 에지 노광장치를 갖는 프리얼라인먼트 시스템
KR100510595B1 (ko) 2003-02-04 2005-08-30 동부아남반도체 주식회사 반도체의 에지 포커스 익스쿠션 영역 자동 보정방법
JP2004259815A (ja) * 2003-02-25 2004-09-16 Canon Inc 露光方法
JP4497908B2 (ja) * 2003-12-15 2010-07-07 キヤノン株式会社 露光方法及び装置
KR20050072348A (ko) 2004-01-06 2005-07-11 주식회사 하이닉스반도체 웨이퍼의 에지 다이 노광시 레벨링에 의한 디포커스 감소방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001034743A (ja) 1989-09-22 2001-02-09 Hitachi Ltd 比較検査方法とその装置
JP2001345357A (ja) 2000-05-31 2001-12-14 Shin Etsu Handotai Co Ltd 半導体ウェーハの測定方法、半導体ウェーハの製造方法及び半導体ウェーハの測定装置
JP2003203499A (ja) 2001-10-25 2003-07-18 Hewlett Packard Co <Hp> メモリアレイをテストするためのテストアレイおよび方法
JP2004219876A (ja) 2003-01-17 2004-08-05 Toppan Printing Co Ltd 重ね描画時の補正描画方法

Also Published As

Publication number Publication date
JP5172125B2 (ja) 2013-03-27
US7704826B2 (en) 2010-04-27
US20070188756A1 (en) 2007-08-16
CN101021689B (zh) 2012-07-04
CN101021689A (zh) 2007-08-22
JP2007221091A (ja) 2007-08-30

Similar Documents

Publication Publication Date Title
US7248335B2 (en) Exposure apparatus, device manufacturing method, stage apparatus, and alignment method
US7791718B2 (en) Measurement method, exposure method, and device manufacturing method
US7218379B2 (en) Scanning exposure apparatus and method
US20080208499A1 (en) Optical characteristics measurement method, exposure method and device manufacturing method, and inspection apparatus and measurement method
CN103513516B (zh) 曝光方法、曝光装置以及光掩模
US6416912B1 (en) Method of manufacturing microdevice utilizing combined alignment mark
US5751428A (en) Exposure method and exposure apparatus using the same
WO2009040241A2 (en) Method and apparatus for measurement and control of photomask to substrate alignment
KR100689841B1 (ko) 반도체 제조장치용 레벨링 알고리듬 및 관련된 장치
US20100296074A1 (en) Exposure method, and device manufacturing method
JP5084432B2 (ja) 露光方法、露光装置およびデバイス製造方法
JP2007027593A (ja) フォーカス計測方法および計測装置、露光方法および露光装置ならびにオフセット計測装置
US20070285641A1 (en) Exposure apparatus, and device manufacturing method
JP5630627B2 (ja) 検出方法、光学特性計測方法、露光方法及び露光装置、並びにデバイス製造方法
JP2004273861A (ja) 露光装置
JP2006086450A (ja) 波形選択方法、位置補正方法、露光装置、並びにデバイス製造方法
EP1330681B1 (en) System and method for facilitating wafer alignment by mitigating effects of reticle rotation on overlay
KR100589108B1 (ko) 패터닝 에러를 방지할 수 있는 노광장치
JP4497988B2 (ja) 露光装置及び方法、並びに、波長選択方法
JPH02152220A (ja) 位置合せ方法
JP2005243710A (ja) 露光装置及びその制御方法、デバイス製造方法
JPS62115164A (ja) パタン形成方法およびその装置
JP2009176958A (ja) 位置決め装置、露光装置及びデバイス製造方法
JPH02112222A (ja) 位置検出用マーク
JPS59220605A (ja) プロキシミテイ露光装置における間隙制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 9