KR20030034012A - 테스트 어레이 및 어레이 테스트 방법 - Google Patents

테스트 어레이 및 어레이 테스트 방법 Download PDF

Info

Publication number
KR20030034012A
KR20030034012A KR1020020065107A KR20020065107A KR20030034012A KR 20030034012 A KR20030034012 A KR 20030034012A KR 1020020065107 A KR1020020065107 A KR 1020020065107A KR 20020065107 A KR20020065107 A KR 20020065107A KR 20030034012 A KR20030034012 A KR 20030034012A
Authority
KR
South Korea
Prior art keywords
test
conductors
array
conductor
group
Prior art date
Application number
KR1020020065107A
Other languages
English (en)
Other versions
KR100935645B1 (ko
Inventor
트란룽티
Original Assignee
휴렛-팩커드 컴퍼니(델라웨어주법인)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛-팩커드 컴퍼니(델라웨어주법인) filed Critical 휴렛-팩커드 컴퍼니(델라웨어주법인)
Publication of KR20030034012A publication Critical patent/KR20030034012A/ko
Application granted granted Critical
Publication of KR100935645B1 publication Critical patent/KR100935645B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C2029/2602—Concurrent test

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명의 테스트 어레이(100, 200)는 행 도체(row conductors)(110, 210)와, 열 도체(column conductors)(120, 220)와, 행 및 열 도체의 교차점에 위치된 메모리 셀(130, 230)을 포함한다. 테스트 어레이(100, 200)는 전기적으로 접속되거나 또는 함께 집단을 형성하는 행 도체(110, 210) 또는 열 도체(120, 220)의 그룹(124, 214, 224)을 가져, 공통 단자(216, 226)를 공유할 수 있다. 다른 선택 행 및 열 도체는 개별적인 단자(112, 122, 212, 222)를 가질 수 있다. 이러한 구성에서, 개별적인 단자(112, 122, 212, 222)를 갖는 행 및 열 도체의 교차부에 위치된 메모리 셀(130, 230)은 테스트 장치를 이용하여 측정된 그들의 특성을 가질 수 있다. 행 또는 열 도체의 그룹이 함께 집단을 형성한다는 것은, 테스트 어레이(100, 200)가 테스트 장치에 대한 접속을 위해 보다 적은 단자를 갖는다는 것을 의미한다. 따라서, 다양한 크기를 테스트 어레이(100, 200)에 대해, 테스트 어레이 단자에 대한 접속을 위한 제한된 수의 프로브를 갖는 테스트 장치가 이용될 수 있다.

Description

테스트 어레이 및 어레이 테스트 방법{TEST ARRAY AND METHOD FOR TESTING MEMORY ARRAYS}
본 발명은 테스트 어레이와, 메모리 어레이 테스트 방법에 관한 것으로서,보다 구체적으로는 부적절한 시간 또는 비용을 소모하지 않으면서 어레이를 정확하기 테스트할 수 있는 테스트 방법 및 어레이에 관한 것이다.
교차점 메모리 어레이는 수평 행 도체와 수직 열 도체의 교차점에 위치된 메모리 셀을 포함한다. 메모리 셀은 교차점 메모리 어레이에서 저장 소자로서 기능하며, 전형적으로 "1" 또는 "0"의 이진 상태를 저장할 수 있다. 기판상에 메모리 셀, 행 및 열 도체, 및 다른 회로가 배치될 수 있다. 알려진 교차점 메모리 어레이의 예로는 OTP(one time programmable) 메모리와 같은 비휘발성 메모리와, 재프로그래밍가능(reprogrammable) 메모리를 들 수 있다. 메모리 어레이는 대규모(large scale) 생산 이전 및 새로운 메모리 어레이의 개발 단계 동안과 같은 여러 상황에서 테스트를 필요로 한다. 테스트에는 메모리 셀의 저항, 메모리 셀 특성의 균일성, RH 응답, 저항-전압 특성 및 다른 특성과 같은, 메모리 어레이의 특성을 측정하는 것이 포함될 수 있다.
테스트하는 한 가지 방안은 구동기 회로, 스위칭 회로 및 다른 주변 회로의 완전 집적을 포함하는 풀 스케일(full scale) 메모리 어레이 테스터를 구성하는 것이다. "풀 스케일"이라는 용어는 테스트될 어레이가 일반적으로 최종 메모리 제품에 포함될 메모리 셀의 수와 동일한 크기 차수의 다수의 메모리 셀을 포함함을 나타낸다. 이러한 방안을 이용하면, 테스트 어레이의 특성은, 메모리 셀의 상태를 선택적으로 스위칭하고, 다른 동작 조건하에서의 메모리 셀의 특성을 측정함으로써 결정될 수 있다. 이러한 테스트 기술은 테스트 어레이의 특성을 결정시에 유효할 수 있으나, 주변 회로를 포함하는 풀 스케일 테스터의 생산은 비용이 많이들고, 시간이 소비된다.
어레이를 테스트하기 위한 다른 기술은 테스트 어레이내에 주변 회로를 완전 집적한 테스트 어레이를 구성하는 것을 포함한다. 따라서, 테스트 어레이의 특성은 어레이내의 주변 회로를 이용하여 테스트될 수 있다. 그러나, 이것은 테스트 단계 동안 완성된 어레이를 구성하는 것을 포함하기 때문에, 이러한 기술 또한 비용이 많이 들고 시간이 소비된다.
메모리 어레이를 테스트하기 위한 다른 기술은 최종 메모리 제품에 사용될 메모리보다 규모가 작은 테스트 어레이를 구성하는 것이다. 소규모 테스트 어레이로부터의 결과는 풀 스케일 메모리 어레이의 결과를 나타내는데 이용된다. 이러한 기술은, 소규모 테스트는 로딩 효과(loading effects), 정착 시간(settling time) 및 풀 스케일 어레이에서 발생되는 다른 현상을 복제할 수 없기 때문에 만족스럽지 못할 수 있다. 따라서, 소규모 테스트는 몇몇 응용에 대해서는 정확성이 부족할 수 있다.
따라서, 과도한 비용 또는 지연을 포함하지 않으면서 메모리 어레이를 정확하게 테스트하기 위한 테스트 어레이 및 방법이 필요하게 된다.
제 1 양상에 따르면, 테스트 어레이는 복수의 행 도체와, 복수의 열 도체와, 행 및 열 도체의 교차점에 위치된 복수의 메모리 셀을 포함한다. 행 및 열 도체는 전기적으로 접속되거나 또는 함께 "집단을 형성하는(ganged)" 도체의 그룹을 포함할 수 있다. 집단을 형성하는 도체는 공통 단자에 접속될 수 있다. 또한, 행 및 열 도체는 개별적인 단자에 접속되는 도체를 포함한다. 개별적인 단자에 접속된 행 및 열 도체의 교차점에 위치된 메모리 셀은 테스트 장치에 의한 테스트 동안 측정된 그들의 특성을 가질 수 있다. 집단을 형성하는 행 및 열 도체의 그룹은, 테스트 동안 집단을 형성하는 도체에 인가된 공통 전류 또는 전위를 가질 수 있다.
제 1 양상에 따르면, 테스트 어레이의 단자 수는 상대적으로 적을 수 있다. 따라서, 테스트 어레이에 대한 접속을 위한 제한되거나 고정된 수의 프로브를 갖는 테스트 장치를 이용하여 어레이를 테스트할 수 있다. 행 및/또는 열 도체를 선택적으로 함께 집단을 형성하도록 함으로써, 비교적 적은 수의 프로브를 갖는 테스트 장치를 이용하여 매우 큰 테스트 어레이를 테스트할 수 있다.
또한, 제 1 양상에 따르면, 테스트 어레이는 부적절한 비용 소비없이 풀 스케일로 테스트될 수 있다. 또한, 스위칭 및 다른 회로의 완전 집적은 테스트 어레이에서 테스트를 위해 요구되지 않는다. 따라서, 테스트 어레이는 비교적 저가로 신속하게 어셈블링될 수 있어, 새로운 어레이의 개발을 위한 시간 및 비용이 감소된다.
또한, 제 1 양상에 따르면, 풀 스케일 테스트 어레이를 사용함으로써, 소규모 테스트 데이터보다 신뢰할 수 있는 테스트 데이터를 제공하며, 이는 로딩 효과, 정착 시간 및 다른 특성이 풀 스케일 어레이에 의해 보다 정확하게 예측되기 때문이다. 이러한 특성은 테스트 어레이내의 선택 메모리 셀로부터의 테스트 데이터가, 테스트 어레이 설계에 기초한 풀 스케일의 최종 제품 메모리 어레이가 어떻게동작할지를 나타내는 것을 보장하는데 도움을 준다.
제 2 양상에 따르면, 테스트 어레이를 테스트하는 방법은 선택 행 도체에 입력을 인가하고(여기서, 선택 행 도체는 선택 메모리 셀과 교차함), 선택 열 도체로부터의 출력을 측정하고(여기서, 선택 열 도체는 선택 메모리 셀과 교차함), 테스트 어레이의 공통 단자에 공통 입력을 인가하는 것을 포함한다. 공통 단자는 집단을 형성하는 열 도체의 그룹에 각각 접속된다.
제 2 양상에 따르면, 공통 도체의 그룹에 대한 공통 입력의 인가는 테스트 어레이의 예상되는 동작 환경이 시뮬레이팅될 수 있도록 한다. 공통 단자를 통해 공통 도체의 그룹에 공통 입력이 인가될 수 있기 때문에, 테스트 어레이는 테스트 어레이를 테스트하는데 사용되는 테스트 장치에 대한 접속을 위해 보다 적은 단자를 필요로 하게 된다. 또한, 테스트 장치는 테스트 어레이 단자와의 접속을 위해 보다 적은 프로브를 필요로 한다.
본 발명의 다른 양상 및 이점은, 첨부 도면과 함께 이하의 상세한 설명을 참조함으로써 명백해질 것이다.
도 1은 제 1 실시예에 따른 테스트 어레이의 개략도,
도 2는 제 2 실시예에 따른 테스트 어레이의 개략도,
도 3은 테스트 장치를 도시하는 개략도,
도 4는 도 3에 도시된 테스트 장치의 테스트 보드의 개략도.
도면의 주요 부분에 대한 부호의 설명
110 : 행 도체120 : 열 도체
112, 122 : 도전성 단자130 : 메모리 셀
126 : 공통 단자
상세한 설명은 유사한 참조 번호가 유사한 구성 요소를 나타내는 이하의 도면을 참조하여 기술된다.
테스트 어레이 및 어레이 테스트 방법은 바람직한 실시예 및 도면에 의해 기술될 것이다.
도 1은 제 1 실시예에 따른 테스트 어레이(100)의 개략도이다. 테스트 어레이(100)는 복수의 행 도체(110) 및 열 도체(120)를 포함한다. 행 도체(110)는 메모리 셀(130)에서 열 도체(120)와 교차한다. 테스트 어레이(100)는 교차점 메모리 어레이이고, 예를 들면 MRAM(magnetic random access memory), 퓨즈 메모리, 안티 퓨즈(anti-fuse) 메모리, 전하 저장 장치, 마스크 ROM(mask read only memory)과 같은 소정의 교차점 메모리 유형 및 다른 메모리 유형일 수 있다.
테스트 어레이(100)의 행 도체(110)는 도전성 단자(112)에서 종결되고, 열 도체(120)는 도전성 단자(122)에서 종결된다. 도 1에서, 단자(112, 122)는 도전성 패드로서 도시된다. 그러나, 테스트 어레이(100)에서의 사용을 위해 어떠한 형태의 도전성 단자도 적합하다. 단자(112, 122)는 테스트 어레이(100)를 테스트 장치(도 1에 도시되지 않음)에 접속하여, 메모리 어레이(100)의 특성을 결정하는데 사용된다. 단자(112, 122)는 어레이(100)의 기판(도시되지 않음)상에 배치될 수 있다. 도 1에 도시된 테스트 어레이(100)는 q 행 도체(110), p 열 도체(120) 및 p x q 메모리 셀(130)을 포함한다(여기서, p 및 q는 정수임).
제 1 실시예에 따르면, 테스트 어레이(100)의 다수의 열 도체(120)가 그룹(124)으로서 전기적으로 접속 또는 함께 "집단을 형성하는" 것으로 되며, 공통 단자(126)에서 공통 출력을 갖는다. "그룹"은 예를 들면, 2 개 이상의 도체를 포함할 수 있다(그룹(124)에서의 개별적인 도체들은 예시의 목적을 위해 도시되지 않음). 도 1에서, 처음 2 개의 열 도체(110)는 개별적인 단자(122)에서 각각 종결된다. 열 3 내지 n에서의 열 도체(120)는 전기적으로 접속되며, 공통 단자(126)에서 종결된다(여기서, n은 정수임). 이러한 배열은 어레이(100)의 테스트 동안 테스트 장치와의 접속을 위한 단자의 수를 감소시키는 효과를 갖는다. 공통 단자는 테스트 어레이(100)의 기판(도시되지 않음)상에 배치될 수 있다.
지정된 열 도체(120)는 공통 단자(126)를 공유하기 때문에, 테스트 데이터는 집단을 형성하는 열 도체(120)에 접속되는 메모리 셀(130)로부터 통상적으로 수집되지 않을 것이다. 이상적으로 데이터는 개별적인 단자(122)를 갖는 열 도체(120)를 교차하는 메모리 셀(130)로부터 취해진다. 따라서, 테스터는 테스트 어레이(100)의 특성의 통계적으로 대표적인 샘플을 제공하도록, 측정치를 테스트하기 위해 어떠한 수의 메모리 셀(130)이 액세스가능하게 되어야 할지를 결정한다. 메모리 셀(130)의 원하는 샘플 모집단(sample population)의 측정치를 허용하도록, 개별적인 도전성 패드(122)에서의 종결을 위해 다수의 열 도체(120)가 선택된다. 나머지 열 도체(120)는 그룹(124)내로 집단을 형성하게 될 수 있다. 따라서, 개별적인 단자(122)를 갖는 열 도체(120)의 수는 테스트 어레이(100)의 크기 및 특정 응용을 위해 요구되는 통계적 샘플(즉, 측정을 위해 액세스가능한 메모리 셀(130)의 수)에 의존할 수 있다.
공통 단자(126)를 포함함으로써, 예를 들면, 전위, 전류 또는 다른 입력과 같은 공통 입력이 그룹(124)내의 집단을 형성하는 도체(120)에 인가될 수 있다. 테스트 어레이(100)에 대한 예상되는 동작 환경을 시뮬레이팅하기 위해, 테스트 동안 전위, 전류 및 다른 입력이 인가될 수 있다. 일반적으로, 장치의 예상되는 동작 환경은 테스트 어레이(100) 설계에 기초한 최종 제품 메모리 어레이에 대해 예상되는 상태이다. 이러한 특성은 테스트 어레이(100)내의 선택 메모리 셀(130)로부터의 테스트 데이터가 테스트 어레이(100) 설계에 기초한 메모리 어레이가 실제 동작에서 어떻게 수행될지를 나타내는 것을 보장하도록 돕는다.
테스트 어레이(100)로부터 취해질 테스트 측정치에 따라, 그룹(124) 및 열 도체(120)는 단지 하나의 단자(126, 122) 각각만을 필요로 할 수 있다. 예를 들어, 테스트 어레이(100)에 대한 테스트 프로세스가 선택 열 도체(120)에 대한 전위의 인가만을 포함할 것이라면, 열 도체(120)는 각 단부에서의 단자(122, 126) 대신에 단지 하나의 단자(122, 126)만을 필요로 할 수 있다.
도 1에서, 2 개의 열 도체(120)는 개별적인 단자(122)에서 종결되며, 3-n 열 도체(120)는 공통 단자(126)를 공유한다. 1, 2, 3-n, 1, 2, 3-n...의 패턴은 p 열 도체(120)에 대해 반복된다. 1, 2, 3-n, 1, 2, 3-n...의 패턴은 선택 열 도체(120)를 함께 집단을 형성하게 하는 배열의 예이며, 다른 배열도 가능하다. 한 가지 가능한 대안적인 배열은, 예를 들면, 1, 2-n, 1, 2-n이다.
도 1에서, 단지 선택 열 도체(120)만이 전기적으로 접속되어, 테스트 동안 테스트 장치와의 접속을 위한 단자의 수를 감소시킨다. 도 2는 집단을 형성하는 행 및 열 도체를 갖는 테스트 어레이(200)의 대안적인 실시예를 도시한다.
도 2를 참조하면, 메모리 어레이(200)는 개별적인 단자(212)에서 종결되거나, 또는 그룹(214)으로서 함께 집단을 형성하며 공통 단자(216)를 공유하는 행 도체(210)를 포함한다. 마찬가지로, 열 도체(220)는 개별적인 단자(222)에서 종결되거나, 또는 그룹(224)으로서 함께 집단을 형성하며 공통 단자(226)를 공유한다.도 2에서, 단자(212, 222, 216, 226)는 도전성 패드로서 도시된다. 그러나, 테스트 어레이(200)에서의 사용을 위해 어떠한 형태의 도전성 단자도 적합하다. 단자(212, 222, 216, 226)는 테스트 어레이(200)의 기판(도시되지 않음)상에 배치될 수 있다.
행 도체(210)는 2 내지 m의 집단을 형성하는 도체(210)가 뒤따르는 1 개별적인 도체(210)의 반복 패턴을 포함하며, 전체 q 행 도체(210)로 된다. 열 도체(220)는 2-n의 집단을 형성하는 열 도체(220)가 뒤따르는 1 열 도체(220)의 반복 패턴을 포함하며, 전체 p 열 도체(220)로 된다. 본 실시예에서, m, n, p 및 q는 정수이다.
상기 실시예에 따르면, 테스트 어레이는 전기적으로 접속되거나, 또는 함께 집단을 형성하는 선택된 수의 행 및/또는 열 도체를 포함하여, 테스트 프로세스 동안 테스트 프로브와의 접속을 위한 단자의 수를 감소시킬 수 있다. 이러한 배열에 대한 한 가지 이점은, 비교적 적은 수의 프로브를 갖는 테스트 장치에 의해, 상이한 크기의 테스트 어레이가 테스트될 수 있다는 것이다. 바람직하게, 특정 실험실 또는 다른 테스트 환경에서의 테스트 어레이는 표준화된 수의 단자의 세트 중 하나에 상응하도록 구성되어, 다양한 테스트 어레이를 테스트하는데 단일의 테스트 장치가 이용될 수 있도록 한다. 테스트 어레이내의 단자 수는 보다 많거나, 보다 적은 수의 행 및/또는 열 도체를 그룹내로 선택적으로 집단을 형성하도록 함으로써 표준화될 수 있다.
상기 실시예에 대한 또다른 이점은, 비교적 많은 수의 메모리 셀을 갖는 테스트 어레이가 정확하게 테스트될 수 있다는 것이다. 즉, 테스트 어레이는 전체 크기로 테스트될 수 있다. 따라서, 테스트 어레이의 로딩 효과, 결함 밀도, 정착 시간과 같은 특성 및 다른 특성은 테스트 어레이 설계에 기초한 최종 제품 메모리 어레이와 유사할 것이다. 또한, 테스트 어레이를 테스트하기 위해 스위칭 회로 및 다른 주변 회로의 집적을 위한 요건이 없다.
이하, 도 3 및 4를 참조하여, 테스트 어레이를 테스트하기 위한 테스트 장치(10)를 기술할 것이다. 도 3은 테스트 장치(10)의 개략도이고, 도 4는 테스트 장치(10)의 테스트 보드(20)의 개략도이다.
도 3을 참조하면, 테스트 장치(10)는 테스트 보드(20), 테스트 전자 장치(12) 및 프로세서(90)를 포함한다. 테스트 보드(20)는 도체(22)에 의해 테스트 전자 장치(12)에 접속된다. 테스트 전자 장치(12)는 멀티플렉서(30), 디코더(40), 판독 증폭기(50), 판독/기록 제어부(60) 및 전류원(70)을 포함한다. 프로세서(90)는 가산, 데이터 및 R/W 라인을 경유하여 I/O 장치(92)를 통해 테스트 전자 장치(12)에 접속된다.
도 3에서, 테스트 보드(20)는 테스트 보드(20)상에 장착된 테스트 어레이(100)에 의해 심볼적으로 표현되지만, 본 명세서에서 기술된 다른 테스트 어레이 실시예가 또한 테스트 장치(10)로 테스트될 수 있다. 테스트 보드(20)는 테스트 동안 테스트 어레이(100)를 지원하며, 테스트 어레이(100)의 행 및 열 도체(110, 120)로 입력을 제공할 수 있고, 또한 행 및 열 도체(110, 120)로부터 출력을 수신할 수 있는 도전성 프로브를 포함한다. 테스트 어레이(100)가 테스트보드(20)상에 장착되어, 테스터 보드(20)의 선택 프로브가 테스트 어레이(100)의 선택 단자와 접촉하도록 한다. 이하, 도 4를 참조하여 테스트 보드(20)를 상세히 기술한다.
테스트 장치(10)는 예를 들면, 집단을 형성하는 행 및 열 도체(110, 120)에 전위 및 전류와 같은 입력을 공급하여, 테스트 어레이(100)에 대한 예상되는 동작 환경을 시뮬레이팅한다. 프로세서(90)는 테스트 프로세스를 제어하며, 예를 들면, 중앙 처리 유닛을 포함할 수 있다. 프로세서(90)는 테스트 어레이(100)내의 메모리 셀(130)이 프로그래밍될 수 있는 기록 모드 또는 테스트 어레이(100)의 특성이 측정될 수 있는 판독 모드에서 테스트 장치(10)를 동작시킬 수 있다. 판독/기록 제어부(60)는 판독 및 기록 모드에서의 테스트 전자 장치(12)를 제어한다. 멀티플렉서(30)는 행 및 열 도체(110, 120) 사이에 멀티플렉스 신호를 제공하고, 디코더(40)는 멀티플렉서(30)로의/로부터의 데이터를 디코딩한다. 테스트 어레이(100)로부터의 전류 크기와 같은 데이터는 데이터 라인상에서 프로세서(90)로 전달되기 전에 판독 증폭기(50)에 의해 검출된다. 전류원(70)은 기록 전류를 테스트 어레이(100)로 공급하는데 이용되는 프로그램가능 전류원일 수 있다. 또한, 테스트 전자 장치(12)는 디지털/아날로그 변환기 및 다른 변환기를 포함하여, 전류원(70)이 예를 들면, 판독 전압 및 다른 입력을 테스트 어레이(100)로 제공할 수 있도록 한다.
도 4는 테스트 보드(20)의 개략도이다. 테스트 보드(20)는 테스트 어레이의 도전성 단자와 접촉하기 위한 복수의 프로브(25)를 포함한다. 프로브(25)는세트(26-29)로 배열되어, 테스트 어레이가 테스트 보드(20)상에 위치될 때, 테스트 어레이의 개별적 및 공통 단자 모두에 접촉한다. 세트(26-29)는 상이한 테스트 어레이 구성을 수용하도록, 상이한 수의 프로브(25)를 각각 가질 수 있다.
각 프로브(25)는 테스트 전자 장치(12)에 인도되는 도체(22) 중 하나에 접속될 수 있다. 제어기(90)는 특정 프로브(25)에 접속된 열 또는 행 도체로부터의 출력을 수신하거나, 기록 전압 혹은 전류, 또는 판독 전압 혹은 전류와 같은 입력을 특정 프로브(25)에 접속된 열 또는 행 도체에 인가하도록 테스트 전자 장치(12)에 지시할 수 있다.
테스트 어레이는 테스트 보드(20)상에 장착하기 전에 테스트 어레이를 90o회전함으로써, 테스트 보드(20)상에서 수 개의 방향으로 지향될 수 있다. 이러한 특성은 프로브(25)의 서로 다른 세트(26-29)에 접속될 행 및 열 도체의 상이한 배열이 가능하도록 한다.
상기 실시예에 따르면, 테스트 어레이내의 행 및 열 도체는 테스트 보드(20)로부터의 공통 입력을 수신하도록 집단을 형성할 수 있기 때문에, 테스트 보드(20)상의 프로브(25) 수는 비교적 적게 될 수 있다. 예를 들어, 도 4에서, 테스트 보드(20)는 세트(26)내 16 개의 프로브 및 세트(28)내 24 개의 프로브를 포함한다. 세트(26)내의 프로브 및 세트(28)내의 대응하는(즉, 직접 교차하는) 프로브는 개별적인 단자를 갖는 열 도체에 접속될 수 있다. 세트(26)내의 프로브에 대응하지 않는 세트내(28)의 프로브는 테스트 어레이내의 공통 단자에 접속되어, 예를 들면,집단을 형성하는 열 도체에 동일한 전위가 인가되도록 할 수 있다.
하나의 동작 모드에서, 개별적인 단자를 갖는 열 도체 및 행 라인의 교차점에 위치되는 선택 메모리 셀은 테스트 장치(10)에 의해 측정된 저항을 가질 수 있다. 이 모드에서, 선택 메모리 셀과 교차하는 행 라인에 판독 전압을 인가함으로써 판독 전류가 생성되고, 선택 메모리 셀과 교차하는 열 도체가 도체(22)를 경유하여 테스트 전자 장치(12)에 접속될 수 있다. 선택 메모리 셀과 교차하는 열 도체는 개별적인 단자를 포함한다. 선택 메모리 셀을 통한 판독 전류의 값은 판독 증폭기(50)에 의해 결정될 수 있다. 프로세서(90)는 판독 전류값으로부터 선택 메모리 셀(130) 저항을 결정할 수 있다. 판독 동작 동안, 전위와 같은 공통 입력이, 집단을 형성하는, 그리고 개별적인 도체를 포함하는 테스트 어레이내의 나머지 열 도체에 인가될 수 있다.
상기 예에서, 만약 선택 열 도체가 집단을 형성하지 않았다면, 테스트 어레이의 모든 열 도체에 전위를 제공하기 위해, 각 열 도체 단자의 단자에 프로브가 접촉될 것이 요구될 것이다. 이러한 특성은 테스트 어레이에서의 예상되는 동작 상태를 시뮬레이팅시에, 동일한 전위, 또는 다른 공통 입력이 이용되는 응용에서 특히 바람직하다.
상기 실시예에 따르면, 개발 프로세스에서의 부적절한 비용 또는 지연없이, 테스트 어레이내의 소정의 도체에 공통 입력이 공급될 수 있다. 테스트 어레이로부터 측정된 로딩 효과, 정착 시간 및 다른 특성이 테스트 어레이 설계에 기초한 최종 제품 어레이와 유사할 수 있도록, 테스트 어레이는 풀 스케일에 있거나 또는거의 풀 스케일일 수 있다.
또다른 이점은, 테스트 장치(10)가 상이한 크기의 어레이를 테스트하는데 이용될 수 있다는 것이다. 선택된 수의 행 및 열 도체를 함께 집단을 형성하도록 함으로써, 고정된 수의 도전성 패드가 소정의 테스트 어레이에 이용될 수 있다. 따라서, 고정되거나 또는 제한된 수의 프로브를 갖는 테스트 장치(10)를 이용하여 다양한 어레이를 테스트할 수 있다.
본 명세서에서, "행" 및 "열"이라는 용어는 메모리 어레이에서의 고정 방향을 의미하지 않는다. 또한, "행" 및 "열"이라는 용어는 직교 관계를 의미할 필요가 없다.
테스트 방법 및 장치는 예시적인 실시예를 참조하여 기술되었지만, 당업자라면 본 발명의 정신 및 영역을 벗어나지 않고서도 본 발명의 실시예에 대해 다양한 수정을 행할 수 있을 것이다. 본 명세서에서 사용된 용어 및 설명은 단지 예시적으로 개시된 것이며, 본 발명을 제한하고자 하는 것은 아니다.
본 발명에 의하면, 과도한 비용 또는 지연을 포함하지 않으면서 메모리 어레이를 정확하게 테스트할 수 있는 테스트 어레이 및 어레이 테스트 방법을 제공할 수 있다.

Claims (10)

  1. 테스트 어레이(100, 200)에 있어서,
    복수의 제 1 도체(120, 210, 220)―상기 복수의 제 1 도체는, 상기 제 1 도체(120, 210, 220)의 적어도 하나의 그룹(124, 214, 224)과, 단자(122, 212, 222)에 접속된 적어도 하나의 제 1 도체(120, 210, 220)를 포함하되, 상기 그룹(124, 214, 224)내의 상기 제 1 도체(120, 210, 220)는 상기 그룹(124, 214, 224)의 공통 단자(126, 216, 226)에 전기적으로 접속됨―와,
    복수의 제 2 도체(110, 210, 220)와,
    상기 제 1 및 제 2 도체의 교차점에 위치된 복수의 메모리 셀(130, 230)을 포함하는
    테스트 어레이.
  2. 제 1 항에 있어서,
    상기 제 1 도체(120, 210, 220)의 상기 적어도 하나의 그룹(124, 214, 224)은 상기 제 1 도체(120, 210, 220)의 복수의 그룹(124, 214, 224)을 포함하고, 상기 적어도 하나의 제 1 도체(120, 210, 220)는 복수의 제 1 도체(120, 210, 220)를 포함하는 테스트 어레이.
  3. 제 2 항에 있어서,
    상기 복수의 제 1 도체(120, 210, 220)는 제 1 도체(120, 210, 220)와 개별적인 단자(122, 212, 222)에 접속된 제 1 도체(120, 210, 220)의 교번하는 그룹(124, 214, 224)의 반복 패턴을 포함하는 테스트 어레이.
  4. 제 3 항에 있어서,
    상기 공통 단자(126, 216, 226)는 상기 테스트 어레이(100, 200)의 기판상에 배치되는 테스트 어레이.
  5. 제 3 항에 있어서,
    상기 복수의 제 2 도체(210, 220)는,
    상기 제 2 도체(210, 220)의 적어도 하나의 그룹(214, 224)―상기 그룹(214, 224)내의 상기 제 2 도체(210, 220)는 상기 그룹의 공통 단자(216, 226)에 전기적으로 접속됨―과,
    개별적인 단자(212, 222)에 접속된 적어도 하나의 제 2 도체(210, 220)를 포함하는 테스트 어레이.
  6. 제 5 항에 있어서,
    상기 제 2 도체(210, 220)의 상기 적어도 하나의 그룹(214, 224)은 상기 제 2 도체(210, 220)의 복수의 그룹(214, 224)을 포함하고, 상기 적어도 하나의 제 2 도체(210, 220)는 복수의 제 2 도체(210, 220)를 포함하되, 상기 공통 단자(216, 226)는 상기 테스트 어레이(200)의 기판상에 배치되는 테스트 어레이.
  7. 복수의 제 1 도체(120, 210, 220)와, 복수의 제 2 도체(110, 210, 220)와, 상기 제 1 및 제 2 도체(110, 210, 220)의 교차점에 위치된 복수의 메모리 셀(130, 230)을 포함하는 어레이(110, 200)를 테스트하는 방법에 있어서,
    상기 제 2 도체(110, 210, 220) 중 선택된 하나에 입력을 인가하는 단계―상기 선택된 제 2 도체(110, 210, 220)는 선택된 메모리 셀(130, 230)과 교차됨―와,
    선택된 제 1 도체(120, 210, 220)로부터의 출력을 측정하는 단계―상기 선택된 제 2 도체(110, 210, 220)는 상기 선택된 메모리 셀(130, 230)과 교차됨―와,
    상기 테스트 어레이의 적어도 하나의 공통 단자(126, 216, 226)에 공통 입력을 인가하는 단계―상기 복수의 제 1 도체(120, 210, 220)의 그룹(124, 214, 224)은 상기 적어도 하나의 공통 단자(126, 216, 226)에 접속됨―를 포함하는
    어레이 테스트 방법.
  8. 제 7 항에 있어서,
    상기 공통 입력을 인가하는 단계는,
    복수의 공통 단자(126, 216, 226)에 공통 입력을 인가하는 것을 포함하되, 각각의 공통 단자(126, 216, 226)는 상기 제 1 도체(120, 210, 220)의 대응하는 그룹에 접속되는 어레이 테스트 방법.
  9. 제 8 항에 있어서,
    상기 출력을 측정하는 단계는 전류값을 측정하는 것을 포함하는 어레이 테스트 방법.
  10. 제 9 항에 있어서,
    상기 입력을 인가하는 단계는 전위를 인가하는 것을 포함하는 어레이 테스트 방법.
KR1020020065107A 2001-10-25 2002-10-24 테스트 어레이 및 어레이 테스트 방법 KR100935645B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/983,697 2001-10-25
US09/983,697 US6639859B2 (en) 2001-10-25 2001-10-25 Test array and method for testing memory arrays

Publications (2)

Publication Number Publication Date
KR20030034012A true KR20030034012A (ko) 2003-05-01
KR100935645B1 KR100935645B1 (ko) 2010-01-07

Family

ID=25530063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020065107A KR100935645B1 (ko) 2001-10-25 2002-10-24 테스트 어레이 및 어레이 테스트 방법

Country Status (6)

Country Link
US (1) US6639859B2 (ko)
EP (1) EP1308965A3 (ko)
JP (1) JP4037728B2 (ko)
KR (1) KR100935645B1 (ko)
CN (1) CN1414619A (ko)
TW (1) TW564433B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030218896A1 (en) * 2002-05-22 2003-11-27 Pon Harry Q Combined memory
US6978407B2 (en) * 2003-05-27 2005-12-20 Lsi Logic Corporation Method and architecture for detecting random and systematic transistor degradation for transistor reliability evaluation in high-density memory
US7085183B2 (en) * 2004-07-13 2006-08-01 Headway Technologies, Inc. Adaptive algorithm for MRAM manufacturing
US20070014307A1 (en) * 2005-07-14 2007-01-18 Yahoo! Inc. Content router forwarding
KR100689841B1 (ko) 2006-02-13 2007-03-08 삼성전자주식회사 반도체 제조장치용 레벨링 알고리듬 및 관련된 장치
CN101458968B (zh) * 2007-12-13 2010-11-10 中芯国际集成电路制造(上海)有限公司 获取非挥发存储器中失效二进制位分布信息的方法与装置
US8526254B2 (en) * 2008-04-03 2013-09-03 Sidense Corp. Test cells for an unprogrammed OTP memory array
US8868820B2 (en) * 2011-10-31 2014-10-21 Microsemi SoC Corporation RAM block designed for efficient ganging
US8750031B2 (en) * 2011-12-16 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Test structures, methods of manufacturing thereof, test methods, and MRAM arrays
CN112767989A (zh) * 2021-01-06 2021-05-07 波平方科技(杭州)有限公司 新型存储器测试结构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2629213B2 (ja) * 1987-11-13 1997-07-09 松下電器産業株式会社 アクティブマトリックスアレイの検査方法および検査装置
DE3937187A1 (de) * 1989-11-08 1991-05-16 Philips Patentverwaltung Verfahren zum herstellen von integrierten schaltungen sowie integrierte schaltung
US5083697A (en) * 1990-02-14 1992-01-28 Difrancesco Louis Particle-enhanced joining of metal surfaces
US5107459A (en) * 1990-04-20 1992-04-21 International Business Machines Corporation Stacked bit-line architecture for high density cross-point memory cell array
JPH05144293A (ja) * 1991-11-20 1993-06-11 Sony Corp 半導体メモリーｔｅｇ及び半導体メモリー回路の検査方法
US5952838A (en) * 1995-06-21 1999-09-14 Sony Corporation Reconfigurable array of test structures and method for testing an array of test structures
JPH0991998A (ja) * 1995-09-20 1997-04-04 Nittetsu Semiconductor Kk 半導体記憶装置
US5764569A (en) * 1996-09-24 1998-06-09 Altera Corporation Test structure and method to characterize charge gain in a non-volatile memory
US5794175A (en) * 1997-09-09 1998-08-11 Teradyne, Inc. Low cost, highly parallel memory tester
JPH11120797A (ja) * 1997-10-15 1999-04-30 Toshiba Microelectronics Corp 強誘電体メモリ及びそのスクリーニング方法
US6018484A (en) * 1998-10-30 2000-01-25 Stmicroelectronics, Inc. Method and apparatus for testing random access memory devices
US6456525B1 (en) * 2000-09-15 2002-09-24 Hewlett-Packard Company Short-tolerant resistive cross point array
US6552409B2 (en) * 2001-06-05 2003-04-22 Hewlett-Packard Development Company, Lp Techniques for addressing cross-point diode memory arrays

Also Published As

Publication number Publication date
US6639859B2 (en) 2003-10-28
KR100935645B1 (ko) 2010-01-07
EP1308965A2 (en) 2003-05-07
US20030081477A1 (en) 2003-05-01
CN1414619A (zh) 2003-04-30
JP2003203499A (ja) 2003-07-18
EP1308965A3 (en) 2004-09-22
JP4037728B2 (ja) 2008-01-23
TW564433B (en) 2003-12-01

Similar Documents

Publication Publication Date Title
US5736850A (en) Configurable probe card for automatic test equipment
US7924035B2 (en) Probe card assembly for electronic device testing with DC test resource sharing
KR100935645B1 (ko) 테스트 어레이 및 어레이 테스트 방법
KR101374965B1 (ko) 직렬 제어식 지능형 스위치들을 이용하여 디바이스를 테스트하는 방법 및 장치
US5621312A (en) Method and apparatus for checking the integrity of a device tester-handler setup
JP2641816B2 (ja) 半導体集積回路の測定方法
EP0709853A1 (en) Circuit structure and method for stress testing of bit lines
JP3754616B2 (ja) 半導体製品ダイのテスト方法及び同テストのためのテストダイを含むアセンブリ
US20160161548A1 (en) Programmable test structure for characterization of integrated circuit fabrication processes
CN115201529A (zh) 一种新的并行半导体参数测试系统
US5905383A (en) Multi-chip module development substrate
JP2006126197A (ja) 汎用テスト治具
EP1393087A1 (en) Method for measuring fuse resistance in a fuse array
KR100216993B1 (ko) 병합 데이터 출력모드와 표준동작 모드로 동작하는 집적회로소자를 함께 검사할 수 있는 검사용 기판
US20060085715A1 (en) Test board of semiconductor tester having modified input/output printed circuit pattern and testing method using the same
JP2003203499A5 (ko)
US5198757A (en) Method and apparatus for testing semiconductor integrated circuit
CN220040663U (zh) 测试装置及测试机箱
KR100568852B1 (ko) 반도체 메모리 장치의 병렬 테스트 시스템
JPH0991999A (ja) フェイルビットマップの表示方法
JP2659043B2 (ja) 電気部品試験機のチャネル制御装置
JP2002299460A (ja) 半導体集積回路
KR100921222B1 (ko) 반도체 테스트 헤드 장치
KR100916763B1 (ko) 반도체 디바이스 테스트 시스템
KR20060044085A (ko) 다양한 패턴 데이터를 쓸 수 있는 반도체 메모리 소자 및그 전기적 검사방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191129

Year of fee payment: 11