TW320756B - - Google Patents

Description

A7 B7 五、發明説明（ 〔相關申請案之交互參照〕 交互參照係共同待決之第07/990,992號專利申請案，名 稱爲"大型晶粒光製版術（Large Die Photolithography)1， ，於1992年12月16日提申。 〔發明領域〕 本發明大體上有關於大型積體電路之製造及設計，且尤 其更有關於具有以商業上現成之自動晶粒探測器測試係太 不實用之晶粒之大型積鱧電路之設計與測試。 〔發明背景〕 自從積體電路發明以來，半導體晶粒變得越來越複雜且 大型化。爲確保提供產業上之高品質及可靠產品，半導體 製造商於晶粒封裝前傳统上於功能上測試並以光學方式檢 查其積體電路。 經濟部中央樣準局員工消費合作社印裝 (請先閲讀背面之注意Ϋ項再填寫本頁) 傳統上’爲實施晶粒功能測試，係使用現成之平面探針 設備以測試晶粒之功能。積體電路通常設計爲具有周邊測 試墊連接至電路，且自動探測器可接觸該等測試墊。電源 經由接合墊供應至積體電路，且使用特定軟體測試程式測 試電路之動態功能。未符合已立性能參數之積體電路晶粒 係予以標示並修理，或者被剔除而不使其進入封裝步驟。 此測試程序更可涉及，且可含有將振動、濕氣、極端溫度 等等加之於積體電路晶粒。 隨著積體電路之進步，現成之自動探測器亦已進步。自 動探測器可自含有Hewlett Packard及Teledyne之著名公 司取得。一些複雜之積體電路，含有數位信號處理器、微 3 - 本紙張尺度適用中國國家榡準（CNS ) Α4规格（210Χ297公釐> 經濟部中央標準局貝工消費合作社印製 320756 A7 B7 五、發明説明（2 ) 處理器等等，係習知爲含有晶粒尺寸接近1英吋X1英吋 ，其依工業標準而s係大型者。因此等積雅電路尺寸越來 越大，故傳统測試設備之複雜性及適合性必須随之調整。 一種由德州達拉斯之德州儀器么司所發展之令人感興趣 之技術係空間光調制器（Spatial Light Modulator, SLM) 其由數位微鏡元件（Digital Micromirr〇r Device, dMD) 组成。此等DMD可於硬複印（hard copy)靜電列印機中實施 ，且亦可用以提供含有監視器及大螢幕電視之高解析度顯 -示器。於電視設計中實施之DMD係揭露於DeMond等人之美 國專利第5,079,544號，名稱爲"標準獨立數位化影像系统 (Standard Independent Digitized Video System)"以及

Hornbeck之美國專利第5,061,049號，名稱爲"空間光調制 器及方法"，此二專利皆讓與給本發明之受讓人。於硬複 印列印裝置中使用KV1D係揭露於Ne 1 son之美國專利第 5,105,369號，名稱爲"列印系统曝光模组對準方法及製造 設備（Printing System Exposive Module Alignment Method and Apparatus of Manufacture)"，亦讓與給本 發明之受讓人。上述三專利之敎示係併於此處作爲本發明 之參考。 用於硬複印列印產品之DMD發展尤其具有挑戰性，因其 積體電路之長度接近5英吋。此等DMD包含作爲像素之微 鏡之線性陣列，且可包含64x 7056像素之陣列。一描述製 造可靠之此大小之大型積體電路之需求之發明係揭露於前 述交互參考之專利申請案中，其中使用傳統光製版術設備 I--------裝------訂---r---線 (請先閲讀背面之注意事項再填寫本I) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（3 ) 於一步驟及重覆程序中實施單一電路圖型（retiele)。藉 由實施單一電路圖型，此步驟及重覆程序每次將晶粒曝光 一槙组，其中一些中間模组係重覆者，以將一模组可靠地 對準一相鄰模組。以此可得之設計技術製造巨大尺寸之大 型積體電路，前迷發明可提供如此大小與複雜之積體電路 之可測試性。 〔發明概要〕 本發明之技術優點係提供大型積體電路由數個互相連接 '之電路模组所組成，各模组具有專用之測試墊結構。此模 组式積鱧電路係規劃爲使得其可由傳统探測器每次測試一 模組，將各模組視爲獨立積髏電路而測試。供用以測試結 合之模组電路之探針墊係於各模组中一致地安置與定位， 以使得其可由自動探測器按各模组逐次接觸。 於伸長晶粒例如硬複印DMD裝置中所使用者中，包含伸長 積體電路之各模组具有測試墊其可用以測試該結合之模组 上之電路。爲獨立測試各電路模组，時常須要來自被測試 模组上結合之測試墊之整個積體電路之全部控制。因此， 測試塾亦可用以控制整個積體電路，含有包含該積鱧電路 之其他模组電路，之測試。一些電路模组亦設置有可控制 之閘電路，以允許其他模组之選擇性接觸。當未實施測試 步骤時，例如積體電路正常操作期間，此等測試墊係由閘 電路將其輿積體電路之其他部分於功能上及電氣上隔離， 以免干擾電路之正常操作。因此，於電路正常操作期間可 避免電阻電容（RC)問題。 本紙張纽適财關公董） ---；-I------裝-----1— ^ -tf--r---線 (請先閲讀背面之注意事項再填寫本頁) 3 卯 756 A7 B7 五 經濟部中央榡準局員工消費合作社印製 、發明説明（ 爲能測試大型積體電路，例如硬複印裝置中使用之5英 吋DMD晶粒，由一模組接觸其他模组上之控制電路係必要、 者，以於受測試模組上執行電路功能。此特别晶粒具有一 串一致與可重覆之模组，包含一像素陣列，安置爲彼此相 粼且設有一邏輯模組在晶粒各端，此左及右遲輯模組控制 整個晶粒之操作。中間可重覆之電路模组各包含—微鏡陣 列，由晶粒各端之邏輯電路所控制。各端之邏輯模組亦可 包含陣列之一部分。依照本發明，各電路模組可個别測試 ’儳管其須要提供信號至相鄰模组。 依據本發明，可製造大型非標準積體電路，而以現成可 得之測試設備測試。藉由使各電路模組包含設有專用測試 墊之積體電路，且一些墊可控制整個積體電路，則故障分 析係可能且實用者。再者，因測試墊隨後可與功能電路之 其他部分電氣隔離，故測試墊不會降低積體電路正常操作 期間之性能。 〔圖式簡述〕 圖1係本發明適用之大型積體電路之方塊圖，顯示爲硬 複印裝置中使用之模组式設計之5英吋長積體電路；以及 圈2係圈1 一些模組上設置之測試隔離電路之示意圈， 用以於積體電路正常操作期間選擇性隔離一些測試墊與其 餘之功能電路。 〔較佳實施例詳細説明〕 作爲説明但並非意欲限制所描述之實施例，將以德州達 拉斯之德州儀器公司所製造之硬複印裝置中使用之DMD晶 本紙張尺度適用中國國家標準（CNS〉A4C格（210X297公釐） 裝 ! W —訂-4— H 線 (請先閲讀背面之注意事項再填寫本頁}

J 經濟部中央標準局員工消費合作杜印製 A7 ——-______ B7 五、發明説明（5 ) 粒中實施者描迷本發明。此硬複印裝置實施DMD型式之SLM ，包含大約5英吋長之模组式積體電路。此〇迎硬複印產 品係描述於Nelson之美國專利第5，1〇5 369號，名稱爲 "Printing System Exposure Module Alignment Method and Apparatus 此專利讓與給本發明之受讓人，且其敎 π併入此處供參考。雖然描述本發明非常適於此硬複印MD 裝置，但本發明範圍意欲涵蓋所有模組式設計之大型積體 電路，其中各模组可由傳統測試設備個别測試，儘管一些 或所有模组之功能測試會依賴其他模组之配合。 現在，參照圈1，其顯示於硬複印產品中使用之仲長積 髏電路之簡化方塊圔。此積體電路大體上顯示在1〇處且包 含左控制電路模组12、右控制電路模組14、以及多個一致 之中間電路镇组16。此等模組係顯示爲交互連接且安置爲 彼此相鄰並形成一像素線性陣列其可爲64X 7056像素大小 。電路模组12及14各自亦可具有像素，如所示者，其形成 全部像素陣列之一部分。此伸長積體電路〗〇之製造可使用 共同待決之專利申請案第07/990,992號中所揭露之獨特方 法’該申請案名稱爲"Large Die Photolithography，，， 1992年12月16曰提申，讓與給本發明之受讓人，且其敎示 係併於此處供參考。基本上，伸長之5英叶晶粒之製造係 以傳统光製版術技術使用單一電路圖型（reticle)於一晶 圓上步進並重覆。囡形成鏡陣列之中間電路模组16係彼此 一致者，故僅有三個此電路圖型之樣式須曝光並製造圖i 所示之大型伸長積體電路。各電路模組12、14及16係顯示 本紙張尺度適用中國國家標率（CNS ) Α4規格（2丨0><297公釐） ----------裝-----1 ---_----線 (请先閲讀背面之注意Ϋ項再填寫本頁) 經濟部中央標準局—工消f合作社印製 Λ7 B7 五、發明説明（6 ) -- 爲在至少一側經由連接與一相鄰電路模組形成電氣介面， 該等連接係使用此新穎之步進及重覆程序而精確達成。 依據本發明’各電路模組12、14及16亦含有—群類示在 20處之測試塾。各測試替係電連接至該特别模组上結合之 電路之-蚀刻處。使用傳統探測器設備，各模组上結合之 電路可秋行功能，同時可依所欲施加含有振動、濕氣輿極 端溫度之條件。各模组之測試塾區段2〇係安置在相關於模 组（一致位置，以使得標準探測器設備（未類示）於測試 程序期間可易於在電路1〇各模組間逐一進行。各區段2〇之 塾具有相同之佈局，且較佳係各模组者具有共同標示，如 所示者。例如，各測試墊區段2〇之最左墊可爲標爲"τ"墊 。自左至右之第二、第三等等測試墊亦可各自相同地標示 ’如區段20所示者。然，各測試墊可依所欲使用且於各模 组間不同標示，依結合之模組或整個電路1〇之電路及需求 而定。 分别參照最左及最右電路模组12及14,可見左邏輯電路 22及右邏輯電路24各自電連接至個别之測試墊di及D2。各 電路模組12及14上亦可見設置一閘或開關電路26。模组12 之左閘電路26使得所有模组之墊L1及L2可選擇性電連接至 左邏輯電路22,且模組14之右閘電路26使得所有墊R1及R2 可選擇性電連接至右遲輯電路24。各測試墊"Τ，，可見爲經 由線28連接至閘電路26，且用以選擇性致能（enable)閘區 段26。當電路26被致能時，所有測試墊L1及L2將會經由線 30及32電連接至遲輯電路22,且所有測試墊R1及R2將會經 - 8 _ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -----------裝丨-----訂---„----線 (請先閎讀背面之注意事項再填寫本頁) 320756 Α7 Β7 經濟部中央標準局貝工消費合作社印裝 五、發明説明（7 ) 由線38及40電連接至邏輯電路24，用以依所欲使用邏輯電 路22及24而測試其功能。 各中間電路模組16可見爲含有於34處表示之像素睁列， 例如可偏轉之微鏡其通常由模组12之邏輯電路22以及右電 路模組14上設置之邏輯電路24所定址及控制。此降列之控 制係經由線36，如所示者，其表示列與行位址線、時脈線 、讀與窝線等等。· 於上迷説明中，像素陣列區段34之操作係由左及右電路 模組12及14之邏輯電路22及24兩者所分别控制。因此，爲 適當測試電路模组16之各像素陣列區段34,係提供電路仕 刻30、32、38及40以將各測試墊LI、L2、R1及R2選擇性連 接至適當之邏輯電路22及24，經由個别之閘電路26，如所 示者。傳统探測器（未顯示）可依習知方式接觸各測試墊區 段20，並執行個别陣列34之功能。電源及地係經由任何測 試墊P及G提供至積體電路1〇。 參照圖2 ’係類示各閘電路26較佳實施例之示意表示， 儘管其他等效電路可達成此功能，而模組12之電路26係顯 示用於説明之目的。閘電路26包含一個别之M0S電晶體開 關元件50串接於各關聯之信號線，例如線3〇、32、38及40 ，如Η 1中所示者。各M0S電晶體50之汲極端連接至輸入 側，且其源極端連接至輸出側。各M〇s電晶體50之閘極端 連接至測試致能線28，此測試致能線連接至圖1.各墊區段 20之墊"Τ"。藉由將測試線28致能，各開關電晶體5〇將會 導通，使得個别信號自其汲極端通過至源極端。 本紙張尺度適用中國國家橾準（CNS ) A4規格（2丨〇><297公釐） —.----1---裝-----1 訂-i---Γ —--線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央棣準局貝工消費合作社印製 A7 B7 五、發明説明（8 ) 當未測試積體電路10時，測試線28係由系统控制器（未 顯示）於線42上接地，從而使得電晶體50關閉並將輸入線 與個别之輸出線分離。囡此，於積體電路10正常操作期間 ，測試墊20可與外側線分離，該外側線將系统控制器連接 至邏輯電路22及24，顯示在44、46、48及50處，從而避免 RC問題。如所示者，測試致能線28係由一對反相器52所反 相。各反相器52之輸出連接至個别MOS電晶體54之閘極端 。接地之墊"T”將M0S電晶體54導通。各電晶體54之汲極端 接地，且其源極端連接至個别之輸入線30或32。因此，當 測試功能由接地線28除能（disable)時，電晶體54會將輸入 線30及32接地以避免浮接。 〔測試操作〕 隨著上述本發明較佳實施例之描述，現將説明依據本發 明之典型測試過程。於使用例如上迷交互參照之共同待決 專利申請案中描述之技術製造積體電路10後，將使用傳统 現成之測試探測器（未顯示），例如由Hewlett Packard欠 司及Teledyne公司所製造者之一，個别測試積體電路模組 12、14及 16 〇 探測器設備連接至電路模组12之墊區段20之適當塾，且 電源及地施加至個别區段20之P及G墊。其次，致能信號 ，例如+5伏，施加至測試致能墊"T"，從而將電路模组12 及14上之閘區段26各自致能。此後，測試信號施加至測試 墊LI、L2、Dl、D2、R1及R2，用以適當測試並執行結合之 電路22。於使用可爲此結合之電路模组12專用之軟體常式 -10 - 本紙伕尺度適用中國國家標準（CNS )八4洗格（2Ι0Χ297公釐） 1--------1 裝-----*—訂---*----線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 320756 A7 ________B7 五、發明説明（9 ) 測試電路模組12後，探測器設備向右進行至欲測試之次一 電路模组16 ’且連接至具有結合之模組電路34之測試墊區 段20。 再一次，電源及地施加至垫P及G，用以供應電源並促 成整個積體電路10之操作。測試致能墊T被偏壓，且適當 之測試信號係提供至測試墊20，以執行結合之電路模组16 之個别降列電路34之功能。雖然一些測試信號未予轉換且 直接提供至陣列34經由個别測試墊D1及D2例如時腺信號， 但其他須用以操作陣列34之測試電路信號例如列及行位址 位元、寫及讀位元等等係提供至重路12及14之左及右邏輯 電路22及24。此等測試信號係經由線30、32、38及40以及 個别閘電路26而提供。當然，首先係施加適當偏壓至測試 致能墊T以將閘電路26致能。邏輯電路22及24處理來自勢 LI、L2、R1及R2之信號並於線36上提供須用以執行阵列34 之輸出信號至陣列34。所實施之測試程式模擬當於硬複印 裝置中實施時通常用以經由線44、46、48及50以控制電路10 之系统控制器（未顯示）。 其後，探測器設備向右進行至一欲測試之電路模组16， 且再次實施相同之測試順序。最後，探測器設備向右進行 至最末之電路模组14且適當之測試信號係提供至個别之測 試墊20。 各電路模组12、14及16可使甩傳統現成之探测器測試設 備予以個别動態測試及垫行。各電路模組上測試墊配合左 遲輯電路22及右邏輯電路24之閘電路26之規劃使得自電路 本紙張尺度適用中國國家梯準（CNS ) A4規格（210X297公釐） ----------裝------訂.Λ---,,----線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裂 A7 B7 五、發明説明（10 ) 模組12、u或16任一者之任一測試墊20處可完整操作積體 電路10。各電路模组可賦予特色，且將任何缺陷隔離在模 组内。 〔其他實施例〕 雖然已參照伸長DMD積體電路例如硬複印裝置中實施者 描述本發明，但本發明範疇意欲涵蓋測試所有相容於傳統 現成探測器設備之非標準尺寸及更大尺寸積體電路之模組 式設計及方法。因此，具有大寬度及長度之大型積體電路 ，例如大型記憶元件、信號處理器、微處理器等等，亦在 本發明範疇内。此積體電路係模組化並設置專用之測試墊 ’且各模組係可個别予以測試者。一些模組係釔合其他包 含該大型積體電路之模组而予以測試。因此，本發明具有 彈性且可與任何可模组化之積體電路架構結合，例如與陣 列或功能子集（subset)結合。 雖然已描述本發明之測試墊區段係於各模組中位置一致 ’但並非意味限制一致地安置此等測試墊區段。例如，測 試墊區段可設置在一模组之左下角、次一電路模组之中間 位置、以及次一電路模組之右下角。各模組之測試仍可使 用傳统探測器設備個别爲之，從而此等測試整區段可提供 接觸以控制整個積體電路。一些或所有此等測試墊可於正 常操作期間與積體電路電氣分離，例如藉由將連接測試墊 至電路模組電路區段之閘電路除能。依本發明，各電路模 組亦可使用傳統技術與設備以光學方式測試。 雖然已描述本發明為僅含有一些供各測試墊區段用之測 -12 - 本紙張尺度適用中國國家榡準（CNS ) A4規格（2IOX297公釐） -------------裝-----1 訂---*----線 (請先閲讀背面之注意事項再填寫本頁) A7 B7 五、發明説明（η ) 試墊及一些交互連接與專用之信號線，但吾人會瞭解，許 多測試墊及許多此等信號線係該等複雜裝置中典型者，且 適用於本發明。此外，可使用其他電路設計實施閘電路26 ，以選擇性將測試墊與操作電路隔離。 雖已描述本發明之特定較佳實施例，但熟習此技藝人士 參閲本發明後當可爲許多變化與修飾。因此意欲以相較於 習知技藝爲最廣方式詮釋後附之申請專利範園，以涵蓋所 有此等變化與修飾。 —--------裝-----ί 訂---ί----線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作杜印製 -13 - 本紙張尺度適用中國國家標準（CNS ) Α4洗格（210X 297公釐）

Claims (1)

1. 經濟部中央襟準局員工消費合作社印製 心〇756 as C8 __ D8 ^ ______ _^----- 六、申請專利範固 】· 一種半導體積館電路，由多個互相連接之電路模组所组 成’各模组具有一電路區段與一專用測試墊區段連接至 電路區段。 2‘如申請專利範固第1項之精體電路，其中一測試墊區段 相同於至少一其他模組之測試墊區段，從而可使用測試 設備之單—部分測試€路横组。 3. 如申請專利範固第1項之積體電路，其中至少二電路模 组具有相闞於電路模姐之相同定位之測試墊區段。 4. 如申請專利範固第1項之積體電路，復包含一控制電路 連接至一測試塾區段與一電路區段，用以將測試墊區段 與至少一電路區段選擇性電氣隔離。 5. 如申請專利範圏第4項之積體電路，其中控制電路將一 模组上之測試墊區段與另一電路模组之電路區段選坪性 電氣隔離。 6. 如申請專利範圏第1項之積體電路，其中至少二電路模 组彼此不相同。 7‘如申請專利範圏第1項之積體電路，其中至少二電路模 組彼此相同〇 8_如申請專利範固第7項之積體電路，其中二相同電路模 组連接至一不同之電路模组。 9. 如申請專利範固第1項之積體電路，其中電路模組形成 一具有長度超過大约1英吋之伸長之積體電路。 10. 如申請專利範圍第7項之積體電路，其中相同電路模 组包含空間光調制器。 -14 - 本紙張尺度逋用中國國家標準（CNS ) A4规格（210X297公釐） I I I I n I n I n I n I I I « 訂·Λ;! —1 —7 1 . n 線 (請先閲讀背面之注意事項再填寫本頁) A8 B8 C8 D8 六、申請專利範圍 11. 如申請專利範圍第10項之積體電路，其中空間光調制 器由多個微鏡組成。 12. —種測試由多個互相連接之電路模组所組成之積體電 路之方法，各模組具有一電路區段與一專用測試墊區段 連接至電路區段，包含下列步騍： a) 連接測試設備至一測試墊區段； b) 提供信號至測試墊區段以測試個别之電路區段；以及 0將測試設備移至積體電路之另一電路模組並重覆步骤 a)與b)。 13. 如申請專利範圍第12項之方法，復包含步驟爲首先將 積體電路上設置之一控制電路致能，以電連接測試墊區 段之一些部分至電路區段。 14. 如申請專利範圍第12項之方法，復包含步騍爲將積體 電路上設置之一控制電路致能，以電連接測試墊區段之 一些部分至另一電路模組之一電路區段。 (請先閲績背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐）