JPH06505606A

JPH06505606A - 走査装置用の冗長シフトレジスタ

Info

Publication number: JPH06505606A
Application number: JP4508018A
Authority: JP
Inventors: デュポン，アントワーヌ，ピエール; プリュス，ドラ
Original assignee: トムソン−エルセデ
Priority date: 1991-02-28
Filing date: 1992-02-28
Publication date: 1994-06-23
Anticipated expiration: 2017-05-20
Also published as: US5796390A; EP0573607A1; JP3283257B2; DE69232910T2; WO1992015931A2; KR930703644A; EP0573607B1; DE69232910D1; WO1992015931A3; KR100295974B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】走査装置用の冗長ソフトレジスタ本発明は、一般的にはシフトレジスタに関するものであり、特に液晶ディスプレイ等の走査装置用の冗長シフトレジスタに関するものである。

テレビ及びコンピュータ用の液晶ディスプレイは、当該技術分野で知られている。従来技術による単純化された液晶ディスプレイは、第１図に図示されている。

ディスプレイは、複数の行及び複数の列に配置された液晶素子１１のマトリックスを有する。各液晶素子には、薄膜トランジスタ（ＴＰＴ）のようなスイッチング装置１２が付属している。各ＴＦＴ１２のゲートは、選択線１３に接続されており、従って、１つの行のＴＰＴの全てが各選択線１３によって同時にバイアスされる。選択線１３は、選択線にバイアス電圧を出力する選択線走査器１８の出力端子１７に個々に接続されている。各ＴＰＴのドレインは、バイアス電圧が印加されたＴＦＴ１２に付属する液晶素子１１にグレーレベル（輝度）信号を出力するデータ線１４に接続されている。データ線１４は、データ線走査器１６の出力端子１５に個々に接続されている。

選択線走査器１８は、選択線１３の一つ一つごとの段を有するシフトレジスタであり、選択線１３は、走査器の個々の段によって逐次的にバイアス電圧が印加される。輝度信号は、データ線走査器１６によって全てのデータ線１４に同時に供給され、従って、バイアス電圧が印加された選択線に接続された全ての液晶素子１１は、データ線走査器１６から受けた輝度信号に応じた様々な電圧が同時にロードされる。ＴＦＴ１２、データ線走査器１６及び選択線走査器１８は、好ましくは、同一基板上に製造され、走査器１６及び１８は基板の周辺に沿って配置されている。

テレビ及びコンピュータモニタ用の液晶ディスプレイは、多数の液晶セルの列、例えば、１．４４０の液晶セル列を有する。この数の液晶セルの列を有し、３× ４の標準テレビ画像アスペクト比を有するディスプレイは、約１．０８０の選択線を有する。この数の選択線及びデータ線を有するディスプレイは、約１５６万個のトランジスタＴＦＴ１２を備える。選択線走査器１８は１．０８０段を備え、データ線走査器１６は１．４４０段を備える。素子がこのように多数のため、満足できるディスプレイの製造歩留りが低くなる傾向がある。従って、これらのディスプレイの製造歩留りを高くすることができる手段がめられている。本発明は、一方の走査器の欠陥のある段が、２つの冗長走査器の各段に含まれている特別に設けられた分離線セグメントを切断することによって、他方の走査器の対応する段によって置き換えることができる独特のレイアウトをもつ半導体装置から製造された冗長選択線走査器を設けることによって、この要求に応えることができる。

本発明は、ドラ　ブリュス（Ｄｏｒａ　Ｐｌｕｓ）によって、本発明と同時に出願された「液晶ディスプレイ用の選択線走査器として有用なシフトレジスタ」と題するアメリカ特許出願シリアル番号第６６０２７２号に記載されている発明と共に使用できる。

本発明は、ドラ　プリュス（Ｄｏｒａ　Ｐｌｕｓ）によって、本発明と同時に出願された「特に液晶ディスプレイ用のシフトレジスタ」と題するアメリカ特許出願シリアル番号第６６０２７１号に記載されている発明と共に使用できる。

本出願は、ドラ　ブリュス（Ｄｏｒａ　Ｐｌｕｓ）及びアントワーヌデュポン（Ａｎｔｏｉｎｅ　Ｄｕｐｏｎｔ）によって、本発明と同時に出願された、「冗長シフトレジスタの構成とテスト方法」と題するアメリカ特許出願シリアル番号第６６０２７３号に記載されている発明と関連している。

複数行及び複数列に配置されたディスプレイ素子のアレイを有するディスプレイ装置は、ディスプレイ素子列にデータ信号を入力する手段と、ディスプレイ素子行にバイアス電圧を印加する複数の選択線とを備える。複数の冗長選択線走査器が、選択線を逐次的に選択する。冗長選択線走査器の各々は、入力端子と出力端子を有する、順番に番号を付けた複数の段を有する。

各段の入力端子は、直前の段の出力端子に接続されている。分離線セグメントが、対応する番号を有する段の出力端子を同じ番号の選択線の両端にに接続している。それによって、一方の走査器の欠陥のある段は、その欠陥のある段に付属する分離線セグメントを切断することによって、他方の走査器の対応する同じ番号の段に置き換えられる。

第１図は、従来技術による型の液晶ディスプレイを単純化して図示したものである。

第２図は、冗長選択線走査器のカスケード接続された段の概略図を含む、ディスプレイ　（但し、液晶アレイを破断した）の好ましい１実施例を図示したものである。

第３図は、半導体回路のレイアウトに一般に使用されている技術に従ってレイアウトされた選択線走査器の１つの段のレイアウト図である。

第４図は、本発明による選択線走査器の１つの段のレイアウトの好ましい実施例を図示したものである。

第２図では、選択線走査器段の図示の都合のために、液晶素子マトリックス１０を破断して図示しである。冗長選択線走査器２１及び２２は、複数の同一の段２３を備え、それらの段の各々は入力端子２４及び出力端子２５を有する。各段２３は更に、バイアス端子３４．３５及び３６、クロック端子３７及び３８を有する。様々な電源及びパルス発生器（図示せず）が、選択線レジスタ２１及び２２にバイアス電圧及びクロック信号を供給する。段２３は、上述したアメリカ特許出願シリアル番号第６６０．２７２号に詳細に記載されている。選択線走査器２１及び２２の段２３と選択線１３は、順番に番号が付けられており、選択線走査器２１及び２２の対応する番号の段は、分離線セグメント２６によって対応する番号の選択線１３の両端に接続されている。分離線セグメント２６は、また、線２７を介して各段の出力端子２５をすぐ後に続く段の入力端子２４に接続している。

作動時、選択線走査器２１及び２２は、同期して作動し、１つの段による出力パルスの生成によって、すぐ次の段に入力パルスを供給し、また接続された選択線１３を電圧バイアスする。何らかの理由で欠陥のある段は、欠陥のある段の分離線セグメント２６を切断することによって装置から簡単に外すことができ、他方の走査器の対応する番号の段が、両方の走査器２１及び２２の次の段の入力パルスを供給する。

両方の選択線走査器２１及び２２の各段２３は、６つのＴＰＴ２８〜３３によって構成されている。ＴＰＴ２８〜３３は、好ましくはＴＦＴ１２（第１図）と同じ基板上にＴ　Ｆ　Ｔ　１２の製造と同時に製造される。第３図は、従来使用されている典型的な回路レイアウト技術を使用したときに得られる段２３の内の１つの６つのトランジスタ２８〜３３を拡大して図示したものである。一般的に、半導体回路をレイアウトする時、入力装置と入力端子は入力部に配置され、出力装置は出力端子２５に近い出力部に配置されている。

従って、入力端子及び出力端子は互いに離れている。半導体回路の線は数ミクロンの幅を有し、従って、テスト装置に容易に接続できないので、テストバッド３９はテストプローブを置くことのできる空間を提供する。第３図では、出力トランジスタ３０は、出力端子２５とテストバッド３９に近い端子３４．３７及び３８の側に配置されている。他の半導体装置２８．２９．３１．３２及び３３と端子３６は、端子３４．３７及び３８の反対の側に配置されている。また、出力信号を次の段の入力端子に入力することができるように線２７に接続された端子２７゛　は、入力端子２４とクロック端子３７との直ぐ間に配置されており、端子２５及び２７゛　は電気的に接続されている。第３図に図示したレイアウトでは、分離線セグメントを用意する手段はなく、同じ目的のため切断できる線もないので、分離線セグメント２６を切断してデータ線走査器の欠陥のある段を分離する技術は使用できない。また、第３図のレイアウトでは、段２３の１つが何らかの欠点を有する時、欠陥のある段を選択線走査器から分離できず、修理できない時は装置を廃棄しなければならない。

第４図は、半導体回路が製造されている基板の一端にテストバッド３９が配置されている好ましい１実施例を図示したものである。入力端子２４、出力端子２５、分離線セグメント２６及び端子２７°　はテストバッド３９のすぐ近くに配置されている。ＴＰＴ２８〜３３は、入力端子及び出力端子のテストバッド３９とは反対側に配置されている。従って、入力端子２４及び出力端子２５は、半導体装置とテストバッド３９との間にある。第４図の構造では、当業者にはよく知られている技術であるレーザを使用して欠陥のある段の分離線セグメント２６内で単純に切断を実施することによって、欠陥のある段を、他のレジスタ段から分離することができる。第４図の構造は、出力装置３０が出力端子２５から離れており、入力端子及び出力端子が互いに極めて近接しているので、従来のレイアウト技術による構造とは非常に異なっている。

本発明は、複数の重要な利点を有している。液晶素子マｌ−ＩＪフックス製造時の共通な欠陥は、互いに交叉する選択線とデータ線との間の短絡である。本発明によって、短絡の両側で短絡した選択線を単純に切断することによって、これらの短絡の問題を解決することができる。データ線は、その全長に渡って導通状態のままであり、選択線の２つの部分は、それらが接続されているそれぞれのレジスタ段によってバイアスされる。

他の製造上の問題は、選択線の切断の問題である。本発明では、１つの選択線を１回切断するだけではその選択線を不通にすることはないので、この問題をかなり小さくする。切断された選択線の２つの部分は、それらが接続されているそれぞれのレジスタ段によってバイアスされ、切断された選択線に接続されている全ての液晶セルはバイアス電圧を受けることができる。

短絡が段の入力部分で起こり、クロック端子を入力端子と短絡させることがある。この状況は、分離線セグメント２６を切断した後でさえ、前の段に有害であることがある。本発明によるレイアウトによると、この欠陥のある段の分離線セグメント２６とその直前の段の端子２７°を切断することによって、欠陥のある段は、２つのレジスタから完全に絶縁されるので、この問題点を解決することができる。

へ補正書の翻訳文提出帯（特許法第１８４条の８）平成５年８月３０日３、特許出願人住　所　フランス国９２８００　ビュトーエスプラナード　デュ　ジェネラル　ドウ　ゴール　５１名　称　トムソン−エルセーブ− 代表者　ダナンンエ、アルレット国　籍　フランス国６、添付書類の目録（１）補正書の翻訳文　１通選択線走査器１８は、好ましくは、同一基板上に製造され、走査器１６及び１８は基板の周辺に沿って配置されている。

テレビ及びコンピュータモニタ用の液晶ディスプレイは、多数の液晶セルの列、例えば、１．４４０の液晶セル列を有する。この数の液晶セルの列を有し、３Ｘ４の標準テレビ画像アスペクト比を有するディスプレイは、約１．０８０の選択線を有する。この数の選択線及びデータ線を有するディスプレイは、約１５６万個のトランジスタＴ　Ｆ　Ｔ　１２を備える。選択線走査器１８は１．０８０段を備え、データ線走査器１６は１．４４０段を備える。素子がこのように多数のため、満足できるディスプレイの製造歩留りが低くなる傾向がある。従って、これらのディスプレイの製造歩留りを高くすることができる手段がめられている。

シチズン時計株式会社のイギリス国特許出願公開ＩＣ２，１３５，０９８号は、アクティブマトリックススクリーンの製造歩留りを大きくするために、欠陥のある部分を回路外に置くことができるように部分に分割した選択線走査器を使用するアクティブマトリックススクリーンを記載している。

本発明は、一方の走査器の欠陥のある段が、２つの冗長走査器の各段に含まれている特別に設けられた分離線セグメントを切断することによって、他方の走査器の対応する段によって置き換えることができる独特のレイアウトをもつ半導体装置から製造された冗長選択線走査器を設けることによって、この歩留りをさらに大きくすることができる。

本発明は、ドラ　ブリュス（Ｑｏｒａ　Ｐｌｕｓ）によって、本発明と同時に出願された「特に液晶ディスプレイ用のシフトレジスタ」と題するアメリカ特許出願シリアル番号第６６０２７１号に記載されている発明と共に使用できる。

本出願は、ドラ　ブリュス（Ｄｏｒａ　Ｐｌｕｓ）及びアントワーヌデュポン（Ａｎｔｏｉｎｅ　Ｄｕｐｏｎｔ）によって、本発明と同時に出願された、［冗長シフトレジスタの構成とテスト方法」と題するアメリカ特許出願シリアル番号ＩＫ６６０２７３号に記載されている発明と関連している。

請求の範囲１、７ｊ！数行及び複数列に配置されたディスプレイ素子のマ）　ＩＪフックス１０）と、上記複数列のディスプレイ素子にデータ信号を供給する手段（１６）と、上記複数行のディスプレイ素子を電圧バイアスする複数の選択線（１３）とを備えるディスプレイ装置において、上記選択線（１３）を逐次的に選択する複数の冗長選択線走査器（２１，２２）であって、各冗長選択線走査器が、各々複数のバイアス電圧端子（３４，３５，３６）と複数のクロック端子（３７，３８）と入力端子（２４）と出力端子（２５）を有する順番に番号を付けた複数の段を有し、各段（２３）の入力端子（２４）が、直前の段（２３）の出力端子（２５）に接続されている冗長選択線走査器と、上記複数の冗長選択線走査器（２１，２２）の対応する番号の段（２３）の出力端子（２５）を、対応する番号の選択線（１３）の両側に接続している分離線セグメント（２６＞であって、一方の冗長選択線走査器（２１）の欠陥のある段（２３）が、その欠陥のある段（２３）に付属する分離線セグメン）　（２６）を切断することによって、他方の冗長選択線走査器（２２）の対応する番号の段（２３）に置き換えられるようにする分離線セグメントとを備えることを特徴とするディスプレイ装置。

２、上記冗長選択線走査器（２１，２２）は、上記ディスプレイ装置の両側に配置されていることを特徴とする請求項１に記載のディスプレイ装置。

３、段（２３）の上記入力端子（２４）及び上記出力端子（２５）は、互いに近接して配置されていることを特徴とする請求項２に記載の装置。

４、段（２３）の上記入力端子（２４）及び上記出力端子（２５）は、互いに近接して配置されていることを特徴とする請求項１に記載の装置。

国際調査報告

Claims

【特許請求の範囲】

１．複数行及び複数列に配置されたディスプレイ素子のマトリックスと、上記複数列のディスプレイ素子にデータ信号を供給する手段と、上記複数行のディスプレイ素子を電圧バイアスする複数の選択線とを備えるディスプレイ装置において、選択線を逐次的に選択する複数の冗長選択線走査器であって、各冗長選択線走査器が、各々入力端子と出力端子を有する順番に番号を付けた複数の段を有し、各般の入力端子が、直前の段の出力端子に接続されている冗長選択線走査器と、上記複数の冗長選択線走査器の対応する番号の段の出力端子を、対応する番号の選択線の両側に接続している分離線セグメントであって、一方の冗長選択線走査器の欠陥のある段が、その欠陥のある段に付属する分離線セグメントを切断することによって、他方の冗長選択線走査器の対応する番号の段に置き換えられるようにする分離線セグメントとを備えることを特徴とするディスプレイ装置。
２．上記冗長選択線走査器は、上記ディスプレイ装置の両側側に配置されていることを特徴とする請求項１に記載のディスプレイ装置。
３．上記入力端子及び上記出力端子は、互いに近接して配置されていることを特徴とする請求項２に記載の装置。
４．上記入力端子及び上記出力端子は、互いに近接して配置されていることを特徴とする請求項１に記載の装置。
５．基板上に配置された複数の半導体装置と、上記基板の一端の近くに配置されたテストバッドと、上記テストパッドと上記半導体装置との間に配置された入力端子及び出力端子と、該半導体装置にクロック信号及びバイアス電圧をそれぞれ供給するための複数のクロック端子と複数のバイアス端子とを備えることを特徴とする半導体回路。
６．半導体回路の一端にテストパッドを配置し、上記テストパッドの直ぐ近くに出力端子及び入力端子を配置し、上記テストパッドと半導体装置、バイアス端子及びクロック端子との間に上記入力端子及び出力端子があるように半導体装置、バイアス端子及びクロック端子を配置することからなることを特徴とする半導体回路のレイアウト方法。