JP2010122513A - 表示装置、およびテレビジョンシステム - Google Patents

Abstract

【課題】適切なタイミングで自己検出及び自己修復を行う表示装置を提供する。
【解決手段】本発明に係る液晶テレビジョン４００の表示部９０は、表示パネル８０と、表示パネル８０を駆動するソースドライバ１０であって、表示パネル８０との電気的な接続を切り離した状態で当該ソースドライバ１０の不良を検出し、修復する比較判定回路５０および切替回路６０を有するソースドライバ１０とを備えている。比較判定回路５０および切替回路６０は、チャンネルの切り替えや番組からＣＭへ移行するタイミングで、ソースドライバの不良を検出する処理を実行することを特徴とする表示装置。
【選択図】図１

Description

本発明は、ＤＡコンバータ出力回路における不具合の自己検出および自己修復を行う駆動回路を使用した表示装置に関するものである。

近年、液晶パネル等の大型化および高精細化に伴い、液晶駆動用半導体集積回路においては、液晶駆動用出力端子の端子数増加や、出力端子からの出力する多値電圧の多階調化が進んでいる。例えば、現在主流の液晶駆動用半導体集積回路は、２５６階調の電圧を出力可能な約５００個の出力端子数を備えるものがある。さらに、出力端子数を１０００個以上備えた、液晶駆動用半導体集積回路の開発も、現在行われている。また、階調出力電圧は、液晶パネルの多色化に伴い、１０２４階調を出力可能な液晶駆動用半導体集積回路の開発も行われている。

ここで、従来の液晶駆動用半導体集積回路の構成を、図３２を参照して以下に説明する。図３２は、従来の液晶駆動用半導体集積回路の構成を示すブロック図である。

同図に示す液晶駆動用半導体集積回路１０１は、ｎ本の液晶駆動用信号出力端子から、それぞれｍ階調の出力電圧を出力できる。まず、液晶駆動用半導体集積回路１０１の構成について説明する。液晶駆動用半導体集積回路１０１は、外部にクロック入力端子１０２、複数の信号入力端子を備えた階調データ入力端子１０３、ＬＯＡＤ信号入力端子１０４、および、基準電源端子であるＶ０端子１０５、Ｖ１端子１０６、Ｖ２端子１０７、Ｖ３端子１０８、Ｖ４端子１０９を備えている。さらに、液晶駆動用半導体集積回路１０１は、ｎ個の液晶駆動用信号出力端子１１１−１〜１１１−ｎ（以下、液晶駆動用信号出力端子を信号出力端子と称する。さらに、液晶駆動用信号出力端子１１１−１〜１１１−ｎを総称する場合は、信号出力端子１１１と称する）を備えている。また、液晶駆動用半導体集積回路１０１は、基準電源補正回路１２１、ポインタ用シフトレジスタ回路１２３、ラッチ回路部１２４、ホールド回路１２５、Ｄ／Ａコンバータ（Ｄｉｇｉｔａｌ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ：以下、ＤＡＣと称する。）回路１２６、および出力バッファ１２７を備えている。また、ポインタ用シフトレジスタ回路１２３は、ｎ段のシフトレジスタ回路１２３−１〜１２３−ｎにより構成される。さらに、ラッチ回路部１２４は、ｎ個のラッチ回路１２４−１〜１２４−ｎにより構成され、およびホールド回路１２５は、ｎ個のホールド回路１２５−１〜１２５−ｎにより構成される。また、ＤＡＣ回路１２６は、ｎ個のＤＡＣ回路１２６−１〜１２６−ｎにより構成される。加えて、出力バッファ１２７はｎ個の出力バッファ１２７−１から１２７−ｎにより構成され、各出力バッファは、オペアンプにより構成される。

次に、液晶駆動用半導体集積回路１０１の動作について説明する。ポインタ用シフトレジスタ回路１２３は、クロック入力端子１０２より入力したクロック入力信号に基づき、１個目のラッチ回路１２４−１からｎ個目のラッチ回路１２４−ｎまで順次選択する。ポインタ用シフトレジスタ回路１２３により選択されたラッチ回路１２４は、階調データ入力端子１０３からの階調出力データを格納する。なお、階調出力データは、ラッチ回路１２４ごとに対応する、言い換えれば、信号出力端子１１１ごとに対応する、上記クロック入力信号に同期したデータである。したがって、各ラッチ回路１２４−１〜１２４−ｎは、信号出力端子１１１ごとに対応する、それぞれ異なる値の階調出力データを格納できる。ラッチ回路１２４−１〜１２４−ｎに格納された階調出力データは、データＬＯＡＤ信号により、それぞれ対応するｎ個のホールド回路１２５−１〜１２５−ｎへ転送する。さらに、ホールド回路１２５−１〜１２５−ｎは、ラッチ回路１２４−１〜１２４−ｎより入力した階調出力データを、デジタルデータとしてＤＡＣ回路１２６−１〜１２６−ｎに出力する。

ここで、ＤＡＣ回路１２６−１〜１２６−ｎは、ホールド回路１２５からの階調出力データに基づき、ｍ種類の階調電圧における、１つの電圧値を選択し、出力バッファ１２７−１〜１２７−ｎに出力する。なおＤＡＣ回路１２６は、基準電源端子Ｖ０端子１０５〜Ｖ４端子１０９より入力する電圧によって、ｍ種類の階調電圧を出力することが可能である。次に、出力バッファ１２７は、ＤＡＣ回路１２６からの階調電圧をバッファし、信号出力端子１１１−１〜１１１−ｎに、液晶パネル駆動用信号として出力する。

以上のように、シフトレジスタ回路１２３、ラッチ回路１２４、ホールド回路１２５、ＤＡＣ回路１２６、および出力バッファ１２７は、液晶駆動用信号出力端子１１１と同じ個数必要なり、液晶駆動用信号出力端子１１１が１０００端子であれば、上記の各回路１２４〜１２７も、それぞれ１０００個必要となる。

上述したように、近年、液晶パネル等の表示装置が大型化・高精細化が進んでおり、フルスペックの高精細テレビ（ＨＤＴＶ：Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｔｅｌｅｖｉｓｉｏｎ）においては、データライン数は１９２０本となる。よって、表示駆動用半導体集積回路は、データラインごとに、Ｒ・Ｇ・Ｂの階調電圧の信号を与える必要があり、結果、表示駆動用半導体集積回路は、１９２０本×３（Ｒ・Ｇ・Ｂ）＝５７６０本の出力数、言い換えれば、５７６０個の液晶駆動用信号出力端子を備える必要がある。ここで、１つの表示駆動用半導体集積回路の出力数を７２０本とした場合、表示駆動用半導体集積回路は８個必要となる。

一般的に、表示駆動用半導体集積回路はウエハ段階においてテストされ、パッケージ後出荷テストされ、液晶パネルへ搭載後に表示テストが行われる。さらに、バーンインやストレステストのスクリーニングテストにより、初期不良が起こる可能性のある半導体集積回路は取り除かれる。したがって、表示不良が起こる、表示駆動用半導体集積回路を搭載した表示装置が、市場へ出荷されることはない。しかしながら、出荷前のテストやスクリーニングテストの際には、不良と判断されなかった、極微小の欠陥や異物の付着混入により、表示装置を使用している間に表示不良が稀に発生する。例えば、表示駆動用半導体集積回路の１つのデータラインにおける、出荷後の表示不良が発生する割合が０．０１ｐｐｍ（１億分の１）であったとしても、データライン数が５７６０本となるフルスペックのＨＤＴＶにおいては、表示不良の発生割合は、５７．６ｐｐｍ（１００万分の５７．６）となる。つまり、約１７３６１台に１台が、表示不良を発生することになり、より大型化・高精細化になるほど、表示不良の発生割合は高くなる。

このような、表示不良が発生した場合、迅速に表示装置を回収し、表示駆動用半導体集積回路のリペアを行う必要があるが、回収修理に大きなコストを要するのはもちろんのこと、商品イメージが低下することになる。

ここで、従来技術においては、表示駆動用半導体集積回路に、欠陥となる回路に備える予備の回路を設け、欠陥のある回路を予備の回路に切り替えることにより、表示駆動用半導体集積回路の不具合を回避することが開示されている。

具体的には、特許文献１において、表示駆動用半導体集積回路が、シフトレジスタの各段に予備の並列回路を備え、シフトレジスタの自己検査を行い、この検査結果をもとに、並列回路の欠陥のない一方を選択することによって、欠陥のシフトレジスタが引き起こす表示不良を回避する手法が開示されている。さらに、特許文献２においては、ＤＡＣ回路の入力と出力にセレクターを設け、欠陥のあるＤＡＣ回路の位置が記憶されたＲＡＭの情報をもとに、セレクターを切り替え、欠陥のないＤＡＣ回路を選択して使用する方法が開示されている。

なお、特許文献１および特許文献２には、ＤＡＣ回路等の出力回路における欠陥を検出する自己検出の方法については、全く開示されていない。

また、特許文献３には、表示パネルに駆動回路を一体化した製品の駆動回路に冗長性を持たせ、製品完成後においても駆動回路を修復する技術が開示されている。特許文献３に記載の構成では、駆動回路内の駆動出力に予備の出力を設け、駆動出力の１出力と、予備の出力を比較し、出力値が等しいかを判断することにより、出力回路が正常であることを確認する自己検出を行うと共に、自己検出中、診断対象の出力回路の代わりに、予備の出力回路で、表示パネルの駆動を行うものである。
特開平６−２０８３４６号公報（１９９４年７月２６日公開） 特開平８−２７８７７１号公報（１９９６年１０月２２日公開） 特表２００４−５１１０２２号公報（２００４年４月８日公開）

特許文献１や特許文献２に開示されている自己検出および自己修復の構成において、例えばユーザが表示装置を視聴している最中に自己検出および自己修復動作が実行された場合、映像信号を表示装置に供給する出力回路を、表示装置から切り離す必要があるため、この間、画像を表示させることができないという特性がある。したがって、突然画像が表示されなくなってしまう。そのため、ユーザの視聴を妨害したり、表示装置が故障したのではないかとユーザに誤解を与えてしまう問題がある。

また、特許文献３に記載の構成では、診断対象の駆動回路を表示パネルから切り離し、表示パネルの駆動を予備の駆動回路にて行うと共に、予備の駆動回路の出力と、診断対象の駆動回路の出力とを比較して、診断対象の駆動回路の良否を判定する。これにより、診断対象の駆動回路と予備の駆動回路とに、表示する画像を表す画像データを同時に入力することで、予備の駆動回路により表示パネルに画像を表示すると共に、診断対象の駆動回路の自己検出を行うことが可能となる。つまり、特許文献３の構成のようにアナログクランプ電圧を選択して出力する場合は、表示データにより一部のデータを比較しているため、出力回路の差を検出することは可能である。しかしながら、特許文献３の構成では、予備の駆動回路の出力と診断対象の駆動回路の出力とを比較するためのデータは表示する画像のデータに限られてしまうことになる。

これに対して、デジタルデータによる多階調化を行った表示装置の駆動回路では、デジタルデータに対応する電圧を出力するＤＡ変換回路が必要となる。例えば、２５６階調表示のための駆動回路では２５６の電圧を選択するＤＡ変換回路が必要となる。したがって、ＤＡ変換回路の不具合を検出するためには、２５６の電圧の出力に対応する全ての入力データについて比較する必要がある。

このため、デジタルデータによる多階調化を行った表示装置の駆動回路に対して、特許文献３の構成を適用した場合、一部の階調に対応する入力データしか比較できず、正確に自己検出を行うことができない。つまり、デジタルデータによる多階調化を行った表示装置の駆動回路では、診断対象の出力回路と予備の出力回路との両方を表示パネルの駆動を行わない状態にして、全ての階調に対応する入力データを、診断対象の出力回路と予備の出力回路との両方に与えて診断を行う必要がある。

したがって、デジタルデータによる多階調化を行った表示装置の駆動回路では、やはり駆動回路の自己検出動作中に画像を表示させることができないため、ユーザの視聴を妨害したり、表示装置が故障したのではないかとユーザに誤解を与えてしまう問題がある。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、出力回路や出力回路周辺の出力ブロックの欠陥を自己検出および自己修復可能な駆動回路を供えた表示装置において、ユーザの視聴を妨げずに適切なタイミングで自己検出及び自己修復を行う表示装置を提供することにある。

本発明に係る表示装置は、上記の課題を解決するために、表示パネルと、上記表示パネルを駆動する駆動回路であって、上記表示パネルとの電気的な接続を切り離した状態で当該駆動回路の不良を検出し、修復する自己検出・自己修復手段を有する駆動回路とを備え、上記自己検出・自己修復手段は、上記表示パネルに表示すべき画像が不連続に切り替わるときに、上記駆動回路の不良を検出する処理を実行することを特徴としている。

上記の構成によれば、駆動回路は、表示パネルを駆動する。そして、駆動回路は、駆動回路自身の不良を検出可能であり、検出した不良を修復する自己検出・自己修復手段とを有している。駆動回路は、自身の不良を検出し修復する処理を、表示パネルとの電気的な接続を切り離した状態で実行する。つまり、駆動回路は、表示パネルとの電気的接続を切り離して自身の不良を検出する（すなわち自己検出する）ことで、表示パネルに表示中の画像を表す階調データだけでなく、全ての階調データを用いて自己検出の処理を実行することができる。なお、画像は、静止画像であってもよいし、動画像すなわち映像であってもよい。

そして、上記の構成によれば、自己検出・自己修復手段は、上記表示パネルに表示すべき画像が不連続に切り替わるときに、駆動回路の不良を検出する処理を実行する。例えば、自己検出・自己修復手段は、１チャンネルから２チャンネルへの切替によって、１チャンネルの画像信号に基づく表示が中断する場合に、表示パネルに表示すべき画像が不連続に切り替わるときに、駆動回路の不良を検出する処理を実行する。また、例えば、自己検出・自己修復手段は、番組からＣＭへの移行によって、番組を表す画像信号に基づく表示が中断する場合に、表示パネルに表示すべき画像が不連続に切り替わるときに、駆動回路の不良を検出する処理を実行する。

これにより、本発明に係る表示装置によれば、表示装置の動作において、表示に影響のない期間に、自己検出の処理を実行することができる。つまり、本発明に係る表示装置は、表示パネルとの電気的な接続を切り離した状態で当該駆動回路の不良を検出する処理を実行するが、表示装置の画面において現在表示中の内容が一旦途切れるタイミングで、自己検出の処理を実行するため、ユーザに違和感を感じさせることがない。したがって、本発明に係る表示装置によれば、ユーザの視聴を妨げずに適切なタイミングにおいて、自己検出および自己修復の処理を実行することが可能となり、ユーザにとっての利便性を向上させることができる。

本発明に係る表示装置では、上記処理は、１つ以上の工程を含む複数の工程群に分割され、上記自己検出・自己修復手段は、上記表示パネルにおける上記表示が１回中断するごとに、上記工程群を１つずつ実行することが好ましい。

上記の構成によれば、駆動回路の不良を検出する処理、すなわち、自己検出処理には、複数の工程が含まれ、それらの工程は複数の工程群に分割される。そして、自己検出・自己修復手段は、表示パネルに供給中の画像信号に基づく表示が１回中断するごとに、上記工程群を１つずつ実行する。例えば、工程群の数がｎの場合、上記表示がｎ回中断したときに、自己検出処理に含まれる全ての工程を完了させることができる。

これにより、自己検出処理に含まれる工程の数が多く、全ての自己検出処理が完了するまでに長時間を要する場合であっても、表示パネルの表示が１回中断するごとに実行される工程群の処理時間はそれほど長くならないため、ユーザに違和感を感じさせずに、自己検出および自己修復の処理を実行することが可能となる。

本発明に係る表示装置では、上記処理は、複数の工程を含んでおり、上記自己検出・自己修復手段は、上記表示パネルにおける上記表示が１回中断したときに、上記処理に含まれる全ての工程を実行することが好ましい。

上記の構成によれば、駆動回路の不良を検出する処理、すなわち、自己検出処理には、複数の工程が含まれるが、自己検出・自己修復手段は、表示パネルに供給中の画像信号に基づく表示が１回中断したときに、自己検出処理に含まれる全ての工程を実行する。

これにより、駆動回路の自己検出および自己修復の処理を、短時間で完了させることが可能となる。

本発明に係る表示装置では、ユーザによる選局操作を受け付ける選局受付手段と、選局受付手段が受け付けた選局操作に対応する放送を受信し、該放送の画像信号を上記表示パネルに供給する放送受信手段と、上記放送受信手段が受信する放送を切り替える際に、上記表示パネルに表示すべき画像が不連続に切り替わることを検知する画像切替手段とをさらに備え、上記自己検出・自己修復手段は、画像切替手段によって上記表示パネルに表示すべき画像の切替が検知されたときに、上記駆動回路の不良を検出する処理を開始することが好ましい。

上記の構成によれば、選局受付手段はユーザによる放送番組の選局を受け付ける。また、放送受信手段は、選局受付手段が受け付けた選局に対応する放送を受信し、当該放送の画像信号を表示パネルに供給する。例えば、チューナーがユーザによって指定されたチャンネルの放送を受信して映像信号を表示パネルに供給する。

また、上記の構成によれば、画像切替手段は、上記放送受信手段がユーザの選局に応じて放送を新たに受信することによって、上記表示パネルにおける上記表示が中断するときに、上記表示パネルに表示すべき画像が不連続に切り替わることを検知する。例えば、表示パネルにおいて１チャンネルの放送を表示中にユーザが２チャンネルを選局した場合、放送受信手段が２チャンネルの放送を受信するために、１チャンネルの表示が中断するときに、上記表示パネルに表示すべき画像が不連続に切り替わることを検知する。

そして、自己検出・自己修復手段は、上記放送受信手段が受信する放送を切り替える際に、上記駆動回路の不良を検出する処理、すなわち、自己検出処理を開始する。

これにより、ユーザによって新たな選局操作が行われた場合に表示装置の画面における表示が途切れるタイミングにおいて、自己検出の処理を実行することが可能となる。したがって、自己検出処理によって一瞬画面表示されない期間が生じても、ユーザに違和感を感じさせることがない。

本発明に係る表示装置では、放送を受信し、該放送の画像信号を上記表示パネルに供給する放送受信手段と、上記放送受信手段が受信する放送の内容が番組からＣＭに切り替わる際に、上記表示パネルに表示すべき画像が不連続に切り替わることを検知する画像切替手段とをさらに備え、上記自己検出・自己修復手段は、画像切替手段によって上記表示パネルに表示すべき画像の切替が検知されたたときに、上記駆動回路の不良を検出する処理を実行することが好ましい。

上記の構成によれば、放送受信手段は、放送を受信し、当該放送の画像信号を表示パネルに供給する。例えば、チューナーがユーザによって指定されたチャンネルの放送を受信して映像信号を表示パネルに供給する。

また、上記の構成によれば、画像切替手段は、上記表示パネルに供給される画像信号が、放送に含まれる番組を表す画像信号から、放送に含まれるＣＭを表す画像信号に切り替わるために、上記番組を表す画像信号に基づく表示が中断するときに、上記表示パネルに表示すべき画像が不連続に切り替わることを検知する。つまり、画像切替手段は、放送中の番組がＣＭに移行することによって、番組を表す画像信号に基づく表示が中断するときに、上記表示パネルに表示すべき画像が不連続に切り替わること検知する。

そして、自己検出・自己修復手段は、画像切替手段によって上記表示パネルにおける上記表示の中断を検知したときに、上記駆動回路の不良を検出する処理、すなわち、自己検出処理を開始する。

これにより、放送中の番組がＣＭへ移行する場合に表示装置の画面における番組の表示が途切れるタイミングにおいて、自己検出の処理を実行することが可能となる。したがって、自己検出処理によって一瞬画面表示されない期間が生じても、ユーザに違和感を感じさせることがない。

本発明に係る表示装置は、表示パネルと、上記表示パネルに画像を表示している期間のうち、画像信号を供給している供給期間と、画像信号の供給を停止している供給停止期間とを切り替えながら上記表示パネルを駆動する駆動回路であって、上記表示パネルとの電気的な接続を切り離した状態で当該駆動回路の不良を検出し、修復する自己検出・自己修復手段を有する駆動回路とを備え、上記自己検出・自己修復手段は、上記供給停止期間に、上記駆動回路の不良を検出する処理を実行することを特徴としている。

上記の構成によれば、駆動回路は、表示パネルに画像を表示している期間のうち、画像信号を供給している供給期間と、画像信号の供給を停止している供給停止期間とを切替ながら、表示パネルを駆動する。そして、駆動回路は、駆動回路自身の不良を検出可能であり、検出した不良を修復する自己検出・自己修復手段とを有している。駆動回路は、自身の不良を検出し修復する処理を、表示パネルとの電気的な接続を切り離した状態で実行する。つまり、駆動回路は、表示パネルとの電気的接続を切り離して自身の不良を検出する（すなわち自己検出する）ことで、表示パネルに表示中の画像を表す階調データだけでなく、全ての階調データを用いて自己検出の処理を実行することができる。なお、画像は、静止画像であってもよいし、動画像すなわち映像であってもよい。

そして、上記の構成によれば、自己検出・自己修復手段は、供給停止期間に、駆動回路の不良を検出する処理を実行する。例えば、自己検出・自己修復手段は、水平走査期間や垂直走査期間において、駆動回路の不良を検出する処理を実行する。

これにより、本発明に係る表示装置によれば、表示装置に駆動において、表示に影響のない期間に、自己検出の処理を実行することができる。つまり、本発明に係る表示装置は、表示パネルとの電気的な接続を切り離した状態で当該駆動回路の不良を検出する処理を実行するが、画像を表示中の表示パネルに画像信号の供給が行われないタイミングで、自己検出の処理を実行するため、表示パネルの駆動を妨げない。したがって、本発明に係る表示装置によれば、ユーザの視聴を妨げずに適切なタイミングにおいて、自己検出および自己修復の処理を実行することが可能となり、ユーザにとっての利便性を向上させることができる。

本発明に係る表示装置では、上記処理は、１つ以上の工程を含む複数の工程群に分割され、上記自己検出・自己修復手段は、１回の上記供給停止期間ごとに上記工程群を１つずつ実行することが好ましい。

上記の構成によれば、駆動回路の不良を検出する処理、すなわち、自己検出処理には、複数の工程が含まれ、それらの工程は複数の工程群に分割される。そして、自己検出・自己修復手段は、１回の供給停止期間ごとに、上記工程群を１つずつ実行する。例えば、工程群の数がｎの場合、ｎ回の供給停止期間で、自己検出処理に含まれる全ての工程を完了させることができる。

これにより、自己検出処理に含まれる工程の数が多く、全ての自己検出処理が完了するまでに長時間を要する場合であっても、１回の供給停止期間内に各工程群の処理を収めることができるため、ユーザの視聴を妨げることなく、適切なタイミングにおいて自己検出および自己修復の処理を実行することが可能となる。

本発明に係る表示装置では、上記処理は、複数の工程を含んでおり、上記自己検出・自己修復手段は、１回の上記供給停止期間で上記処理に含まれる全ての工程を実行することを特徴とすることが好ましい。

上記の構成によれば、駆動回路の不良を検出する処理、すなわち、自己検出処理には、複数の工程が含まれるが、自己検出・自己修復手段は、１回の供給停止期間において、自己検出処理に含まれる全ての工程を実行する。

これにより、駆動回路の自己検出および自己修復の処理を、短時間で完了させることが可能となる。

本発明に係る表示装置では、上記表示パネルに画像を表示している期間において、上記供給期間から、上記供給停止期間としての水平ブランキング期間への切替を検知する期間切替検知手段をさらに備え、上記自己検出・自己修復手段は、上記期間切替検知手段によって上記切替が検知されたとき、上記処理を開始することが好ましい。

上記の構成によれば、期間切替検知手段は、表示パネルに画像を表示している期間において、水平ブランキング期間を検知する。そして、自己検出・自己修復手段は、水平ブランキング期間において、自己検出処理を実行する。水平ブランキング期間においては、画像は表示されているが、画像信号は表示パネルに供給されておらず、表示パネルは駆動されない。

これにより、画像信号を表示パネルに供給していない水平ブランキング期間において、自己検出の処理を実行することが可能となる、したがって、自己検出の処理によって画面表示に影響を与えることがなく、ユーザに違和感を感じさせることがない。

本発明に係る表示装置では、上記表示パネルに画像を表示している期間において、上記供給期間から、上記供給停止期間としての垂直ブランキング期間への切替を検知する期間切替検知手段をさらに備え、上記自己検出・自己修復手段は、上記期間切替検知手段によって上記切替が検知されたとき、上記処理を開始することが好ましい。

上記の構成によれば、期間切替検知手段は、表示パネルに画像を表示している期間において、垂直ブランキング期間を検知する。そして、自己検出・自己修復手段は、垂直ブランキング期間において、自己検出処理を実行する。垂直ブランキング期間においては、画像は表示されているが、画像信号は表示パネルに供給されておらず、表示パネルは駆動されない。

これにより、画像信号を表示パネルに供給していない垂直ブランキング期間において、自己検出の処理を実行することが可能となる、したがって、自己検出の処理によって画面表示に影響を与えることがなく、ユーザに違和感を感じさせることがない。

本発明に係る表示装置では、上記駆動回路は、上記表示パネルを駆動するための出力信号を出力する複数の出力回路を備え、上記自己検出・自己修復手段は、上記出力回路が不良か否かを判定する判定手段を備え、上記判定手段の判定結果が不良であった場合に、上記表示パネルに正常な出力信号を出力するように、当該駆動回路を自己修復することが好ましい。

上記の構成によれば、駆動回路は、表示パネルを駆動するための出力信号を出力する複数の出力回路を備えている。出力回路は、例えば映像データを階調電圧に変換して表示パネルを駆動する出力信号として出力する。

また、上記の構成によれば、自己検出・自己修復手段は、出力回路が不良であるか否かを判定する判定手段を備えており、判定手段における判定結果が不良であった場合、表示パネルに正常な出力信号を出力するように、駆動回路を自己修復する。

これにより、本発明に係る表示装置では、駆動回路の出力回路における欠陥を検出することができ、出力回路に欠陥があった場合に自己修復できる。

本発明に係る表示装置では、上記駆動回路は、上記表示パネルに上記出力信号を出力可能な予備出力回路を備え、上記自己検出・自己修復手段は、上記判定手段の判定結果が不良である場合、上記表示パネルへの出力信号として、上記不良となった出力回路からの出力信号を、上記予備出力回路からの出力信号に切り替える切替手段を、備えていることが好ましい。

上記の構成によれば、上記駆動回路は、表示パネルに出力信号を出力可能な予備出力回路を備えている。予備出力回路は、出力回路と同様、例えば映像データを階調電圧に変換して表示パネルを駆動する出力信号として出力することができる。

また、上記の構成によれば、自己検出・自己修復手段は、判定手段において不良と判定された出力回路を、予備出力回路に切り替える切替手段を備えている。

これにより、本発明に係る表示装置では、出力回路に欠陥があった場合、欠陥のある出力回路を予備出力回路に切り替えることにより、駆動回路の自己修復を容易に行うことができる。

本発明に係る表示装置では、上記判定手段は、上記出力回路からの出力信号と、上記予備出力回路からの出力信号とを比較する比較手段を備え、上記比較手段の比較結果に基づき、上記出力回路が不良か否かを判定することが好ましい。

上記の構成によれば、判定手段は、比較手段を備えている。また、比較手段は、出力回路からの出力信号と、予備出力回路からの出力信号とを比較する。そして、判定手段は、比較手段の比較結果に基づいて、出力回路が不良か否かを判定する。

これにより、本発明に係る表示装置では、出力回路の出力と予備出力回路の出力とを比較することで出力回路の不良を判定できるため、簡素な構成にて、容易に出力回路の不良を検出することができる。

本発明に係る表示装置では、上記出力回路および上記予備出力回路に入力する入力信号を制御する制御手段をさらに備え、上記制御手段は、上記出力回路と上記予備出力回路とに、異なる大きさの入力信号を入力するとともに、上記異なる大きさの入力信号に対応する、上記比較手段からの比較結果の期待値を出力し、上記判定手段は、上記比較結果と上記期待値とが異なる場合に、上記出力回路を不良と判定することが好ましい。

上記の構成によれば、制御手段は、出力回路と予備出力回路に入力する入力信号を制御し、異なる大きさの入力信号を入力する。また、制御手段は、異なる大きさの入力信号に対応する、比較手段からの比較結果の期待値を出力する。そして、判定手段は、比較手段からの実際の比較結果と制御手段からの期待値とが異なる場合、出力回路を不良と判定する。

具体的には、例えば、出力回路に階調ｍの入力信号を入力し、予備出力回路に階調ｍ＋１の入力信号を入力する。なお、階調ｍの階調電圧は、階調ｍ＋１の階調電圧よりも低い電圧である。ここで、出力回路が正常であれば、比較手段は、予備出力回路から入力した階調電圧の方が高いことを示す信号を出力する。一方、出力回路に欠陥があり、階調ｍの信号を入力しても、出力回路は高い階調電圧しか出力できない場合、比較手段は、出力回路より入力した階調電圧の方が高いことを示す信号を出力する。

このように、本発明の駆動回路では、比較手段は、出力回路および予備出力回路より出力される階調電圧を比較し、出力回路に欠陥がある場合とない場合とにおいて、異なる値の信号を出力する。

次に、判定手段は、比較手段より出力された信号より、出力回路が不良か否かを判定する。具体的には、上述したような、出力回路に階調ｍの入力信号を入力し、予備出力回路に階調ｍ＋１の入力信号を入力した場合に、出力回路からの階調電圧が高いことを示す信号を、比較手段より入力したときは、出力回路は不良であると判定する。一方、予備出力回路からの階調電圧が高いことを示す信号を、比較手段より入力した場合は、判定手段は、出力回路は不良でないと判定する。

これにより、本発明に係る表示装置では、容易に出力回路の欠陥を検出する具体的な手段を備え、出力回路に欠陥があった場合に自己修復できる。

本発明に係る表示装置では、上記判定手段は、上記複数の出力回路のうち、少なくとも２つの出力回路からの出力信号を比較する比較手段を備え、上記比較手段の比較結果に基づき、上記出力回路が不良か否かを判定することが好ましい。

上記の構成によれば、判定手段は、比較手段を備えている。また、比較手段は、複数の出力回路のうち、少なくとも２つの出力回路からの出力信号を比較する。そして、判定手段は、比較手段の比較結果に基づいて、出力回路が不良か否かを判定する。

これにより、本発明に係る表示装置では、出力回路の出力を比較することで出力回路の不良を判定できるため、簡素な構成にて、容易に出力回路の不良を検出することができる。

本発明に係る表示装置では、上記複数の出力回路のうち、少なくとも２つの出力回路に入力する入力信号を制御する制御手段をさらに備え、上記制御手段は、上記少なくとも２つの出力回路に、異なる大きさの入力信号を入力するとともに、上記異なる大きさの入力信号に対応する、上記比較手段からの比較結果の期待値を出力し、上記判定手段は、上記比較結果と上記期待値とが異なる場合に、上記少なくとも２つの出力回路のいずれかが不良であると判定することが好ましい。

上記の構成によれば、制御手段は、複数の出力回路のうち、少なくとも２つの出力回路に入力する入力信号を制御し、異なる大きさの入力信号を入力する。また、制御手段は、異なる大きさの入力信号に対応する、比較手段からの比較結果の期待値を出力する。そして、判定手段は、比較手段からの実際の比較結果と制御手段からの期待値とが異なる場合、出力回路を不良と判定する。

具体的には、例えば、第１の出力回路と第２の出力回路との２つの出力回路に異なる入力信号を入力する場合、第１の出力回路に階調ｍの入力信号を入力し、第２の出力回路に階調ｍ＋１の入力信号を入力する。なお、階調ｍの階調電圧は、階調ｍ＋１の階調電圧よりも低い電圧である。ここで、第１の出力回路が正常であれば、比較手段は、第２の出力回路から入力した階調電圧の方が高いことを示す信号を出力する。一方、第１の出力回路に欠陥があり、階調ｍの信号を入力しても、第１の出力回路は高い階調電圧しか出力できない場合、比較手段は、第１の出力回路より入力した階調電圧の方が高いことを示す信号を出力する。

このように、本発明の駆動回路では、比較手段は、複数の出力回路のうち、少なくとも２つの出力回路より出力される階調電圧を比較し、出力回路に欠陥がある場合とない場合とにおいて、異なる値の信号を出力する。

次に、判定手段は、比較手段より出力された信号より、出力回路が不良か否かを判定する。具体的には、上述したような、第１の出力回路と第２の出力回路との２つの出力回路に異なる入力信号を入力する場合、第１の出力回路に階調ｍの入力信号を入力し、第２の出力回路に階調ｍ＋１の入力信号を入力した場合に、第１の出力回路からの階調電圧が高いことを示す信号を、比較手段より入力したときは、判定手段は、第１の出力回路と第２の出力回路との少なくともいずれかの出力回路は不良であると判定する。このとき、第１の出力回路と第２の出力回路は、予備の出力回路に切り替えられる。一方、第２の出力回路からの階調電圧が高いことを示す信号を、比較手段より入力した場合は、判定手段は、出力回路は不良でないと判定する。

これにより、本発明に係る表示装置では、容易に出力回路の欠陥を検出する具体的な手段を備え、出力回路に欠陥があった場合に自己修復できる。

本発明に係る表示装置では、上記出力回路は、出力バッファーとしてオペアンプを備え、上記比較手段は、上記オペアンプを含んで構成されるコンパレーターであることが好ましい。

上記の構成によれば、出力回路は、出力バッファーとしてオペアンプを備えている。また、比較手段は、オペアンプによって構成されるコンパレーターである。

一般的に、表示パネルを駆動する出力回路からの出力信号は、バッファリングされて出力端子に出力される。ここで、オペアンプは、自身の出力を、自身の負極性入力端子に負帰還させることにより、ボルテージフォロワ回路となり、バッファ回路としての機能を有することになる。

したがって、上記のように、比較手段をオペアンプを含んで構成されるコンパレーターとすることにより、オペアンプが、出力回路からの出力信号をバッファリングするバッファ回路と比較手段との両方の役割を兼ね備えることになる。よって、本発明の駆動回路は、出力回路からの出力信号をバッファリングするためのバッファ回路を別途備える必要がなく、コストを低減する効果を奏する。

本発明に係る表示装置では、上記オペアンプは、表示パネルを駆動する場合、ボルテージフォロワとして動作することが好ましい。

さらに、本発明に係るテレビジョンシステムは、上記表示装置を備えている構成であってもよい。

本発明に係る表示装置は、上記の課題を解決するために、表示パネルと、上記表示パネルを駆動する駆動回路であって、上記表示パネルとの電気的な接続を切り離した状態で当該駆動回路の不良を検出し、修復する自己検出・自己修復手段を有する駆動回路とを備え、上記自己検出・自己修復手段は、上記表示パネルに表示すべき画像が不連続に切り替わるときに、上記駆動回路の不良を検出する処理を実行することを特徴としている。

また、本発明に係る表示装置は、表示パネルと、上記表示パネルに画像を表示している期間のうち、画像信号を供給している供給期間と、画像信号の供給を停止している供給停止期間とを切り替えながら上記表示パネルを駆動する駆動回路であって、上記表示パネルとの電気的な接続を切り離した状態で当該駆動回路の不良を検出し、修復する自己検出・自己修復手段を有する駆動回路とを備え、上記自己検出・自己修復手段は、上記供給停止期間に、上記駆動回路の不良を検出する処理を実行することを特徴としている。

それゆえ、本発明に係る表示装置によれば、表示装置の画面において現在表示中の内容が一旦途切れるタイミングで、あるいは、画像を表示中の表示パネルに画像信号の供給が行われないタイミングで、自己検出の処理を実行するため、ユーザの視聴を妨げずに適切なタイミングにおいて、自己検出および自己修復の処理を実行することが可能となり、ユーザにとっての利便性を向上させることができる。

以下、本発明に係る実施の形態を図面に基づいて説明する。

〔実施形態１〕
本発明の第１の実施形態について、図１〜図１５を参照して以下に説明する。

（液晶テレビジョン４００）
表示用駆動回路を使用した表示装置の代表的なものとしては液晶テレビに代表される薄型テレビを挙げることが出来る。液晶テレビ（液晶表示装置）は、表示パネルに半導体集積回路（ＬＳＩ）で作成した駆動回路を複数実装し、表示を行っている。このような表示装置において、表示用駆動回路に不具合が生じた場合、直接表示不良として、ユーザに認識される。このような不具合が生じた場合、迅速に不具合箇所の修理を行う必要があり、できればユーザが使用している場所にて短時間で修理を終えることが望ましい。表示信号を処理するようなコントロール基板であれば、表示パネルとコネクタで接続されているため交換は容易であるが、表示駆動用回路はコネクタ等で接続されておらず、表示パネルに直接接続されているため、ユーザが製品を使用している場所での交換は困難である。

このため、本出願人は、表示用駆動回路自身の不具合に対する自己診断自己修復機能（自己検出および自己修復機能）を有する表示駆動用回路を提案している（例えば、特願２００８−１３０８４８、特願２００８−０４８６４０、特願２００８−０４８６３９、および特願２００８−０５４１３０：いずれも本願出願前の確認時点で未公開）。

図１は、本発明に係る液晶テレビジョン４００の構成を示すブロックを示す。図１に示すとおり、液晶テレビジョン４００は、ＴＦＴ−ＬＣＤモジュール（表示部）９０、およびリモコンＩ／Ｆ４０１を含んで構成される。さらに、表示部９０は、ソースドライバ（駆動回路、集積回路）１０ａ、１０ｂ、ＴＦＴ−ＬＣＤパネル（表示パネル）８０、ゲートドライバ９９、およびコントローラ１００とを備えている。そして、ソースドライバ１０ａ、すなわち、集積回路１０ａ、１０ｂが、上述の自己検出および自己修復機能を有する表示用駆動用回路である。なお、以下では、単に集積回路１０またはソースドライバ１０と記載した場合、集積回路１０ａおよび１０ｂ、すなわち、ソースドライバ１０ａおよび１０ｂの総称を表しているものとする。

以下では、表示部９０における自己検出および自己修復の基本動作を説明した後、液晶テレビジョン４００における自己検出および自己修復の特徴的構成、すなわち、ユーザに故障ではないかと誤解を与えることなく自己検出および自己修復を実行可能な構成について、具体的に説明する。

（表示部９０）
まず、図２を参照して、本発明の表示部９０の概略構成を説明する。図２は、表示部９０の概略構成を示すブロック図である。図２に示すように、表示部９０は、表示パネル８０と、外部より入力される階調データに基づき表示パネル８０を駆動する表示駆動用半導体集積回路（以下、集積回路またはソースドライバと呼称する）１０とを備えている。また、ソースドライバすなわち集積回路１０（駆動回路）は、切替回路６０（自己検出・自己修復手段、切替手段）、切替回路６１（自己検出・自己修復手段、切替手段）、出力回路ブロック３０（出力回路）、予備出力回路ブロック４０（予備出力回路）、および比較判定回路５０（比較手段、判定手段、自己検出・自己修復手段）を備えている。また、表示パネル８０は、集積回路１０からの階調電圧が印加される画素７０を備えている。

次に、表示部９０における基本動作を説明する。まず、表示部９０は、基本動作として、２つの基本動作を有している。具体的には、表示部９０は、外部より入力された階調データを、集積回路１０が階調電圧（出力信号）に変換し、この階調電圧に基づいて映像を表示パネル８０に表示する通常動作と、集積回路１０に含まれる出力回路ブロック３０が不良か否かを検出し、出力回路ブロック３０に不良があった場合に、集積回路１０が自身を自己修復する自己検出修復動作との、２つの基本動作を有している。

以下に、集積回路１０が行う、自己検出修復動作の概略について説明する。まず、自己検出修復動作を行う場合、出力回路ブロック３０と予備出力回路ブロック４０とに、外部より切替回路６１を介して動作確認用の階調データが入力される。

出力回路ブロック３０および予備出力回路ブロック４０の各々は、入力された階調データを階調電圧に変換し、比較判定回路に出力する。比較判定回路５０は、出力回路ブロックからの階調電圧と、予備出力回路ブロックからの階調電圧とを比較し、この比較結果に基づき、出力回路ブロックが不良か否かを判定する。

さらに、比較判定回路５０は、出力回路ブロックが不良か否かを示す判定結果（不良検出情報）を、切替回路６１および切替回路６０に出力する。切替回路６１は、比較判定回路５０からの判定結果に基づいて、外部からの階調データの出力先を切り替える。一方、切替回路６０は、出力回路ブロック３０および予備出力回路ブロック４０の各々より階調電圧が入力され、比較判定回路からの判定結果に基づいて、入力された階調電圧の中から、表示パネル８０に出力する階調電圧を選択する。

より具体的に説明すると、切替回路６１は、出力回路ブロック３０が不良であることを示す判定結果が入力されると、不良と判定された出力回路ブロック３０に出力される階調データと同じ階調データを、予備出力回路ブロック４０にも入力する。一方、切替回路６０は、出力回路ブロック３０が不良であることを示す判定結果が入力されると、不良と判定された出力回路ブロック３０からの階調電圧の代わりに、予備出力回路４０からの階調電圧を、表示パネル８０に出力する。これにより、集積回路１０は、出力回路ブロック３０が不良になったとしても、代わりに予備出力回路ブロックを用いて、正常な階調電圧を表示パネル８０に出力することが可能となる。

以上のように、本実施形態の集積回路１０は、比較判定回路５０、切替回路６０および切替回路６１を備えることによって、自身の不具合を検出し、さらに、自身の不具合を自己修復することが可能となる。言い換えれば、集積回路１０は、自身の不具合を検出し、さらに、自身の不具合を自己修復する自己修復回路（自己修復手段）を備えることになる。なお、ソースドライバ１０すなわち集積回路１０の構成や自己検出および自己修復動作の詳細については後述する。

（表示の不具合）
図３は、液晶テレビジョン４００に含まれる集積回路１０を構成する出力回路ブロック３０に異常が発生した場合の表示の一例を示す図である。図３に示すとおり、出力回路ブロック３０に異常がある場合、表示に縦線が入る。

通常、ソースドライバは、ＬＳＩとして出荷されるときに、十分機能テストが行われ、表示装置においても表示の確認が十分に行われるため、表示の異常が発生する可能性は非常に低い。つまり、表示装置の通常使用の範囲では、表示不具合が起こる可能性は非常に低い。

しかしながら、突発的な要因、例えばドライバ製造時の異物混入や傷に起因して出力信号の経路に発生したダメージが、表示装置の使用期間において拡大し、ソースドライバの出力回路に異常が発生し、表示不良を起こす場合がある。このようなことがあった場合、表示用駆動装置の自己修復機能により、図３の縦スジが消えるように、瞬時に自己修復動作を実行する。

（チャンネル切替時の自己検出）
液晶テレビジョン４００は、チャンネル切替時に自己検出および自己修復を実行する。以下に、チャンネル変更時の自己検出について、より詳細に説明する。図４は、液晶テレビジョン４００において、チャンネル変更時に自己検出および自己修復動作を行う様子を示す図であり、（ａ）はチャンネル変更前の様子を示す図であり、（ｂ）は自己検出動作中の様子を示す図であり、（ｃ）はチャンネル変更後の様子を示す図である。

液晶テレビジョン４００では、ユーザがリモコン４０２を用いてチャンネル変更の操作を行なうと、リモコンＩ／Ｆ４０１を介して選局入力信号を受信し、選局入力信号が選局電圧に変換され、チューナー（放送受信手段）に供給される。チューナーは、選局電圧に対応するチャンネルの放送信号を受信する。そして、液晶テレビジョン４００は、チューナーが受信しているチャンネルの番組を表示する。

図４に示す例では、液晶テレビジョン４００は、はじめに、図４（ａ）に示すとおり、１ｃｈ（１チャンネル）の番組を受信して表示している。そして、ユーザがリモコン４０２を用いて２ｃｈ（２チャンネル）へのチャンネル切替操作を行うと、液晶テレビジョン４００では、自己検出動作が開始される。このとき、図４（ｂ）に示すように画面の表示が消える。

つまり、液晶テレビジョン４００では、１ｃｈから２ｃｈへのチャンネルの切替時、すなわち、１ｃｈの番組を表す画像信号に基づく表示が中断するときに、ソースドライバ１０の自己検出が行われる。より具体的には、液晶テレビジョン４００では、図１に示すコントローラ１００が、ユーザの選局操作、すなわち、１ｃｈから２ｃｈへの切替を感知する。換言すれば、コントローラ１００（画像切替手段）は、チューナーから表示パネル８０に供給される画像信号が、１ｃｈの番組を表す画像信号から、２ｃｈの番組を表す画像信号に切り替わることによって、表示パネル８０における１ｃｈの番組の表示が中断することを感知する。

そして、コントローラ１００がチャンネルの切替を感知すると、ソースドライバ１０に自己検出の処理の実行を指示し、ソースドライバ１０は、自己検出の処理を実行する。すなわち、液晶テレビジョン４００では、表示パネル８０において、１ｃｈの番組を表す画像信号に基づく表示から、２ｃｈの番組を表す画像信号に基づく表示への切替を行うために、１ｃｈの番組を表す画像信号に基づく表示が中断するときに、ソースドライバ１０の自己検出の処理を実行する。このとき、例えば、コントローラ１００は、リモコンＩ／Ｆを介して入力される選局入力信号に基づいて、ソースドライバ１０に自己検出の処理を指示する。

なお、図４に示す例では、１ｃｈから２ｃｈへのチャンネル切替の例を示しているが、例えば、１ｃｈの表示中に、ユーザが再度１ｃｈを選局する操作を行った場合にも、同様に、１ｃｈの番組を表す画像信号に基づく表示が一旦中断する。そして、この場合にも、ソースドライバ１０は、例えば、選局入力信号に基づくコントローラ１００からの指示に従って、自己検出の処理を実行する。

この自己検出の処理が行われている間は、図４（ｂ）に示すように画面表示が行われない。しかしながら、チャンネル切替時であるため、短い期間であれば、画面表示が行われなくても、ユーザに対して、違和感を感じさせることがない。特に、液晶テレビジョン４００がデジタルテレビの場合、映像信号や音声信号は符号化されてデジタル放送波として伝送されるため、受信したデジタル放送波に含まれる圧縮された映像信号や音声信号を復号化する必要がある。このため、信号を復号化する処理に数秒の時間を要することになり、ユーザがチャンネルの切り替え操作を行った場合、指定されたチャンネルの番組は即時には表示されずに、少しの期間、黒画面が表示される。したがって、このタイミングで自己検出を行えば、ユーザは違和感を感じない。つまり、液晶テレビジョン４００は、表示に影響のない期間に、自己検出を完了する。

その後、ソースドライバ１０において自己修復の処理を実行した後、液晶テレビジョン４００は、図４（ｃ）に示すように、切替後の番組、すなわち、２ｃｈの番組を表示する。

（ＣＭ移行時の自己検出）
液晶テレビジョン４００は、ＣＭ移行時に自己検出および自己修復を実行する。以下に、ＣＭ移行時の自己検出について、より詳細に説明する。図５は、液晶テレビジョン４００において、ＣＭ移行時に自己検出および自己修復動作を行う様子を行う図であり、（ａ）はＣＭ移行前の様子を示す図であり、（ｂ）は自己検出動作中の様子を示す図であり、（ｃ）はＣＭ中の様子を示す図であり、（ｄ）は番組再開時の様子を示す図である。

図５に示す例では、液晶テレビジョン４００は、はじめに、図５（ａ）に示すとおり、１ｃｈの放送を受信し、１ｃｈの放送に含まれる番組を表示している。そして、１ｃｈの放送において、番組からＣＭへ移行するとき、液晶テレビジョン４００では、自己検出動作が開始される。このとき、図５（ｂ）に示すように画面の表示が消える。

つまり、液晶テレビジョン４００では、番組からＣＭへの移行時、すなわち、番組を表す画像信号に基づく表示が中断するときに、ソースドライバ１０の自己検出が行われる。より具体的には、液晶テレビジョン４００では、図１に示すコントローラ１００が、番組からＣＭへの移行を感知する。換言すれば、コントローラ１００（画像切替手段）は、チューナーから表示パネル８０に供給される画像信号が、番組を表す画像信号から、ＣＭを表す画像信号に切り替わることによって、表示パネル８０における番組の表示が中断することを感知する。

そして、コントローラ１００が番組からＣＭへの移行を感知すると、ソースドライバ１０に自己検出の処理の実行を指示し、ソースドライバ１０は、自己検出の処理を実行する。すなわち、液晶テレビジョン４００では、表示パネル８０において、番組を表す画像信号に基づく表示から、ＣＭを表す画像信号に基づく表示へ移行するために、番組を表す画像信号に基づく表示が中断するときに、ソースドライバ１０の自己検出の処理を実行する。このとき、例えば、コントローラ１００は、シーン検出を行い、その結果に基づいてＣＭを検知し、ソースドライバ１０に自己検出の処理を指示する。シーン検出とは、無音状態やステレオ／モノラル音声の検出だけでなく、音楽と会話の境などの「音の切り替わり」や場面変化が大きい「映像の切り替わり」を検出する機能である。シーン検出は、例えば、ハードディスクデコーダー等でＣＭ部分をチャプター分割するときなどに用いられる手法である。

この自己検出の処理が行われている間は、図５（ｂ）に示すように画面表示が行われない。しかしながら、ＣＭ移行時であるため、これまで表示されていた番組とは内容が完全に変わるため、短い期間であれば、画面表示が行われなくても、ユーザに対して、違和感を感じさせることがない。

そして、ソースドライバ１０において自己修復の処理を実行した後、液晶テレビジョン４００は、図４（ｃ）に示すように、ＣＭを表示する。その後、液晶テレビジョン４００では、図４（ｄ）に示すように、番組が再開され、表示がＣＭから番組に移行する。

（複数工程の自己検出処理）
ところで、詳細については後述するが、自己検出の処理は、複数の工程を含んでいる場合がある。この場合、液晶テレビジョン４００は、１回のチャンネルの切替において、自己修復の処理に含まれる全ての工程を実行する構成であってもよい。あるいは、液晶テレビジョン４００は、番組からＣＭへの１回の移行において、自己修復の処理に含まれる全ての工程を実行する構成であってもよい。

また、自己検出の処理に含まれる全工程が完了するまでに長時間を要し、画面表示が行われない期間（すなわち黒画面の期間）が長くなってしまう場合には、自己検出に含まれる工程を分割し、数回のチャネル変更で自己検出処理に含まれる全ての工程を完了するようにしても良い。

つまり、自己修復の処理を、１つ以上の工程を含む複数の工程群に分割し、１回のチャンネル切替において、工程群を１つずつ実行する構成であってもよい。これにより、１回のチャンネル変更時に実行する自己検出処理の時間を短縮し、チャンネル切替の操作後、画面表示が行われない期間があまりにも長くなってしまうような事態を避けることができる。

また、あるいは、自己修復の処理を、１つ以上の工程を含む複数の工程群に分割し、番組からＣＭへの１回の移行において、工程群を１つずつ実行する構成であってもよい。これにより、番組からＣＭへの１回の移行時に実行する自己検出処理の時間を短縮し、ＣＭへの移行時に、画面表示が行われない期間があまりにも長くなってしまうような事態を避けることができる。

例えば、自己修復の処理に含まれる工程をｎ個の工程群に分割した場合、１回のチャンネル切替において、１つの工程群の処理、すなわち、自己検出の工程の１／ｎを行う。そして、ｎ回のチャンネル切替によって、ｎ個の工程群の処理、すなわち、自己検出の全工程を完了する。

また、例えば、自己修復の処理に含まれる工程をｎ個の工程群に分割した場合、１回の番組からＣＭへの切替において、１つの工程群の処理、すなわち、自己検出の工程の１／ｎを行う。そして、ｎ回のＣＭへの移行によって、ｎ個の工程群の処理、すなわち、自己検出の全工程を完了する。

自己検出の処理が複数の工程を含んでいる場合の例としては、詳細については後述するが、デジタルデータによる多階調の表示装置の駆動回路における自己検出の処理において、１つの階調データに対して、数種類の工程（例えば、出力回路からの出力と予備出力回路からの出力とを比較する複数の比較工程など）が含まれる場合がある。この場合、数種類の工程が全ての階調データについて行われることになる。

そこで、このような駆動回路においては、１階調分の自己検出の処理に含まれる工程を分割して処理する構成であってもよい。例えば、液晶テレビジョン４００が、２５６階調の表示装置の場合、１階調分の自己検出の処理に含まれる工程を２つの工程郡に分割し、チャンネル切替ごとに、１つの工程群の処理を実行し、２回のチャンネル切替によって、１階調分の自己検出の処理を完了する構成とすることができる。あるいは、１階調分の自己検出の処理に含まれる工程を２つの工程郡に分割し、ＣＭ移行ごとに、１つの工程群の処理を実行し、２回のＣＭ移行によって、１階調分の自己検出の処理を完了する構成としてもよい。

なお、自己検出処理に含まれる工程をどのように分割するかについては、特に限定されない。例えば、各工程群を構成する工程が予め設定され、その設定情報がメモリに記憶される構成であってもよい。この場合、ソースドライバ１０は、自己検出の処理を実行するときに、メモリから設定情報を読み出して、チャンネル切替ごとに、１つずつ工程群の処理を実行する。あるいは、各工程群を構成する工程の数が予め設定されていて、ソースドライバ１０は、チャンネル切替ごとに、設定された数の工程を実行する構成であってもよい。

（水平・垂直ブランキング期間における自己検出）
以下では、水平・垂直ブランキング期間における自己検出について説明する。上述のとおり、図１示す表示パネル８０は、コントローラ１００、ゲートドライバ９９、ソースドライ１０と共に、表示部９０を構成している。表示パネル８０は、複数本のゲートライン（走査信号線）と、これらに直交する複数本のソースライン（データ信号線）とを有し、これらのゲートラインとソースラインとの交差点に、それぞれ、スイッチング素子と液晶容量とによって構成される画素部を備えている。すなわち、表示パネル８０において、画素部は、マトリクス状に配置されている。

各画素部の画素スイッチング素子には、ゲート端子にゲートラインが接続され、ソース端子にソースラインが接続され、ドレイン端子に画素電気良くが接続されている。また、画素電極に対向して、全ての画素形成部に共通の対向電極が設けられており、画素電極と対向電極とは、液晶層を間に挟持して、液晶容量を形成している。

画素電極には、ソースラインおよびゲートラインとによって、表示する画像に応じた電位が与えられると共に、共通電極には、所定の電位が与えられる。この電圧印加によって、液晶層に対する光の透過量が制御されることによって、画像表示が行われる。なお、液晶層への電圧印加による光の透過量を制御するため、偏向板が用いられてもよい。

図６は、液晶テレビジョン４００の表示パネル８０を駆動するための信号を表すタイミングチャートである。図６に示す各種の制御信号がコントローラ１００に供給される。コントローラ１００は、図６に示す制御信号に基づいてゲートドライバ９９およびソースドライバ１０を制御する。そして、ゲートドライバ９９およびソースドライバ１０は、表示パネル８０に対してゲート信号およびデータ信号を供給する。これにより、表示パネル８０が駆動される。

図６において、期間５０１は垂直周期、期間５０２は垂直データ有効期間、期間５０３は垂直ブランキング期間、期間５０４は水平周期、期間５０５は水平データ有効期間、期間５０６は水平ブランキング期間であり、期間５０７は垂直同期信号が入力されてから、有効データの開始までの期間を示す垂直有効データ開始期間、期間５０８は水平同期信号が入力されてから、有効データの開始までの期間を示す水平有効データ開始期間を示す。

ゲートラインは、水平同期信号に基づいてゲートドライバ９９によって順次選択され、走査信号が供給される。そして、走査信号が供給されるゲートラインに接続されたスイッチング素子のゲートがＯＮとなり、該スイッチング素子に接続された画素電極にデータ信号を供給できるアクティブな状態となる。これにより、画素電極には、ソースラインを介してソースドライバ１０からデータ信号が供給され、画像を表す電圧が供給されることになる。

表示パネル８０においては、データ信号が画面の１ラインごとに左側の画素から右側の画素へ順次供給されて、走査線を形成することになる。そして、ブランキング期間、すなわち、帰線期間とは、画面を走査した走査線が元へ戻るための時間である。水平ブランキング期間５０６とは、画面の１ラインにおいて左から右へ走査後、再び、左へ戻る時間であり、垂直ブランキング期間５０３とは、画面の全ラインにおいて左上から順次左右に走査しながら右下へ走査した後、再度、左上に戻るまでの時間である。駆動するパネルの規格や駆動方法等により、図６に示す制御信号の期間は異なるが、一例としては、垂直ブランキング期間が１．１４ｍｓ、水平ブランキング期間は９μｓである。

そして、これらの水平ブランキング期間５０６および垂直ブランキング期間５０３においては、データラインの駆動は行われず、表示パネル８０を構成する各画素には、データ信号が供給されない。つまり、これらの期間においては、各画素への画像データの書き込みは行われないため、表示用駆動素子であるソースドライバ１０の出力がハイインピーダンスであっても、画像の表示には影響しない。そこで、液晶テレビジョン４００では、これらの期間を利用して、ソースドライバ１０の自己検出・自己修復を行うようにする。

つまり、液晶テレビジョン４００では、データ信号（画像信号）の供給を停止している水平ブランキング期間５０６や垂直ブランキング期間５０３（供給停止期間）に、自己検出が行われる。より具体的には、液晶テレビジョン４００では、図１に示すコントローラ１００が、図６に示す制御信号の供給を受けて、水平ブランキング期間５０６または垂直ブランキング期間５０３を感知する。

そして、コントローラ１００（期間切替検知手段）が水平ブランキング期間５０６または垂直ブランキング期間５０３を感知すると、ソースドライバ１０に自己検出の処理の実行を指示し、ソースドライバ１０は、自己検出の処理を実行する。

水平ブランキング期間５０６に自己修復・自己検出を行った場合、１ライン毎に修復が行われるため、リアルタイムで自己検出・自己修復を行っているといえる。また、垂直ブランキング期間５０３に自己検出・自己修復を行った場合、１画面毎に修復が行われるため、やはり、リアルタイムで自己検出・自己修復を行っているといえる。つまり、液晶テレビジョン４００によれば、ユーザの視聴を妨げることなく、リアルタイムに自己検出の処理を実行できる。

なお、垂直ブランキング期間５０３においては、文字放送等他の情報がコントローラ１００等に供給される場合があるが、自己検出・自己修復は表示用駆動装置すなわちソースドライバ１０単独で行うことができるので、コントローラ１００等の他の装置には関係なく、自己検出・自己修復動作が可能である。

なお、垂直ブランキング期間は、垂直帰線期間とも呼ばれる。垂直帰線期間における自己検出の例については再度後述する。

ところで、上述したとおり、自己修復の処理は、複数の工程を含んでいる場合がある。この場合、液晶テレビジョン４００は、１回の水平ブランキング期間５０６において、自己修復の処理に含まれる全ての工程を実行する構成であってもよい。あるいは、液晶テレビジョン４００は、１回の垂直ブランキング期間５０３において、自己修復の処理に含まれる全ての工程を実行する構成であってもよい。

また、水平ブランキング期間に自己検出・自己修復を行う場合、表示用駆動装置すなわちソースドライバ１０の規模にもよるが、水平ブランキング期間５０６において、自己検出の処理に含まれる全ての工程が終了しないことも考えられる。この場合には、自己検出に含まれる工程を分割し、数回の水平ブランキング期間５０６で自己検出処理に含まれる全ての工程を完了するようにしても良い。

また、垂直ブランキング期間に自己検出・自己修復を行う場合においても、同様に、垂直ブランキング期間５０３において、自己検出の処理に含まれる全ての工程が終了しないことも考えられる。この場合には、自己検出に含まれる工程を分割し、数回の水平ブランキング期間５０６で自己検出処理に含まれる全ての工程を完了するようにしても良い。

つまり、自己修復の処理を、１つ以上の工程を含む複数の工程群に分割し、１回の水平ブランキング期間５０６または垂直ブランキング期間５０３において、工程群を１つずつ実行する構成であってもよい。これにより、１回の水平ブランキング期間５０６または垂直ブランキング期間５０３に実行する自己検出処理の時間を短縮し、チャンネル切替の操作後、画面表示が行われない期間があまりにも長くなってしまうような事態を避けることができる。

例えば、自己修復の処理に含まれる工程をｎ個の工程群に分割した場合、１回の水平ブランキング期間５０６または垂直ブランキング期間５０３において、１つの工程群の処理、すなわち、自己検出の工程の１／ｎを行う。そして、ｎ回の水平ブランキング期間５０６または垂直ブランキング期間５０３によって、ｎ個の工程群の処理、すなわち、自己検出の全工程を完了する。

自己検出の処理が複数の工程を含んでいる場合の例としては、詳細については後述するが、デジタルデータによる多階調の表示装置の駆動回路における自己検出の処理において、１つの階調データに対して、数種類の工程（例えば、出力回路からの出力と予備出力回路からの出力とを比較する複数の比較工程など）が含まれる場合がある。この場合、数種類の工程が全ての階調データについて行われることになる。

そこで、このような駆動回路においては、１階調分の自己検出の処理に含まれる工程を分割して処理する構成であってもよい。例えば、液晶テレビジョン４００が、２５６階調の表示装置の場合、１階調分の自己検出の処理に含まれる工程を２つの工程郡に分割し、水平ブランキング期間５０６ごとに、１つの工程群の処理を実行し、２回の水平ブランキング期間５０６によって、１階調分の自己検出の処理を完了する構成とすることができる。あるいは、１階調分の自己検出の処理に含まれる工程を２つの工程郡に分割し、垂直ブランキング５０３ごとに、１つの工程群の処理を実行し、２回の垂直ブランキング５０３によって、１階調分の自己検出の処理を完了する構成としてもよい。

（集積回路１０の構成）
次に、図７を参照して、本発明に係るソースドライバ１０ａの構成について説明する。なお、上述したとおり、予備ソースドライバ１０ｂは、ソースドライバ１０ａよりも簡単な構成とすることもできるが、ソースドライバ１０ａと同様の構成とすることもできる。以下では、ソースドライバ１０ａと同様の自己検出および自己修復動作を実行可能な回路を、集積回路１０と呼称して説明する。

図７は、集積回路１０（駆動回路）の構成を示す説明図である。同図に示すように、集積回路１０は、階調データ入力端子（図示しない）より、データバスを介して、ｎ個の液晶駆動用信号出力端子ＯＵＴ１〜ＯＵＴｎ（以下、出力端子ＯＵＴ１〜ＯＵＴｎとする）のそれぞれに対応する階調データを入力するｎ個のサンプリング回路６−１〜６−ｎ（以下、総称する場合は、サンプリング回路６とする）と、ｎ個のホールド回路７−１〜７−ｎ（以下、総称する場合は、ホールド回路７とする）と、階調データを階調電圧信号に変換するｎ個のＤＡＣ回路８−１〜８−ｎ（以下、総称する場合は、ＤＡＣ回路８とする）と、ＤＡＣ回路８からの階調電圧信号に対するバッファ回路の役割を有するｎ個のオペアンプ１−１〜１−ｎ（以下、総称する場合は、オペアンプ１とする）と、ｎ個の判定回路３−１〜３−ｎ（以下、総称する場合は、判定回路３とする）と、ｎ個の判定フラグ４−１〜４−ｎ（以下、総称する場合は、判定フラグ４とする）と、ｎ個のプルアップ・プルダウン回路５−１〜５−ｎ（以下、総称する場合は、プルアップ・プルダウン回路５とする）を備えている。

さらに、同図に示すように、集積回路１０は、ｔｅｓｔ信号によってＯＮ，ＯＦＦが切り替わる複数のスイッチ２ａと、ｔｅｓｔＢ信号によってＯＮ，ＯＦＦが切り替わる複数のスイッチ２ｂと、判定フラグ４からの出力信号である、Ｆｌａｇ１〜ＦｌａｇｎによってＯＮ，ＯＦＦが切り替わる複数のスイッチ２ｃ（接続切替手段）および２ｄ（接続切替手段）と、を備えている。なお、スイッチ２ａ、２ｂ、２ｄは、「Ｈ」の信号を入力した場合にＯＮとなり、「Ｌ」の信号を入力した場合にＯＦＦとなる。一方、スイッチ２ｃは、「Ｈ」の信号を入力した場合にＯＦＦとなり、「Ｈ」の信号を入力した場合にＯＮとなる。

また、集積回路１０は、予備のサンプリング回路２６と、予備のホールド回路２７と、予備のＤＡＣ回路２８（予備出力回路）と、予備のオペアンプ２１を、各１回路づつ備えている。

なお、図７において、サンプリング回路６、ホールド回路７、およびＤＡＣ回路８が、図２に示した出力回路ブロック３０に相当し、サンプリング回路２６、ホールド回路２７、およびＤＡＣ回路２８が、図２に示した予備回路ブロック４０に相当し、オペアンプ１、判定回路３、および判定フラグ４が、図２に示した比較判定回路５０に相当し、出力端子ＯＵＴ１〜ＯＵＴｎに接続するスイッチ２ｄおよびスイッチ２ｃが、図２に示した切替回路６０に相当し、サンプリング回路６に接続するスイッチ２ｄが、図２に示した切替回路６１に相当する。なお、図７に示す集積回路１０は、出力端子ＯＵＴ１〜ＯＵＴｎを介して、図２に示す表示パネル８０と接続しており、図７においては、表示パネル８０の図示を省略している。

（集積回路１０の通常動作）
次に、集積回路１０における、表示パネル８０（図２を参照）に階調電圧を出力する、通常の動作を、図７を参照して以下に説明する。

まず、通常動作の場合は、ｔｅｓｔ信号は「Ｌ」であり、ｔｅｓｔＢ信号は「Ｈ」となる。ｔｅｓｔ信号が「Ｌ」のときスイッチ２ａはＯＦＦとなり、スイッチ２ｂはＯＮとなる。これにより、図示しないポインター用シフトレジスタからの信号である、ＳＴＲ１〜ＳＴＲｎ信号（以下、総称する場合は、ＳＴＲ信号とする）を、対応する各サンプリング回路６が入力する。サンプリング回路６は、入力したＳＴＲ信号に基づき、階調データ入力端子より、データバスを介して自身に対応する階調データを取得する。ホールド回路７は、サンプリング回路６が取得した階調データを、データＬＯＡＤ信号に基づき、サンプリング回路６より入力する。次に、ＤＡＣ回路８（出力回路）は、ホールド回路７より階調データを入力する。ＤＡＣ回路８は、入力した階調データを階調電圧信号に変換し、オペアンプ１（比較手段）の正極性入力端子に出力する。ここでオペアンプ１の出力は、スイッチ２ｂがＯＮしているため、自身の負極性入力端子への負帰還となる。これにより、オペアンプ１は、ボルテージフォロワとして動作する。よって、オペアンプ１は、ＤＡＣ回路８からの階調電圧に対して、バッファ回路の役割を有することになり、自身の正極性入力端子に入力した階調電圧信号を、対応する出力端子ＯＵＴ１〜ＯＵＴｎに出力する。なお、ここでは、スイッチ２ｃがＯＮ、スイッチ２ｄがＯＦＦとなっているものとする。スイッチ２ｃおよび２ｄの動作については、後述とする。上述した、出力端子ごとに直列に接続された、サンプリング回路６と、ホールド回路７と、ＤＡＣ回路８と、オペアンプ１とを含むブロックを、出力回路ブロックとすると、この出力回路ブロックは、階調データ入力端子より入力した階調データを、表示パネル８０を駆動するための階調電圧に変換し、変換した階調電圧を出力端子を介して表示パネル８０に出力することを目的としている。

（動作確認テストへの切り替え）
次に、ＤＡＣ回路８の動作確認を行う動作確認テストへの切り替えは、ｔｅｓｔ信号を「Ｈ」とし、ｔｅｓｔＢ信号を「Ｌ」とする。まず、スイッチ２ａがＯＮとなることにより、予備のサンプリング回路２６には、動作確認テスト用のＳＴＲ信号である、ＴＳＴＲ１信号が入力され、サンプリング回路６には、動作確認テスト用のＳＴＲ信号である、ＴＳＴＲ２信号が入力される。さらに、オペアンプ１の負極性入力端子には、予備のＤＡＣ回路２８からの階調電圧が入力される。また、スイッチ２ｂがＯＦＦになったことにより、オペアンプ１の出力は、自身の負極性入力端子への負帰還が遮断される。その結果、オペアンプ１は、自身の正極性入力端子に直列に接続されたＤＡＣ回路８からの出力電圧と、予備のＤＡＣ回路２８からの出力電圧とを比較するコンパレータとなる。

なお、ｔｅｓｔ信号およびｔｅｓｔＢ信号は、動作確認テストの切り替え、および動作確認テストの動作をコントロールする、制御回路（図示しない）より出力される。また、この制御回路（制御手段）は、動作確認テストにおける、データバスを介して入力される階調データ、および、データＬＯＡＤ信号を制御する回路でもある。さらに、この制御回路は、通常動作中の階調データ、データＬＯＡＤ信号、シフトクロック用入力信号を制御する制御回路と同一であってもよいし、異なる制御回路であってもよい。

（実施形態１の動作確認テスト１）
次に、動作確認テストの１つ目の手順を、図８を参照して以下に説明する。図８は、第１の実施形態に係る、動作確認テストの１つ目の手順を示すフローチャート図である。

同図に示すステップＳ２１（以下、Ｓ２１と略称する）において、ｔｅｓｔ信号を「Ｈ」とし、ｔｅｓｔＢ信号を「Ｌ」とする。すでに上述したように、Ｓ２１により、オペアンプ１はコンパレータの役割を有することとなる。

次に、Ｓ２２において、図示しない制御回路が備えるカウンタｍを０に初期化する。さらに、制御回路は、カウンタｍの値に対応する階調ｍの階調データを、ここでは、階調０の階調データを、ＴＳＴＲ１信号をアクティブにし、データバスを介して予備のサンプリング回路２６に格納する。さらに、制御回路は、カウンタｍの値に１を加算した、階調ｍ＋１の階調データを、ここでは、階調１の階調データを、ＴＳＴＲ２信号をアクティブにし、データバスを介して、サンプリング回路６に格納する。次に、予備のホールド回路２７は、データＬＯＡＤ信号に基づいて、サンプリング回路２６より、階調０の階調データを取得する。さらに、ＤＡＣ回路２８は、ホールド回路２７より階調データを入力し、階調０の階調電圧を、オペアンプ１の負極性入力端子に出力する（Ｓ２３）。一方、ホールド回路７は、データＬＯＡＤ信号に基づいて、サンプリング回路６より、階調１の階調データを取得する。さらに、ＤＡＣ回路８は、ホールド回路７より階調データを入力する。各ＤＡＣ回路８は、自身に直列に接続された、各オペアンプ１の正極性入力端子に、階調１の階調電圧を出力する（Ｓ２３）。なお、本発明の集積回路１０は、ｎ階調の階調電圧を出力するものであり、階調０の階調電圧が一番低い電圧値であり、階調ｎの階調電圧が一番高い電圧値であるものとする。

次に、オペアンプ１は、正極性入力端子に入力したＤＡＣ回路８からの階調電圧と、負極性入力端子に入力したＤＡＣ回路２８からの階調電圧とを比較する（Ｓ２４）。具体的には、オペアンプ１は、自身の正極性入力端子に階調１の階調電圧を入力し、自身の負極性入力端子に階調０の階調電圧を入力する。ここで、ＤＡＣ回路８が正常であれば、階調１の階調電圧が階調０の階調電圧よりも高いため、オペアンプ１は、「Ｈ」レベルの信号を出力する。ここで、オペアンプの出力が「Ｌ」レベルの信号であった場合、ＤＡＣ回路８は不良であることになる。

次に、判定回路３（判定手段）は、オペアンプ１からの出力信号を入力し、入力した信号のレベルと、自身が記憶する期待値とを比較する。なお、判定回路３が記憶する期待値は、制御回路より与えられたものである。この動作確認テスト１においては、判定回路３は期待値を「Ｈ」レベルとして記憶している。

ここで、判定回路３は、オペアンプ１より入力した信号が、自身が記憶する期待値と同じ、「Ｈ」レベルであれば、ＤＡＣ回路８が正常であると判定する。一方、判定回路３は、オペアンプ１より入力した信号が「Ｌ」レベルであれば、ＤＡＣ回路８が不良であると判定し、判定フラグ４に「Ｈ」フラグを出力する。判定フラグ４は、判定回路３より「Ｈ」フラグを入力した場合、入力した「Ｈ」フラグを自身の内部メモリに記憶する。（Ｓ２５）
なお、判定回路３は、オペアンプ１からの出力信号を入力し、入力した信号が「Ｈ」レベルであれば、判定フラグ４に「Ｌ」フラグを出力し、入力した信号が「Ｌ」レベルであれば、判定フラグ４に「Ｈ」フラグを出力する構成としてもよい。この場合、判定フラグ４は、判定回路３より一度でも「Ｈ」フラグを入力した場合、その後、判定回路３より「Ｌ」フラグを入力しても、判定フラグ４は「Ｈ」フラグを保持しつづける。

また、不良であると判断され、判定フラグ４が「Ｈ」になった場合以後の判定動作を行わない構成にしても良い。

次に、カウンタｍの値が、ｎ−１であるかを判定する（Ｓ２６）。カウンタｍの値がｎ−１以下の場合は、カウンタｍの値を１つ増やし、Ｓ２３〜Ｓ２５のステップを、ｍの値がｎ−１となるまで、繰り返し行う。なお、このｎとは、集積回路１０が出力できる階調数である。

（実施形態１の動作確認テスト２）
次に、動作確認テストの２つ目の手順を、図９を参照して以下に説明する。図９は、第１の実施形態に係る、動作確認テストの２つ目の手順を示すフローチャート図である。

まず、動作確認テスト１においては、常にオペアンプ１の正極性入力端子に入力される階調電圧が、負極性入力端子に入力される階調電圧より高いため、ＤＡＣ回路２８に、低い電圧しか出力しないような不具合がある場合や、ＤＡＣ回路８に高い電圧しか出力しないような不具合がある場合には、判定回路３は、正常を示す「Ｌ」フラグを出力してしまう。

したがって、動作確認テスト２においては、オペアンプ１の正極性入力端子に、負極性入力端子より低い階調電圧を入力して動作確認を行う。

まず、動作確認テスト１が終了した後、カウンタｍの値を０に初期化する（Ｓ３１）。次に、制御回路は、カウンタｍの値に１を加算した、階調ｍ＋１の階調データを、ここでは、階調１の階調データを、ＴＳＴＲ１信号をアクティブにし、データバスを介して予備のサンプリング回路２６に格納する。次に、制御回路は、カウンタｍに対応する、階調ｍの階調データを、ここでは、階調０の階調データを、ＴＳＴＲ２信号をアクティブにし、データバスを介して、サンプリング回路６に格納する。

ここで、動作確認テスト１のＳ２３と同様に、ＤＡＣ回路２８は、サンプリング回路２６が格納した階調データを、ホールド回路２７を介して入力する。さらに、ＤＡＣ回路２８は、入力した階調データに対応する、階調ｍ＋１の階調電圧を、ここでは、階調１の階調電圧を、オペアンプ１の負極性入力端子に出力する。一方、ＤＡＣ回路８は、サンプリング回路６が格納した階調データを、ホールド回路７を介して入力する。さらに、各ＤＡＣ回路８は、入力した階調データに対応する、階調ｍの階調電圧を、ここでは、階調０の階調電圧を、自身に直列に接続された、各オペアンプ１の正極性入力端子に出力する（Ｓ３２）。

次に、オペアンプ１は、正極性入力端子に入力したＤＡＣ回路８からの階調０の階調電圧と、負極性入力端子に入力したＤＡＣ回路２８からの階調１の階調電圧とを比較する（Ｓ３３）。ここで、ＤＡＣ回路８が正常であれば、階調１の階調電圧が階調０の階調電圧よりも高いため、オペアンプ１は、「Ｌ」フラグの信号を出力する。ここで、オペアンプの出力が「Ｈ」レベルの信号であった場合、ＤＡＣ回路８は不良であることになる。

次に、判定回路３は、オペアンプ１からの出力信号を入力し、入力した信号のレベルと、自身が記憶する期待値とを比較する。この動作確認テスト１においては、判定回路３は期待値を「Ｌ」レベルとして記憶している。ここで、判定回路３は、オペアンプ１より入力した信号が、自身が記憶する期待値と同じ、「Ｌ」レベルであれば、ＤＡＣ回路８が正常であると判定する。一方、判定回路３は、オペアンプ１より入力した信号が「Ｈ」であれば、ＤＡＣ回路８が不良であると判定し、判定フラグ４に「Ｈ」フラグを出力する。判定フラグ４は、判定回路３より「Ｈ」フラグを入力した場合、入力した「Ｈ」フラグを自身の内部メモリに記憶する（Ｓ３４）。以上の、Ｓ３３〜Ｓ３４のステップを、ｍの値がｎ−１となるまで繰り返し行う（Ｓ３５、Ｓ３６）。

（実施形態１の動作確認テスト３）
次に、動作確認テストの３つ目の手順を、図１０を参照して以下に説明する。図１０は、第１の実施形態に係る、動作確認テストの３つ目の手順を示すフローチャート図である。

ＤＡＣ回路８において、出力がオープンとなる不具合がある場合、実行済の確認テストによる、オペアンプ１に入力された階調電圧を、オペアンプ１が保持し続け、動作確認テスト１および２において、不具合を検出できない場合がある。ここで、動作確認テスト３においては、オペアンプ１の正極性入力端子にプルダウン回路を接続する。これにより、ＤＡＣ回路８の出力がオープンとなる場合、オペアンプ１の正極性入力端子に、低い電圧を入力することになる。結果、ＤＡＣ回路８の出力がオープンとなる場合、言い換えれば、ＤＡＣ回路８より出力がない場合において、実行済の確認テストによる、オペアンプ１の入力された階調電圧を、オペアンプ１が保持し続けることを防ぐことができる。

動作確認テスト３の具体的な手順は、図１０に示すように、まず、カウンタｍを０に初期化する（Ｓ４１）。次に、プルアップ・プルダウン回路５は、オペアンプ１の正極性入力端子をプルダウンする（Ｓ４２）。ここからのＳ４３〜Ｓ４７のステップは、既に上述した動作確認テスト１の、Ｓ２３〜Ｓ２７のステップと同様であるため、ここではその説明を省略する。

以上のように、オペアンプ１の正極性入力端子をプルダウンし、動作確認テスト１の手順を行うことにより、ＤＡＣ回路８の出力がオープンとなった場合、オペアンプ１は、「Ｌ」レベルの信号を出力することになる。結果、判定回路３は、入力した「Ｌ」レベルの信号より、ＤＡＣ回路８に不具合があると判定し、判定フラグ４が「Ｈ」フラグを記憶することになる。

（実施形態１の動作確認テスト４）
次に、動作確認テストの４つ目の手順を、図１１を参照して以下に説明する。図１１は、第１の実施形態に係る、動作確認テストの４つ目の手順を示すフローチャート図である。

ここで、動作確認テスト４は、動作確認テスト３と同様に、ＤＡＣ回路８の出力がオープンとなる不具合に対応するためのものである。同図に示すように、まず、カウンタｍを０に初期化する（Ｓ５１）。次に、プルアップ・プルダウン回路５は、オペアンプ１の正極性入力端子をプルアップする（Ｓ５２）。ここからのＳ５３〜Ｓ５７のステップは、既に上述した動作確認テスト２の、Ｓ３２〜Ｓ３６のステップと同様であるため、ここではその説明を省略する。

以上のように、オペアンプ１の正極性入力端子をプルアップし、動作確認テスト２の手順を行うことにより、ＤＡＣ回路８の出力がオープンとなった場合、オペアンプ１は、「Ｈ」レベルの信号を出力することになる。結果、判定回路３は、入力した「Ｈ」レベルの信号より、ＤＡＣ回路８に不具合があると判定し、判定フラグ４が「Ｈ」を記憶することになる。

（実施形態１の動作確認テスト５）
次に、動作確認テストの５つ目の手順を、図１２を参照して以下に説明する。図１２は、第１の実施形態に係る、動作確認テストの５つ目の手順を示すフローチャート図である。

ＤＡＣ回路８においては、自身における隣接する２つ階調がショートするという不具合が発生する場合がある。このように、隣接する２つ階調がショートした場合、ＤＡＣ回路８は、ショートした２つの階調の中間電圧を出力することになる。この不具合の場合、ＤＡＣ回路８が出力する階調電圧は、正常な場合と比べて、１階調以上の電圧のずれとならない。したがって、動作確認テスト１〜４において、この不具合を検出することはできない。ここで、動作確認テスト５においては、このようなＤＡＣ回路８における、隣接する２つの階調がショートした不具合を検出することが目的である。

同図に示すように、まず、カウンタｍを０に初期化する（Ｓ６１）。次に、ＴＳＴＲ１およびＴＳＴＲ２をアクティブにし、さらに、データバスを介して、階調ｍの階調データを、ここでは、階調０の階調データを、サンプリング回路２６およびサンプリング回路６が入力する。次に、ＤＡＣ回路２８および８は、ホールド回路２７および７を介して、サンプリング回路２６および６より、階調０の階調データを取得する。さらにＤＡＣ回路２８および８は、オペアンプ１の正極性入力端子および負極性入力端子に、階調０の階調電圧を出力する（Ｓ６２）。

次に、図示しないスイッチにより、オペアンプ１の正極性入力端子と、負極性入力端子とをショートする。なお、動作確認テスト１および２において、ＤＡＣ回路８に不具合がないと判定されている場合は、正極性入力端子と負極性入力端子に入力される階調電圧の差は、１階調以上の電圧差にならない。したがって、正極性入力端子と負極性入力端子とをショートすることによって、大きな電流が流れるという問題はない。

ここで、オペアンプ１の正極性入力端子と負極性入力端子とをショートしたことにより、オペアンプ１の２つの入力端子は、同じ階調電圧を入力することになる。ここで、本来オペアンプ１は、入出力のオフセット電圧を有しているため、自身の２つの入力端子に同じ階調電圧を入力したとしても、オペアンプ１の出力は、「Ｈ」または「Ｌ」のどちらかを出力することになる。この、オペアンプ１の正極性入力端子と負極性入力端子とをショートした場合の、オペアンプ１の出力のレベルを、判定回路３は、期待値として記憶する（Ｓ６３）。

次に、図示しないスイッチをＯＦＦにして、オペアンプ１の正極性入力端子と負極性入力端子とのショートを解除する。このとき、オペアンプ１の正極性入力端子には、ＤＡＣ回路８からの階調０の階調電圧が入力され、負極性入力端子には、ＤＡＣ回路２８からの階調０の階調電圧が入力される。ここで、ＤＡＣ回路２８および８に不具合がなければ、オペアンプ１の出力は、判定回路３に記憶した期待値と同じ出力となる。したがって、判定回路３は、オペアンプ１からの出力と、自身が記憶する期待値とを比較する（Ｓ６４）。判定回路３は、オペアンプ１からの出力値が、期待値と異なる値であれば、判定フラグ４に「Ｈ」フラグを出力する（Ｓ６５）。

次に、図示しないスイッチによって、オペアンプ１の正極性入力端子にＤＡＣ回路２８からの階調電圧を入力し、負極性入力端子にＤＡＣ回路８からの階調電圧を入力するように、オペアンプ１の入力を切り替える（Ｓ６６）。ここで、Ｓ６４と同様の処理を行う（Ｓ６７）。Ｓ６７において、判定回路３が、オペアンプ１からの出力と、自身が記憶する期待値とが異なれば、判定フラグ４に「Ｈ」フラグを出力する（Ｓ６８）。このように、正極性入力端子と負極性入力端子とを切り替えることにより、判定回路３が記憶する期待値が「Ｈ」レベルまたは「Ｌ」レベルのどちらであっても、ＤＡＣ回路８の不具合を検出可能となる。

以上のＳ６２〜Ｓ６８のステップを、カウンタｍの値がｎとなるまで、カウンタｍの値を１つ増加させて繰り返し行う（Ｓ６９、Ｓ７０）。

（自己修復）
次に、判定フラグ４が「Ｈ」フラグを記憶している場合、言い換えれば、上記動作確認テスト１〜５において、ＤＡＣ回路８−１〜８−ｎのいずれかに不具合があると判定回路３が判定した場合の修復について、図１３を参照して以下に説明する。図１３は、不良と判定したＤＡＣ回路８と、予備のＤＡＣ回路２８とを切り替え、自己修復する手順を示すフローチャート図である。

判定回路３は、ＤＡＣ回路８が不良であると判定した場合、「Ｈ」フラグを判定フラグ４に出力する。さらに、判定フラグ４は、判定回路３からの「Ｈ」フラグを入力し、自身の内部に記憶する。ここで、制御回路は、判定フラグ４が「Ｈ」を記録しているかどうかを検出する（Ｓ７１）。制御回路は、判定フラグ４が「Ｈ」を記憶していないことを検出した場合は、Ｓ７５の処理に移る。一方、制御回路は、判定フラグ４が「Ｈ」を記憶していることを検出した場合、判定フラグ４−１〜４−ｎのそれぞれが記憶している「Ｈ」のフラグ数を確認する。ここで、判定フラグ４が記憶している「Ｈ」のフラグ数が複数の場合、Ｓ７３の処理にうつる。一方、判定フラグ４が記憶している「Ｈ」のフラグ数が１つの場合は、Ｓ７４の処理にうつる（Ｓ７２）。

Ｓ７４においては、「Ｈ」フラグを記憶している判定フラグ４に対応するＤＡＣ回路８を、予備のＤＡＣ回路２８に切り替える処理を行う（Ｓ７４）。まず、不良のＤＡＣ回路８と予備のＤＡＣ回路２８との切り替えの手順を説明するにあたり、ここでは、液晶駆動用信号出力端子ＯＵＴ１に対応する判定フラグ４−１が「Ｈ」フラグを記憶しているものとする。

判定フラグ４−１は、スイッチ２ｃおよび２ｄに対して、「Ｈ」レベルとなるＦｌａｇ１の出力信号を出力する。Ｆｌａｇ１の出力信号によって、「Ｈ」レベルの信号を入力したスイッチ２ｃはＯＦＦとなり、スイッチ２ｄはＯＮとなる。これにより、スイッチ２ｃはオペアンプ１−１からの出力と、液晶駆動用信号出力端子ＯＵＴ１との接続を遮断することになる。一方、スイッチ２ｄは、サンプリング回路６−１に入力されるＳＴＲ１信号を、サンプリング回路２６に出力することになる。これにより、液晶駆動用信号出力端子ＯＵＴ１に対応する階調データは、サンプリング回路２６も格納することになる。さらに、スイッチ２ｄは、オペアンプ２１の出力と、液晶駆動用信号出力端子ＯＵＴ１とを接続する。このように、判定フラグ４−１からのＦｌａｇ１の出力信号によって、スイッチ２ｃおよび２ｄが切り替わることにより、不良であるＤＡＣ回路８−１を予備のＤＡＣ回路２８に切り替えることになる。

次に、Ｓ７３の処理について説明する。判定フラグ４が記憶する「Ｈ」フラグの数が、複数であった場合、確率的に予備のＤＡＣ回路２８が不良であると考えられる。したがって、Ｓ７３において、制御回路は、判定フラグ４が記憶するフラグを全て「Ｌ」フラグにし、Ｓ７５の処理に移行する。次に、Ｓ７１においてＮＯと判定された場合、Ｓ７３の処理後、または、Ｓ７４の処理後、制御回路は、ｔｅｓｔ信号を「Ｌ」に、ｔｅｓｔＢ信号を「Ｈ」に切り替え、通常動作に移行する（Ｓ７５）。

以上のように、動作確認テスト１〜５、および、自己修復の処理を行うことにより、集積回路１０は、不良のＤＡＣ回路を予備のＤＡＣ回路２８に切り替えることができる。さらに、第１の実施形態においては、予備のＤＡＣ回路２８に対応する、予備のサンプリング回路２６およびホールド回路２７を備えている。したがって、ＤＡＣ回路８だけでなく、サンプリング回路６またはホールド回路７に不具合があった場合においても、予備のサンプリング回路２６およびホールド回路２８に切り替えることができる。

次に、集積回路１０を搭載する表示装置の電源投入から、動作確認テストを行い、通常動作を行うまでの手順を、図１４を参照して以下に説明する。図１４は、表示装置の電源投入から、動作確認テストを行い通常動作に移行するまでの処理手順を示すフローチャート図である。

同図に示すように、まず、表示装置に電源投入し、集積回路１０を初期化することにより、判定フラグ４は全て「Ｌ」フラグになる（Ｓ８１）。次に、制御回路は、ｔｅｓｔ信号を「Ｈ」に、ｔｅｓｔＢ信号を「Ｌ」にし、動作確認テストの状態に集積回路１０を切り替える（Ｓ８２）。次に、制御回路および集積回路１０は、上述した動作確認テストを行う（Ｓ８３）。さらに、全ての動作確認テスト１〜５が終了したかどうかを、制御回路は確認し、不良となる回路は、予備の回路に切り替え、通常動作に移行する（Ｓ８４）。

（オペアンプ１の動作確認）
上述した動作確認テストは、オペアンプ１に不具合がないことを前提としている。しかしながら、オペアンプ１においても不具合が発生する可能性がある。したがって、上記動作確認テストを行う前に、オペアンプ１の動作確認を行うことが、本実施形態においては好ましい。そこで、以下に、オペアンプ１の動作確認についても、図１５を参照して説明する。図１５は、オペアンプ１とオペアンプ１の動作確認のための周辺回路との構成を示す説明図である。

同図に示すように、オペアンプ１の正極性入力端子には、ＤＡＣ回路８からの出力と、所定の電圧との入力を切り替えるスイッチＳ５が接続されている。さらにスイッチＳ５のＢ側（所定の電圧の入力側）には、２つの所定の電圧Ｖｒｅｆ１およびＶｒｅｆ２を切り替えるスイッチＳ３が接続されている。一方、オペアンプ１の負極性入力端子には、オペアンプ１からの負帰還を行うためのオペアンプ１の出力と、所定の電圧との入力を切り替えるスイッチＳ６が接続されている。さらに、スイッチＳ４のＢ側（所定の電圧の入力側）には、２つの所定の電圧Ｖｒｅｆ１およびＶｒｅｆ２を切り替えるスチッチＳ４が接続されている。

次に、オペアンプ１の通常動作について説明する。オペアンプ１の通常動作時は、スイッチＳ５をＡ側（ＤＡＣ回路８の出力側）にし、スイッチＳ６をＡ側にすることにより、オペアンプ１は、ボルテージフォロワの回路として動作する。

次に、オペアンプ１の動作確認動作確認を行うための手順を以下に説明する。まず、スイッチＳ１およびＳ２をＢ側に切り替える。これにより、オペアンプ１の負帰還はなくなり、オペアンプ１はコンパレータとして動作する。次に、スイッチＳ３およびＳ４をＡ側に切り替える。これにより、オペアンプ１の正極性入力端子は、Ｖｒｅｆ１を入力し、負極性入力端子は、Ｖｒｅｆ２を入力することになる。ここで、Ｖｒｅｆ１およびＶｒｅｆ２は予め生成された電圧であり、Ｖｒｅｆ１の電圧値は、Ｖｒｅｆ２の電圧値より大きい値とする。なお、Ｖｒｅｆ１とＶｒｅｆ２との電圧値の差は、オペアンプ１の入出力オフセット値よりも大きい値とする。このとき、オペアンプ１は、負極性入力端子に入力したＶｒｅｆ２より、正極性入力端子に入力したＶｒｅｆ１の電圧の方が高いため、「Ｈ」レベルの信号を出力する。このオペアンプ１からの出力を、判定回路３が検出し、自身が記憶する期待値「Ｈ」と比較する。ここで、オペアンプ１の出力が「Ｌ」レベルであった場合、判定回路３は、オペアンプ１に不具合があると判定できる。なお、判定回路３が記憶する期待値は、制御回路より与えられたものである。

次に、オペアンプ１のコンパレータ動作に不具合があり、オペアンプ１は「Ｈ」レベルしか出力できない場合も考えられる。したがって、スイッチＳ３およびＳ４をＢ側に切り替え、オペアンプ１の正極性入力端子にＶｒｅｆ２を入力し、負極性入力端子にＶｒｅｆ１を入力する。このとき、オペアンプ１は、正極性入力端子に入力したＶｒｅｆ２よりも、負極性入力端子に入力したＶｒｅｆ１の電圧値の方が高いため、「Ｌ」レベルを出力する。このオペアンプ１からの出力を、判定回路３が検出し、自身が記憶する期待値「Ｌ」と比較する。ここで、オペアンプ１の出力が「Ｈ」レベルであった場合、判定回路３は、オペアンプ１に不具合があると判定できる。なお、スイッチＳ３〜Ｓ６は、制御回路によって切り替えられるものとする。

〔実施形態２〕
次に、本発明に係る第２の実施形態について、図１６〜図２２を参照して、以下に説明する。なお、なお、実施形態２の説明に関しては、実施形態１と異なる箇所についてのみ説明し、重複する箇所についてはその説明を省略する。

まず、実施形態１と実施形態２の違いについて簡単に説明する。実施形態１は、ＤＡＣ回路８の出力と、予備のＤＡＣ回路２８の出力を、オペアンプ１において比較している。一方、実施形態２は、互いに隣接する２つのＤＡＣ回路８を一組とし、互いのＤＡＣ回路８からの出力を、オペアンプ１において比較する。

（表示駆動用半導体集積回路２０の構成）
図１６を参照して、本発明の表示駆動用半導体集積回路（以下、集積回路とする）２０の構成について説明する。図１６は、集積回路２０（表示装置駆動用の集積回路）の構成を示す説明図である。

オペアンプ１は、自身に直列に接続されるＤＡＣ回路８からの出力を、自身の正極性入力端子に入力する。さらに、オペアンプ１は、自身に隣り合うオペアンプに直列に接続されるＤＡＣ回路８からの出力を、自身の負極性入力端子に入力する。具値的には、同図に示すように、オペアンプ１−１は、ＤＡＣ回路８−１からの出力を、自身の正極性入力端子に入力し、ＤＡＣ回路８−２にからの出力を、スイッチ２ａを介して自身の負極性入力端子に入力する。同様に、オペアンプ１−２は、ＤＡＣ回路８−２からの出力を、自身の正極性入力端子に入力し、ＤＡＣ回路８−１からの出力を、スイッチ２ａを介して自身の負極性入力端子に入力する。また、集積回路２０は、予備のサンプリング回路２６Ａおよび２６Ｂと、予備のホールド回路２７Ａおよび２７Ｂと、予備のＤＡＣ回路２８Ａおよび２８Ｂと、オペアンプ２１Ａおよび２１Ｂと、プルアップ・プルダウン回路２５Ａおよび２５Ｂとを備えている。オペアンプ２１Ａにおいても、ＤＡＣ回路２８Ａからの出力を自身の正極性入力端子に、ＤＡＣ回路２８Ｂからの出力を、スイッチ２ａを介して自身の負極性入力端子に入力する。さらに、オペアンプ２１Ｂにおいても、ＤＡＣ回路２８Ｂからの出力を、自身の正極性入力端子に、ＤＡＣ回路２８Ａからの出力を、スイッチ２ａを介して自身の負極性入力端子に入力している。

（集積回路２０の通常動作）
集積回路２０における通常動作においては、実施形態１と同様に、制御回路は、ｔｅｓｔ信号を「Ｌ」レベルに、ｔｅｓｔＢ信号を「Ｈ」レベルにする。これにより、ＤＡＣ回路８は、ホールド回路７より入力した階調データを階調電圧信号に変換し、階調電圧としてオペアンプ１の正極性入力端子に出力する。ここでオペアンプ１の出力は、スイッチ２ｂがＯＮしているため、自身の負極性入力端子への負帰還となる。これにより、オペアンプ１は、ボルテージフォロワとして動作する。よって、オペアンプ１は、ＤＡＣ回路８からの階調電圧をバッファし、対応する各出力端子ＯＵＴ１〜ＯＵＴｎに出力する。

（動作確認テストの切り替え）
集積回路２０における動作確認テストへの切り替えは、制御回路がｔｅｓｔ信号を「Ｈ」レベルとし、ｔｅｓｔＢ信号を「Ｌ」レベルとする。まず、スイッチ２ａがＯＮとなることにより、サンプリング回路２６Ａおよび奇数番目のサンプリング回路６（サンプリング回路６−１，６−３，・・・，６−（ｎ−１））には、ＴＳＴＲ１信号が入力される。さらに、サンプリング回路２６Ｂおよび偶数番目のサンプリング回路６（サンプリング回路６−２，６−３，・・・，６−ｎ）には、ＴＳＴＲ２信号が入力される。さらに、スイッチ２ａがＯＮとなることにより、奇数番目のオペアンプ１の負極性入力端子には、隣り合う偶数番目のＤＡＣ回路８からの出力が入力され、偶数番目のオペアンプ１の負極性入力端子には、隣り合う奇数番目のＤＡＣ回路８からの出力が入力される。また、ｔｅｓｔＢ信号が「Ｌ」レベルとなることにより、スイッチ２ｂはＯＦＦとなる。これにより、オペアンプ１における、自身の出力の負極性入力端子への負帰還が遮断されることになる。その結果、オペアンプ１は、自身に直列に接続されたＤＡＣ回路８からの出力と、隣り合うＤＡＣ回路８からの出力とを比較するコンパレータとなる。

（実施形態２の動作確認テスト１）
次に、第２の実施形態に係る、動作確認テストの１つ目の手順を、図１７を参照して以下に説明する。図１７は、第２の実施形態に係る、動作確認テストの１つ目の手順を示すフローチャート図である。

まず、制御回路はｔｅｓｔ信号を「Ｈ」レベルに、ｔｅｓｔＢ信号を「Ｌ」レベルにする（Ｓ１０１）。これにより、オペアンプ１はコンパレータとして動作する（Ｓ１０２）。次に、制御回路は、奇数番目の判定回路３（判定回路３−１，３−３，・・・，３−（ｎ−１））の期待値を「Ｌ」レベルに設定する。一方、制御回路は、偶数番目の判定回路３（判定回路３−２，３−４，・・・，３−ｎ）の期待値を「Ｈ」レベルに設定する。

次に、制御回路は、自身が備えるカウンタｍを０に初期化する（Ｓ１０３）。さらに、制御回路は、ＴＳＴＲ１をアクティブにし、サンプリング回路２６Ａおよび奇数番目のサンプリング回路６がデータバスを介して、階調ｍの階調データを入力する。また、制御回路は、ＴＳＴＲ２をアクティブにし、サンプリング回路２６Ｂおよび偶数番目のサンプリング回路６がデータバスを介して、階調ｍ＋１の階調データを入力する（Ｓ１０４）。

ここで、カウンタｍの値が０の場合を考えると、奇数番目のオペアンプ１は、自身の正極性入力端子に階調０の階調電圧を、自身に直列に接続される、奇数番目のＤＡＣ回路８より入力する。また、奇数番目のオペアンプ１は、自身の負極性入力端子に階調１の階調電圧を、隣り合う偶数番目のＤＡＣ回路８より入力する。ここで、オペアンプ１の２つの入力端子に接続するＤＡＣ回路８が正常であれば、奇数番目のオペアンプ１の出力は「Ｌ」になる。一方、偶数番目のオペアンプ１は、自身の正極性入力端子に階調１の階調電圧を、自身に直列に接続される、偶数番目のＤＡＣ回路８より入力する。また、偶数番目のオペアンプ１は、自身の負極性入力端子に階調０の階調電圧を、隣り合う奇数番目のＤＡＣ回路８より入力する。ここで、オペアンプ１の２つの入力端子に接続するＤＡＣ回路８が正常であれば、偶数番目のオペアンプ１の出力は「Ｈ」になる。

次に、判定回路３は、オペアンプ１からの出力信号のレベルが、自身が記憶する期待値に合致するかを判定する（Ｓ１０５）。ここで、オペアンプ１からの出力が、期待値と異なる場合、判定回路３は、判定フラグ４に「Ｈ」フラグを出力する（Ｓ１０６）。以上のＳ１０４〜Ｓ１０６までの処理を、カウンタｍの値を１つづつ増やし、カウンタｍの値がｎ−１となるまで繰り返し行う（Ｓ１０７，Ｓ１０８）。

（実施形態２の動作確認テスト２）
次に、第２の実施形態に係る、動作確認テストの２つ目の手順を、図１８を参照して以下に説明する。図１８は、第２の実施形態に係る、動作確認テストの２つ目の手順を示すフローチャート図である。

第２の実施形態における動作確認テスト２は、第２の実施形態における動作確認テスト１における、奇数番目と偶数番目との階調の電圧関係を逆にした動作確認であり、その他は、第２の実施形態における動作確認テストと同様である。

まず、制御回路は、奇数番目の判定回路３の期待値を「Ｈ」に設定し、一方、偶数番目の判定回路３の期待値を「Ｌ」に設定する。さらに、制御回路は、自身が備えるカウンタｍを０に初期化する（Ｓ１１１）。

次に、制御回路は、ＴＳＴＲ１をアクティブにし、サンプリング回路２６Ａおよび奇数番目のサンプリング回路６がデータバスを介して、階調ｍ＋１の階調データを入力する。また、制御回路は、ＴＳＴＲ２をアクティブにし、サンプリング回路２６Ｂおよび偶数番目のサンプリング回路６がデータバスを介して、階調ｍの階調データを入力する（Ｓ１１２）。

ここで、カウンタｍの値が０の場合を考えると、奇数番目のオペアンプ１は、自身の正極性入力端子に階調１の階調電圧を、自身に直列に接続される、奇数番目のＤＡＣ回路８より入力する。また、奇数番目のオペアンプ１は、自身の負極性入力端子に階調０の階調電圧を、隣り合う偶数番目のＤＡＣ回路８より入力する。ここで、オペアンプ１の２つの入力端子に接続するＤＡＣ回路８が正常であれば、奇数番目のオペアンプ１の出力は「Ｈ」レベルになる。一方、偶数番目のオペアンプ１は、自身の正極性入力端子に階調０の階調電圧を、自身に直列に接続される、偶数番目のＤＡＣ回路８より入力する。また、偶数番目のオペアンプ１は、自身の負極性入力端子に階調１の階調電圧を、隣り合う奇数番目のＤＡＣ回路８より入力する。ここで、オペアンプ１の２つの入力端子に接続するＤＡＣ回路８が正常であれば、偶数番目のオペアンプ１の出力は「Ｌ」レベルになる。

次に、判定回路３はオペアンプ１からの出力のレベルと、自身が記憶する期待値とを比較する（Ｓ１１３）。ここで、判定回路３は、オペアンプ１からの出力が期待値と異なる場合、判定フラグ４に「Ｈ」フラグを出力する。以上のＳ１１２〜Ｓ１１４の処理を、カウンタｍの値を１つづつ増やし、カウンタｍの値がｎ−１となるまで繰り返し行う（Ｓ１１５、Ｓ１１６）。

（実施形態２の動作確認テスト３）
次に、第２の実施形態に係る、動作確認テストの３つ目の手順を、図１９を参照して以下に説明する。図１９は、第２の実施形態に係る、動作確認テストの３つ目の手順を示すフローチャート図である。

第１の実施形態の動作確認テスト３において説明したように、ＤＡＣ回路８において、出力がオープンとなる不具合がある場合、実行済の確認テストによる、オペアンプ１の入力された階調電圧を、オペアンプ１が保持し続け、実施形態２の動作確認テスト１および２において、不具合を検出できない場合がある。

まず、動作確認テスト１〜２と同様に、制御回路は、自身が備えるカウンタｍの値を０に初期化する（Ｓ１２１）。また、集積回路２０は、ＤＡＣ回路８の正極性入力端子に、プルアップ・プルダウン回路５を接続している。ここで、奇数番目のオペアンプ１の正極性入力端子をプルアップするように、制御回路は、プルアップ・プルダウン回路５を制御する（Ｓ１２２）。結果、奇数番目のＤＡＣ回路８の出力がオープンとなる場合に、奇数番目のオペアンプ１の正極性入力端子に高い電圧を入力することになる。一方、偶数番目のオペアンプ１の正極性入力端子については、プルダウンとなるように、制御回路は、プルアップ・プルダウン回路５を制御する（Ｓ１２２）。結果、偶数番目のＤＡＣ回路８の出力がオープンとなる場合に、偶数番目のオペアンプ１の正極性入力端子に低い電圧を入力することになる。

この後のＳ１２３〜Ｓ１２７の処理については、第２の実施形態の動作確認テスト１と同様であるため、ここではその説明を省略する。

（実施形態２の動作確認テスト４）
次に、第２の実施形態に係る、動作確認テストの４つ目の手順を、図２０を参照して以下に説明する。図２０は、第２の実施形態に係る、動作確認テストの４つ目の手順を示すフローチャート図である。

ここでは、上記の動作確認テスト３と同様の不具合を検出することを目的としている。まず、これまでの動作確認テストと同様に、制御回路は、自身が備えるカウンタｍの値を０に初期化する（Ｓ１３１）。次に、制御回路は、奇数番目のオペアンプ１の正極性入力端子をプルダウンするように、プルアップ・プルダウン回路５を制御する（Ｓ１２２）。結果、奇数番目のＤＡＣ回路８の出力がオープンとなる場合に、奇数番目のオペアンプ１の正極性入力端子に低い電圧を入力することになる。一方、偶数番目のオペアンプ１の正極性入力端子については、プルアップとなるように、制御回路は、プルアップ・プルダウン回路５を制御する（Ｓ１２２）。結果、偶数番目のＤＡＣ回路８の出力がオープンとなる場合に、偶数番目のオペアンプ１の正極性入力端子に高い電圧を入力することになる。

この後のＳ１３３〜Ｓ１３７の処理については、第２の実施形態の動作確認テスト２と同様であるため、ここではその説明を省略する。

（実施形態２の動作確認テスト５）
次に、第２の実施形態に係る、動作確認テストの５つ目の手順を、図２１を参照して以下に説明する。図２１は、第２の実施形態に係る、動作確認テストの５つ目の手順を示すフローチャート図である。

第１の実施形態の動作確認テスト５において説明したように、ＤＡＣ回路８においては、自身における隣接する２つ階調がショートするという不具合が発生する場合がある。第２の実施形態の動作確認テスト５においては、このような不具合を検出することが目的である。

同図に示すように、まず、制御回路は、自身が備えるカウンタｍの値を０に初期化する（Ｓ１４１）。次に、ＴＳＴＲ１およびＴＳＴＲ２をアクティブにし、さらに、データバスを介して、階調ｍの階調データを、サンプリング回路２６Ａ、サンプリング回路２６Ｂ、およびサンプリング回路６が入力する。さらに、データＬＯＡＤ信号をアクティブにすることにより、奇数番目のＤＡＣ回路８および偶数番目のＤＡＣ回路８は、同じ階調ｍの階調電圧を出力することになる（Ｓ１４２）。次に、図示しないスイッチを介して、制御回路は、オペアンプ１の正極性入力端子と負極性入力端子とをショートさせる。このオペアンプ１の正極性入力端子と負極性入力端子とをショートさせたことにより、オペアンプ１の正極性入力端子および負極性入力端子は、同じ階調電圧を入力することになる。次に、オペアンプ１の正極性入力端子と負極性入力端子とをショートした場合の、オペアンプの出力のレベルを、判定回路３は、期待値として記憶する（Ｓ１４３）。

次に、図示しないスイッチをＯＦＦにして、オペアンプ１の正極性入力端子と負極性入力端子とのショートを解除する。このとき、奇数番目のオペアンプ１の正極性入力端子は、自身に直列に接続された奇数番目のＤＡＣ回路８からの、階調ｍの階調電圧が入力され、負極性入力端子には、自身に隣り合う偶数番目のＤＡＣ回路８からの、階調ｍの階調電圧が入力される。一方、偶数番目のオペアンプ１の正極性入力端子は、自身に直列に接続された偶数番目のＤＡＣ回路８からの、階調ｍの階調電圧が入力され、負極性入力端子には、自身に隣り合う奇数番目のＤＡＣ回路８からの、階調ｍの階調電圧が入力される。ここで、判定回路３は、自身が記憶した期待値と、オペアンプ１からの出力とを比較する（Ｓ１４４）。さらに、判定回路３は、オペアンプ１からの出力が、自身が記憶する期待値と異なる場合は、判定フラグ４に「Ｈ」フラグを出力する。さらに、判定フラグ４は、判定回路３より入力した「Ｈ」フラグを、自身の内部に記憶する。

次に、制御回路は、図示しないスイッチを用いて、ＤＡＣ回路８からの、オペアンプ１の正極性入力端子に入力される信号と、負極性入力端子に入力される信号とを入れ替える（Ｓ１４６）。この後、Ｓ１４７の処理と同じ処理を行う（Ｓ１４７）。また、Ｓ１４５と同様に、判定回路３は、オペアンプ１からの出力が、自身が記憶する期待値と異なる場合には、判定フラグ４に「Ｈ」を出力する（Ｓ１４８）。

以上のＳ１４２〜Ｓ１４８の処理を、カウンタｍの値がｎとなるまで、カウンタｍの値を１つ増加させて繰り返し行う（Ｓ１４９、Ｓ１５０）。

（実施形態２の自己修復）
次に、判定フラグ４が「Ｈ」を記憶している場合、言い換えれば、上記動作確認テスト１〜５において、ＤＡＣ回路８のいずれかに不具合があると判定回路３が判定した場合の修復について、図２２を参照して以下に説明する。図２２は、不良と判定したＤＡＣ回路８と、予備のＤＡＣ回路２８Ａおよび２８Ｂとを切り替え、自己修復する手順を示すフローチャート図である。

まず、制御回路は、判定フラグ４が「Ｈ」を記憶しているかどうかを検出する（Ｓ１５１）。制御回路は、判定フラグ４が「Ｈ」を記憶していないことを検出した場合は、Ｓ１５３の処理に移行する。一方、制御回路が、「Ｈ」を記憶している判定フラグ４を検出した場合、「Ｈ」を記憶する判定フラグ４に対応するＤＡＣ回路８を、予備のＤＡＣ回路２８Ａまたは２８Ｂに切り替える。ここで、実施形態２においては、２つのＤＡＣ回路８を１組として動作確認を行っているため、判定フラグ４が「Ｈ」フラグを記憶していたとしても、１組のうちの、どちらのＤＡＣ回路が不良なのか判断がつかない。したがって、実施形態２においては、「Ｈ」を記憶する判定フラグ４に対応する１組のＤＡＣ回路８を、言い換えれば、奇数番目および偶数番目の２つのＤＡＣ回路８を、予備のＤＡＣ回路２８Ａおよび２８Ｂに切り替える（Ｓ１５２）。具体的な説明として、以下においては、ＤＡＣ回路８−１に不具合があるものとして説明する。

ここで、ＤＡＣ回路８−１に不具合があった場合、動作確認テスト１〜５によって、判定回路３−１および３−２は、ともに「Ｈ」を判定フラグ４−１および４−２に出力することになる。さらに判定フラグ４−１および４−２は、判定回路３−１および３−２より入力した「Ｈ」フラグをスイッチ２ｃおよび２ｄに出力し、スイッチ２ｃをＯＦＦ、スイッチ２ｄをＯＮする。結果、サンプリング回路２６ＡはＳＴＲ１信号を入力し、サンプリング回路２６ＢはＳＴＲ２信号を入力する。これにより、サンプリング回路２６Ａは、液晶駆動用信号出力端子ＯＵＴ１に対応する階調データをデータバスより取得することになり、また、サンプリング回路２６Ｂは、液晶駆動用信号出力端子ＯＵＴ２に対応する階調データをデータバスより取得することになる。さらに、スイッチ２ｃがＯＦＦとなることにより、オペアンプ１−１の出力と、液晶駆動用信号出力端子ＯＵＴ１との接続は遮断され、オペアンプ１−２の出力と、液晶駆動用信号出力端子ＯＵＴ２との接続も遮断される。さらに、スイッチ２ｄがＯＮしたことにより、オペアンプ２１Ａの出力は、液晶駆動用信号出力端子ＯＵＴ１に接続し、オペアンプ２１Ｂの出力は、液晶駆動用信号出力端子ＯＵＴ２に接続する。

以上のように、不具合があるＤＡＣ回路８と、これに対となるＤＡＣ回路８とを１組として、予備のＤＡＣ回路２８Ａおよび２８Ｂに切り替えることにより、不具合のあるＤＡＣ回路８を予備のＤＡＣ回路２６Ａまたは２６Ｂに切り替えることができる。

次に、制御回路は、ｔｅｓｔ信号を「Ｌ」、ｔｅｓｔＢ信号を「Ｈ」にし、通常動作に移行する（Ｓ１５３）。

〔実施形態３〕
以上に説明した実施形態１および実施形態２においては、出力回路ブロック３０（図２を参照）からの階調電圧と、予備出力回路ブロック４０（図２を参照）からの階調電圧とを切り替える切替回路６０（図２を参照）は、集積回路１０および２０に備えられる構成であったが、本発明はこれに限るものではなく、切替回路６０が、表示パネル側に備えられる構成であってもよい。

以下に、表示パネル側に切替回路６０を備えた表示部９０’の構成および動作を、本発明に係る第３の実施形態として説明する。なお、本実施形態では、実施形態１と異なる箇所について説明し、重複する箇所についてはその説明を省略する。

（表示部９０’の概略構成）
まず、図２３を参照して、本実施形態に係る表示部９０’の概略構成を説明する。図２３は、表示部９０’の概略構成を示すブロック図である。

図２３に示すように、表示部９０’は、表示パネル８０’と、外部より入力される階調データに基づき表示パネル８０’を駆動する集積回路１０’（駆動回路）とを備えている。ここで、集積回路１０’において、実施形態１の集積回路１０と異なる点は、切替回路６０を備えていないことであり、その他の構成は、集積回路１０と同じ構成である。また、表示パネル８０’において、実施形態１の表示パネル８０と異なる点は、切替回路６０を備えていることであり、その他の構成は、表示パネル８０と同じ構成である。

（表示部９０’の構成）
次に、図２４を参照して、本実施形態に係る表示部９０’の、より詳細な構成を説明する。図２４は、集積回路１０’の構成を示すブロック図である。

図２４に示すよに、集積回路１０’は、階調データ入力端子（図示しない）より、データバスを介してｎ個の出力端子ＯＵＴ１〜ＯＵＴｎの各々に対応する階調データが入力されるｎ個のサンプリング回路６と、ｎ個のホールド回路７と、階調データを階調電圧信号に変換するＤＡＣ回路８と、ＤＡＣ回路８からの階調電圧信号に対するバッファ回路の役割を有するオペアンプ１と、ｎ個の判定回路３と、ｎ個のプルアップ・プルダウン回路５とを備えている。

さらに、図２４に示すように、集積回路１０’は、ｔｅｓｔ信号によってＯＮ，ＯＦＦが切替わる複数のスイッチ２ａと、ｔｅｓｔＢ信号によってＯＮ，ＯＦＦが切替わる複数のスイッチ２ｂと、ＬＦ信号によってＯＮ，ＯＦＦが切替わる複数のスイッチ２ｆと、を備えている。なお、スイッチ２ａ、２ｂおよび２ｆは、「Ｈ」の信号を入力された場合にＯＮとなり、「Ｌ」の信号を入力された場合にＯＦＦとなる。さらに、集積回路１０’予備のサンプリング回路２６と、予備のホールド回路２７と、予備のＤＡＣ回路２８と、予備のオペアンプ２１と、予備の出力端子ＯＵＴ０とを、各１回路づつ備えている。

一方、表示パネル８０’は、図２４に示すように、集積回路１０’が備える出力端子ＯＵＴ１〜ＯＵＴｎの各々に接続する接続端子（図示せず）と、判定フラグ９−１〜９−ｎ（以下、総称する場合は、判定フラグ９とする）と、制御回路（図示せず）からのＬＦ信号によってＯＮ，ＯＦＦが切替わるスイッチ２ｆと、ＬＦ信号の反転信号であるＬＦＢ信号によってＯＮ，ＯＦＦが切替わるスイッチ２ｅと、判定フラグ９からの出力信号であるＦｌａｇ１〜ＦｌａｇｎによってＯＮ，ＯＦＦが切替わるスイッチ２ｃおよび２ｄと、を備えている。なお、スイッチ２ｄ、２ｅ、および２ｆは、「Ｈ」の信号を入力された場合にＯＮとなり、「Ｌ」の信号を入力された場合にＯＦＦとなる。また、スイッチ２ｃは、「Ｌ」の信号を入力された場合にＯＮとなり、「Ｈ」の信号を入力された場合にＯＦＦとなる。

また、本実施形態における表示パネル８０’は、液晶表示パネルであり、図２４に示すように、集積回路１０’の出力端子ＯＵＴの各々に、スイッチ２ｅおよび２ｃを介して、データ信号線ＳＬ−１〜ＳＬ−ｎ（以下、総称する場合、データ信号線ＳＬとする）が接続されている。また、データ信号線ＳＬの各々には、走査信号線ＧＬの本数と同数の画素Ｐが接続されている。なお、図２４においては、データ信号線ＳＬ−１に接続する画素Ｐを画素Ｐ−１とし、データ信号線ＳＬ−ｎに接続する画素Ｐを画素Ｐ−ｎとしている。

（実施形態３の自己修復）
次に、本実施形態に係る表示部９０’において、動作確認テストを行った結果、判定フラグ４が「Ｈ」フラグを記憶している場合での、自己修復動作について説明する。なお、本実施形態における、動作確認テストの方法は、実施形態１に述べた動作確認テスト１〜５と同様であるため、ここでは、動作確認テストの説明は省略する。

まず、動作確認テスト１〜５が終了した時点においては、ｔｅｓｔ信号は「Ｈ」であり、ｔｅｓｔＢ信号は「Ｌ」となっている。したがって、オペアンプ１と出力端子ＯＵＴとの接続は、スイッチ２ｂによって切り離されている。ここで、制御回路は、動作確認テスト１〜５が完了した後、「Ｈ」のＬＦ信号を出力するとともに、「Ｌ」のＬＦＢ信号を出力する。この「Ｈ」のＬＦ信号が出力されることにより、スイッチ２ｆはＯＮし、判定フラグ４の各々は、各出力端子ＯＵＴを介して、各判定フラグ９に接続することになる。さらに、判定フラグ４の各々は、自身が記憶する「Ｈ」フラグまたは「Ｌ」フラグを、Ｆｌａｇ１〜Ｆｌａｇｎとして、各出力端子ＯＵＴを介して、各判定フラグ９に出力する。各判定フラグ９は、判定フラグ４より出力されたＦｌａｇ１〜Ｆｌａｇｎを、自身の内部メモリに記憶するとともに、自身に接続するスイッチ２ｃおよび２ｄに出力する。なお、ＬＦ信号が「Ｈ」の期間、ＬＦＢ信号が「Ｌ」となることにより、各スイッチ２ｅはＯＦＦとなる。これにより、判定フラグ４が出力するＦｌａｇ１〜Ｆｌａｇｎが、データ信号線ＳＬ−１〜ＳＬ−ｎに出力されることを防止し、結果、判定フラグ４が出力するＦｌａｇ１〜Ｆｌａｇｎが、画素Ｐに影響を及ぼすことはない。

以下に、表示部９０’における自己修復動作の詳細な説明として、出力端子ＯＵＴ１に対応する判定フラグ４−１が「Ｈ」フラグを記憶している場合を例にとって説明する。

まず、出力端子ＯＵＴ１に対応する判定フラグ４−１が「Ｈ」フラグを記憶している場合、言い換えれば、ＤＡＣ回路８−１が不良であった場合、判定フラグ９−１は、判定フラグ４より「Ｈ」フラグが出力され、出力された「Ｈ」フラグを、自身が備える内部メモリに記録する。なお、この例においては、判定フラグ４−２〜４−ｎは、「Ｌ」フラグを記録しているものとする。

次に、判定フラグ９−１は、「Ｈ」フラグのＦｌａｇ１を、自身に接続するスイッチ２ｃおよび２ｄに出力する。これにより、判定フラグ９−１に接続するスイッチ２ｃは、出力端子ＯＵＴ１とデータ信号線ＳＬ−１との接続を切断することになり、さらに、判定フラグ９−１に接続するスイッチ２ｄは、出力端子ＯＵＴ０とデータ信号線ＳＬ−１とを接続することになる。一方、判定フラグ９−２〜９−ｎの各々は、自身に接続するスイッチ２ｃおよび２ｄに、「Ｌ」フラグのＦｌａｇ２〜Ｆｌａｇｎを出力するため、判定フラグ９−２〜９−ｎに接続するスイッチ２ｃはＯＮとなり、判定フラグ９−２〜９−ｎに接続するスイッチ２ｄはＯＦＦとなる。結果、データ信号線ＳＬ−２〜ＳＬ−ｎの各々は、スイッチ２ｅを介して、出力端子ＯＵＴ２〜ＯＵＴｎの各々に接続することになる。

各判定フラグ９が、判定フラグ４からのＦｌａｇ１〜Ｆｌａｇｎに基づいて、自身に接続するスイッチ２ｃおよび２ｄを切り替えた後、制御回路は、「Ｌ」のＬＦ信号を出力するとももに、「Ｈ」のＬＦＢ信号を出力する。これにより、出力端子ＯＵＴ２〜ＯＵＴｎの各々と、データ信号線ＳＬ−２〜ＳＬ−ｎの各々とが接続することになる。

次に、制御回路が、「Ｌ」のＬＦ信号を出力した後、「Ｌ」のｔｅｓｔ信号と、「Ｈ」のｔｅｓｔＢ信号を出力することにより、データ信号線ＳＬ−１は、出力端子ＯＵＴ０を介して、オペアンプ２１の出力に接続し、一方、データ信号線ＳＬ−２〜ＳＬ−ｎの各々は、出力端子ＯＵＴ２〜ＯＵＴｎを介して、オペアンプ１−２〜１−ｎに接続する。なお、サンプリング回路６−１に接続するスイッチ２ｄは、判定フラグ４−１からのＦｌａｇ１によってＯＮしているため、サンプリング回路６−１に入力される階調データ（データ信号線ＳＬ−１に対応する階調データ）は、サンプリング回路２６にも入力される。結果、データ信号線ＳＬ−１には、データ信号線ＳＬ−１に対応する階調データが、出力端子ＯＵＴ１の代わりに、出力端子ＯＵＴ０より入力される。なお、サンプリング回路６および予備のサンプリング回路２６の各々に入力される階調データの切替については、実施形態１における動作と同様でため、ここでは、その詳細な説明を省略する。

以上のように、表示部９０’は、自己修復動作を行うことにより、不良と検出されたＤＡＣ回路８の代わりに、予備のＤＡＣ回路２８を用いて、データ信号線ＳＬに正常な階調電圧を出力することができる。なお、実施形態１と同様に、本実施形態においても、予備のＤＡＣ回路２８に対応する、予備のサンプリング回路２６およびホールド回路２７を備えている。したがって、ＤＡＣ回路８だけでなく、サンプリング回路６またはホールド回路７に不具合があった場合においても、予備のサンプリング回路２６およびホールド回路２８に切り替えることができる。

次に、表示部９０’における、電源投入から、動作確認テストを行い、通常動作に移行するまでの手順を、図２５を参照して以下に説明する。図２５は、表示部９０’の電源投入から、動作確認テストを行い通常動作に移行するまでの処理手順を示すフローチャート図である。

図２５に示すように、まず、表示部９０’は、ユーザーによって電源投入されたことを検出すると、集積回路１０を初期化することにより、判定フラグ４が記憶する全てのフラグを「Ｌ」フラグにする（Ｓ１６１）。次に、制御回路は、ｔｅｓｔ信号を「Ｈ」に、ｔｅｓｔＢ信号を「Ｌ」にし、集積回路１０’を動作確認テストの状態に切り替える（Ｓ１６２）。次に、制御回路および集積回路１０は、上述した動作確認テストを行う（Ｓ１６３）。さらに、全ての動作確認テスト１〜５が終了したか否かを、制御回路は確認する（Ｓ１６４）。このＳ１６４において、制御回路が、全ての動作確認テスト１〜５が完了していないことを検出すると、表示部９０’は、制御回路からの指示に基づき、処理をＳ１６３に移行し、未完了の動作確認テストを行う。一方、Ｓ１６４において、制御回路は、表示部９０’において全ての動作確認テストが完了したことを確認すると、「Ｈ」のＬＦ信号および「Ｌ」のＬＦＢ信号を出力し、不良となる回路（サンプリング回路６、ホールド回路７、ＤＡＣ回路９、オペアンプ１）を検出した場合は、当該不良回路を、予備の回路（サンプリング回路２６、ホールド回路２７、ＤＡＣ回路２９、オペアンプ２１）に切替、通常動作に移行する（Ｓ１６５）。

なお、本実施形態における表示部９０’においては、判定回路３−１における判定結果であるフラグを記憶する回路として、判定フラグ４および判定フラグ９を備える構成であるが、表示部９０’の変形例として、判定フラグ９、スイッチ２ｆ、スイッチ２ｅを備えず、判定フラグ４が、スイッチ２ｃおよび２ｄを制御する構成であってもよい。この場合、スイッチ２ｆおよび２ｅを制御するＬＦ信号およびＬＦＢ信号も不要となる一方、判定フラグ４と、スイッチ２ｃおよび２ｄを接続するための配線および接続端子が必要となる。

〔実施形態４〕
以上に説明した実施形態１〜実施形態３においては、集積回路と表示パネルとが、出力端子ＯＵＴを介して接続する構成であったが、出力端子ＯＵＴを介さず、集積回路と表示パネルとが一体となる表示装置も、本発明の範疇に含むものである。

以下に、集積回路と表示パネルとが一体となる表示部９０”を、第４の実施形態として、図２６を参照して説明する。なお、本実施形態に係る表示部９０”は、実施形態１に係る表示部９０の変形例であり、本実施形態では、実施形態１と異なる箇所について説明し、重複する箇所についてはその説明を省略する。

（表示部９０”の構成）
まず、図２６を参照して、本実施形態に係る表示部９０”の構成を説明する。図２６は、表示部９０”の構成を示すブロック図である。

図２６に示すように、表示部９０”は、実施形態１に示した集積回路１０と表示パネル８０との区別はなく、オペアンプ１および２１の出力が、スイッチ２ｂ、２ｃ、および２ｄを介して、データ信号線ＳＬに直接接続している。つまり、本実施形態の表示部９０”において、実施形態１の表示部９０と異なる点は、出力端子ＯＵＴを備えているか否かの違いであり、その他の構成は実施形態１の表示部９０と同じである。

なお、本実施形態においては、実施形態１の変形例として説明したが、実施形態２および３も同様に、出力端子ＯＵＴを介さず、集積回路と表示パネルとを一体にした表示装置も、本発明の範疇に含まれることは言うまでもない。

（テレビジョンシステム）
次に、実施形態１に係る表示部９０を備えるテレビジョンシステム３００について、図２７を参照して説明する。なお、図２７は、テレビジョンシステム３００の構成を示すブロック図である。なお、以下では、テレビジョンシステム３００が、実施形態１に係る表示部９０を備えるものとして説明するが、本発明に係るテレビジョンシステムは、これに限るものではなく、表示部９０の代わりに、実施形態２〜４に係る表示装置を備える構成であってもよい。

（テレビジョンシステム３００の構成）
図２７に示すように、テレビジョンシステム３００は、放送波を受信するアンテナ３０１と、受信した放送波を映像音声信号に復調するチューナー部３０２と、復調された映像音声信号を、映像信号と音声信号とに分離する信号分離部３０３と、分離された映像信号をデジタル映像信号に復号する映像信号処理部３０４と、復号されたデジタル映像信号を、階調データとして取得し、取得した階調データに基づいて映像を表示パネル８０（図２を参照）に表示する表示部９０と、分離された音声信号をデジタル音声信号に復号する音声信号処理部３０５と、復号されたデジタル音声信号を、アナログ音声信号に変換した後、変換したアナログ音声信号を音声としてスピーカより出力する音声信号出力部３０６とを、備えている。

（テレビジョンシステム３００の動作）
次に、テレビジョンシステム３００における動作処理を説明する。まず、放送局からの放送波を、アンテナ３０１が受信し、受信した放送波を、チューナー部３０２に出力する。チューナー部３０２は、出力された放送波を映像音声信号に復調し、信号分離部３０３に出力する。信号分離部３０３は、出力された映像音声信号を、映像信号と音声信号とに分離し、それぞれを映像信号処理部３０４および音声信号処理部３０５に出力する。映像信号処理部３０４は、出力された映像信号をデジタル映像信号に復号し、復号したデジタル映像信号を階調データとして表示部９０に出力する。表示部９０は、出力された階調データを、自身が備える表示パネル８０を用いて表示する。一方、音声信号処理部３０５は、信号分離部３０３によって分離された音声信号を、デジタル音声信号に復号し、音声出力部３０６に出力する。音声信号出力部３０６は、出力されたデジタル音声信号をアナログ音声信号に変換した後、自身が備えるスピーカを用いて、アナログ音声信号を音声として出力する。

なお、本発明に係るテレビジョンシステム３００は、映像音声信号を取得する手段として、アンテナ３０１およびチューナー部３０２を用いて放送局より取得する構成としたが、本発明はこれに限るものではなく、記録媒体より当該記録媒体に記録されたコンテンツデータを読み出す、ＤＶＤプレーヤー等のコンテンツ読み取り装置や、インターネット等よりＰＣ（パーソナルコンピュータ）を介して取得する構成であってもよい。

実施形態１および実施形態４において説明した、動作確認テストおよび自己修復の処理動作は、液晶駆動用半導体集積回路１０に電源が投入された直後に行う構成としたが、本発明はこれに限るものではなく、液晶駆動用半導体集積回路１０へ制御信号を入力することにより行う構成にし、任意のタイミングで行ってもよい。例えば、表示装置のコントローラから表示の帰線期間を示す信号を液晶駆動用半導体集積回路１０に入力し、このタイミングで動作確認テスト、自己修復を行ってもよい。

また、動作確認テストおよび自己修復の処理動作は、液晶駆動用半導体集積回路１０に液晶駆動用半導体集積回路１０の異常を検知する回路を構成し、液晶駆動用半導体集積回路１０に異常が発生したときに行ってもよい。例えば、液晶駆動用半導体集積回路１０から出力される信号の電流を検知し、検知した電流が設定電流より多くなった場合、動作確認テストおよび自己修復の処理動作を行ってもよい。

また、動作確認テストおよび自己修復の処理動作は、定期的に行なってもよい。例えば、表示を行わない垂直帰線期間毎に行なう、または、あらかじめ設定した累計表示時間毎に行ってもよい。

また、動作確認テストおよび自己修復の処理動作は、表示を行っている期間の一部で行っても良い。例えば、液晶表示装置では画素が表示電圧を記憶するので、表示電圧の充電が終了した後は、液晶駆動用半導体集積回路１０の出力をハイインピーダンスにしても表示に問題ない。表示期間の一部で、液晶駆動用半導体集積回路１０の出力をハイインピーダンスにして、動作確認テストおよび自己修復の処理動作を行う。このとき、動作確認テストのパターンをすべて行う時間が無ければ、１ラインの表示期間の一部で、例えば１パターンの判定を行い、１画面での表示期間もしくは数画面を表示する期間で行う事もできる。

なお、本発明に係る集積回路１０（図７参照）は、自身の欠陥を自己検出（動作確認テスト）するために、表示パネル８０（図２参照）を駆動するための出力信号を停止する必要がある。すなわち、集積回路１０は、自己検出の期間において、表示パネル８０を駆動できない。したがって、集積回路１０が自己検出を行うタイミングは、表示装置の映像の表示に影響を与えない期間において行う必要がある。

そこで、本発明に係る実施形態においては、集積回路１０が自己検出を行う期間として、表示装置の電源投入時における起動プロセス中に、集積回路１０が自己検出および自己修復を行うものとして説明した。これは、表示装置の起動プロセス中であれば、表示装置は映像の表示を行っていないため、表示装置の映像の表示に影響を及ぼすことなく、集積回路１０が、自己検出および自己修復を行えるためである。

以上のように、本実施形態における、集積回路１０は、表示装置の電源投入時における起動プロセス中に、自身の欠陥を検出する自己検出を行っていたが、本発明はこれに限るものではなく、表示装置の起動プロセス中以外の期間において、自己検出および自己修復を行うことが可能である。

以下に、表示装置に起動プロセス中以外の、自己検出および自己修復を行うことが可能な期間を、実施例として説明する。

〔実施例１〕
（垂直帰線期間における自己検出および自己修復）
まず、一つ目の実施例として、表示装置の垂直帰線期間中においては、表示装置の映像の表示に影響を及ぼすことなく、集積回路１０は、自己検出および自己修復を行うことが可能となる。以下にその理由を説明する。

以下に、表示装置に入力される各信号のタイミングについて、図２８（ａ）〜（ｆ）を参照して説明する。図２８（ａ）〜（ｆ）は、液晶表示装置に入力する各信号のタイミングを示すタイムチャート図である。

図２８（ａ）は、表示装置の走査線を駆動する走査側駆動回路より出力される、表示装置の１本目の走査信号線に与えられる走査信号線ＳＣＮ１を示し、同図（ｂ）は、走査側駆動回路より出力される、表示装置の２本目の走査信号線に与えられる走査信号線ＳＣＮ２を示し、同図（ｃ）は、集積回路１０（図７参照）から映像信号反転回路に与えられる、表示装置のｊ本目のデータ信号線に対応する映像信号ＤＳｊを示し、同図（ｄ）は、映像信号反転回路からデータ側駆動回路に与えられる、表示装置のｊ本目のデータ信号線に対応する映像信号ＤＲＶｊを示し、同図（ｅ）は、表示装置のｊ本目のデータ信号線に与えられる映像信号ＤＡＴＡｊを示し、同図（ｆ）は、表示装置における１本目の走査信号線とｊ本目のデータ信号線とに接続される画素に印加される駆動電圧ＶＤ１ｊを示している。また、図２８に示す、時刻ｔ１〜ｔ５の期間ＴＶは、表示装置の垂直走査期間であり、期間ＴＶ１は垂直帰線期間であり、時刻ｔ１〜ｔ３の期間ＴＨは水平走査期間であり、時刻ｔ２〜ｔ３の期間ＴＨ１は水平帰線期間である。なお、上記映像信号反転回路は、水平走査期間ＴＨおよび垂直走査期間ＴＶ毎に、表示装置の各画素における表示電極の極性を反転させるために、集積回路１０からの映像信号ＤＳｊの極性を反転させる回路である。

図２８（ａ）および（ｂ）に示すように、走査側駆動回路は、表示装置の各走査信号線に対して、走査信号線の１本目から、順次水平走査ＴＨずつタイミングを遅延させて、走査信号ＳＣＮ１、走査信号ＳＣＮ２、…、走査信号ＳＣＮｍを出力する。また、走査側駆動回路は、各走査信号ＳＣＮ１〜走査信号ＳＣＮｍを、表示装置の各走査信号線に対して、垂直走査期間ＴＶ毎に繰り返し出力する。なお、ここでは、表示装置は、ｍ本の走査信号線を有するものである。

図２８（ｃ）に示す、集積回路１０からの映像信号ＤＳｊは、映像信号反転回路に入力される。次に、映像信号反転回路は、映像信号ＤＳｊを、水平走査期間ＴＨ毎に極性を反転するとともに、垂直走査期間ＴＶ毎にも極性を反転し、図２８（ｄ）に示す映像信号ＤＲＶｊを生成する。さらに映像信号反転回路は、生成した映像信号ＤＲＶｊを、データ側駆動回路に入力する。

次に、データ側駆動回路は、映像信号反転回路からの映像信号ＤＲＶｊを、水平走査期間ＴＨ毎にサンプリングし、サンプリングした信号値を、一水平走査期間ＴＨ遅延させて、図２８（ｅ）に示す映像信号ＤＡＴＡｊとして、表示装置のｊ本目のデータ信号線に出力する。

次に、１本目の走査信号線とｊ本目のデータ信号線とに接続している表示装置の画素（以下、画素１ｊとする）においては、時刻ｔ１〜ｔ２の水平走査期間ＴＨにおける走査信号ＳＣＮ１によって、画素１ｊ内のＴＦＴが導通し、結果、ｊ本目のデータ信号線を介して、時刻ｔ１〜ｔ２における映像信号ＤＡＴＡｊの映像信号電圧が、駆動電圧ＶＤ１ｊとして、画素１ｊ内の表示電極に印加される。ここで、画素１ｊの表示電極に印加された駆動電圧ＶＤ１ｊは、時刻ｔ２〜ｔ５において、画素１ｊ内のＴＦＴの導通が遮断されても、時刻ｔ１〜ｔ２の間の電圧レベルを保持し続ける。同様に、２本目の走査信号線とｊ本目のデータ信号線とに接続している表示装置の画素（以下、画素２ｊとする）においては、時刻ｔ３〜ｔ４の水平走査期間ＴＨにおける走査信号ＳＣＮ２によって、画素２ｊ内のＴＦＴが導通し、結果、ｊ本目のデータ信号線を介して、時刻ｔ３〜ｔ４における映像信号ＤＡＴＡｊの映像信号電圧が、駆動電圧として画素２ｊ内の表示電極に印加される。ここでも、画素２ｊの表示電極に印加された駆動電圧は、画素２ｊ内のＴＦＴの導通が遮断されても、時刻ｔ３〜ｔ４の間の電圧レベルを保持し続けることになる。

以上のように、表示装置の各画素における駆動電圧は、各画素内のＴＦＴの導通が遮断されても、ＴＦＴの導通時に印加された駆動電圧の電圧レベルを保持し続ける。よって、走査側駆動回路が、各画素のＴＦＴを導通させる走査信号ＳＣＮ１〜ＳＣＮｍを、走査信号線に出力していない、言い換えれば、各画素のＴＦＴの導通が遮断している期間である、垂直帰線期間ＴＶ１においては、表示装置は、各画素の表示電極に電圧を印加する必要がない。つまり、駆動電圧の基となる映像信号ＤＳｊを、集積回路１０は出力する必要がなく、集積回路１０と、表示装置とを電気的に切り離しても、表示装置の映像の表示に影響を及ぼすことはない。

したがって、表示装置の垂直帰線期間であれば、表示装置の映像の表示に影響を及ぼすことなく、集積回路１０は、自己検出および自己修復を行うことができる。

（集積回路１０全体の動作不良検出）
本実施形態における、集積回路１０が行う、自身が備える出力回路ブロックの不良を検出する自己検出処理は、各データ信号線ごとに対応する、出力回路ブロック毎に、かつ、各出力回路ブロック全てを対象としている。よって、この自己検出処理は、時間を要することになる。

このことから、集積回路１０が備える各出力回路ブロックに、動作不良が起こっている可能性がない場合に、集積回路１０が自己検出処理を行う必要はない。言い換えれば、各出力回路ブロックに、動作不良が起こっている可能性がある場合のみ、集積回路１０は、自己検出処理を行えばよい。

ここで、集積回路１０は、集積回路１０全体に対して、動作不良の可能性があるかどうかを判定する動作判定回路を備え、動作判定回路によって、集積回路１０のどこかに動作不良があると判定された場合にのみ、自己検出処理を行えば、無駄な自己検出処理を行うことを防止できる。

以下に、集積回路１０が備える、集積回路１０全体に対して、動作不良の可能性があるかどうかを判定する動作判定回路２００について、図２９〜図３１を参照して説明する。

まず、集積回路１０に動作不良が発生した場合、集積回路１０に供給される電源電流は、正常動作時と比べて、言い換えれば、製品として出荷される時に良品と判定された初期段階と比べて多くなる。したがって、集積回路１０に供給される電源電流の値が、正常動作時に比べて一定の値以上大きくなった場合に、集積回路１０に動作不良が発生していることになる。そこで、動作判定回路２００は、集積回路１０に供給される電源電流の値を検出し、検出した電源電流の値から、集積回路１０に動作不良が発生しているかどうかを判定する。

（動作判定回路２００の構成）
以下に、動作判定回路２００の構成を、図２９を参照して説明する。図２９は、動作判定回路２００の構成を示すブロック図である。

図２９に示すように、動作判定回路２００は、集積回路１０の電源を供給するＶＡ２０１と、集積回路１０との間に、抵抗２０２（検出手段）およびスイッチ２０３を備えている。なお、抵抗２０２とスイッチ２０３とは、互いに並列となるように接続されている。さらに、動作判定回路２００は、抵抗２０２およびスイッチ２０３の、集積回路１０側の一端に接続された、Ａ／Ｄコンバータ２０４（検出手段）と、Ａ／Ｄコンバータ２０４からの出力信号を入力するスイッチ２０５と、スイッチ２０５の一方の出力端子に接続された不揮発性メモリーであるＥＥＰＲＯＭ２０６（正常電流値記憶手段）と、スイッチ２０５のもう一方の出力端視に接続されたデータラッチ回路２０７と、ＥＥＰＲＯＭ２０６の出力値とデータラッチ回路２０７からの出力値とを比較する比較回路２０８（電流値比較手段、駆動回路判定手段）と、を備えている。なお、比較回路２０８の出力端子は、比較回路２０８における比較結果を、集積回路１０が備える制御回路に接続している。なお、スイッチ２０３および２０５の切替は、集積回路１０が備える制御回路によって制御される。

（動作判定回路２００の概略動作）
動作判定回路２００は、予め、集積回路１０の正常動作時における電源電流値に応じた値を、基準データとしてＥＥＰＲＯＭ２０６に記憶しておく。ここで、動作判定回路２００は、集積回路１０に動作不良が発生しているかどうかを判定する場合、集積回路１０に供給される電源電流値に応じた値を検出し、この検出した値と予めＥＥＰＲＯＭ２０６が記憶する基準データの値とを比較し、検出した値が一定の値以上の場合に、集積回路１０に動作不良が発生していると判定する。さらに、動作判定回路２００は、集積回路１０に動作不良が発生していることを示す信号を、集積回路１０が備える制御回路に対して出力することにより、制御回路は、集積回路１０の自己検出処理および自己修復処理を開始する。

（基準データの生成および記憶処理）
上述したように、動作判定回路２００は、予め、基準データを、自身が備えるＥＥＰＲＯＭ２０６に記憶しておく必要がある。そこで、以下に、動作判定回路２００がＥＥＰＲＯＭ２０６に基準データを記憶するための処理を、図３０を参照して説明する。図３０は、動作判定回路２００が、基準データをＥＥＰＲＯＭ２０６に記憶する動作処理を示すフローチャート図である。

図３０に示すように、基準データの生成にあたり、制御回路が、スイッチ２０３を開放し、抵抗２０２にＶＡ２０１からの電源電流が流れるようにする（Ｓ３０１）。ここで、抵抗２０２の抵抗値は、集積回路１０の正常動作時における抵抗２０２の電圧降下が約０．１Ｖとなるような抵抗値である。なお、抵抗２０２の抵抗値は、集積回路の消費電流を考慮して決定されることが好ましい。

次に、抵抗２０２の集積回路１０側の一端の電圧値を、Ａ／Ｄコンバータ２０４がデジタル値に変換する（Ｓ３０２）。Ａ／Ｄコンバータ２０４は、変換したデジタル値を、スイッチ２０５を介して、ＥＥＰＲＯＭ２０６に入力する。ＥＥＰＲＯＭ２０６は、入力されたＡ／Ｄコンバータからのデジタル値を、基礎データとして記憶する（Ｓ３０３）。なお、Ｓ３０３におけるスイッチ２０５は、制御回路によって、Ａ／Ｄコンバータ２０４とＥＥＰＲＯＭ２０６とを接続するように、切替られているものとする。

次に、ＥＥＰＲＯＭ２０６が基礎データを記憶した後、制御回路が、スイッチ２０３を短絡し、集積回路１０を通常動作状態に戻す（Ｓ３０４）。なお、Ｓ３０１〜Ｓ３０４までの、基準データの生成および記憶処理は、集積回路１０を備える表示装置の製品出荷段階、言い換えれば、集積回路１０が様々な出荷検査によって正常と判定された段階において、行われる。

（動作判定回路２００による動作不良検出処理）
次に、動作判定回路２００における、集積回路１０の動作不良を検出する処理を、図３１を参照して、以下に説明する。図３１は、動作判定回路２００における、集積回路１０の動作不良を検出する処理を示すフローチャート図である。

図３１に示すように、まず、制御回路がスイッチ２０３を開放し、抵抗２０２にＶＡ２０１からの電源電流が流れるようにする（Ｓ３０５）。

次に、抵抗２０２の集積回路１０側の一端の電圧値を、Ａ／Ｄコンバータ２０４がデジタル値に変換する（Ｓ３０６）。Ａ／Ｄコンバータ２０４は、変換したデジタル値を、スイッチ２０５を介して、データラッチ回路２０７に入力する。データラッチ回路２０７は、入力されたＡ／Ｄコンバータからのデジタル値を、検出データとして記憶する（Ｓ３０７）。なお、Ｓ３０６におけるスイッチ２０５は、制御回路によって、Ａ／Ｄコンバータ２０４とデータラッチ回路２０７とを接続するように、切替られているものとする。

次に、比較回路２０８は、ＥＥＰＲＯＭ２０６が記憶する基準データと、データラッチ回路２０７が記憶する検出データとを読み出し、読み出した基準データの値と、検出データの値とを比較する（Ｓ３０８）。さらに比較回路２０８は、基準データの値と、検出データの値との差が、所定の値以上（例えば、デジタル値で３以上）であるかどうかを検出する（Ｓ３０９）。ここで、基準データの値と、検出データの値との差が所定の値以上（例えば、デジタル値で３以上）であった場合に、集積回路１０に動作不良が発生していることを示す信号を、集積回路１０が備える制御回路に出力する。

ここで、制御回路は、比較回路２０８より、集積回路１０に動作不良が発生していることを示す信号を入力されると、集積回路１０の自己検出を開始する（Ｓ３１１）。さらに、集積回路１０の自己検出において、集積回路１０が自身の出力回路ブロックに不具合を検出した場合、集積回路１０は、不具合の出力回路ブロックの出力と、予備の出力回路ブロックの出力を切替え、自己修復を行う。なお、Ｓ３１１の集積回路１０の自己検出において、出力回路ブロックの不具合を検出できない場合は、他の要因による電源電流値の変動と考えれる。したがって、この場合は、電源電流値に変動が生じているため、動作判定回路２００は、Ｓ３０１〜Ｓ３０４に示した基準データを生成および記憶処理を行い、変動が生じている電源電流値を、新たな基準データとしてＥＥＰＲＯＭ２０６に記憶する（Ｓ３１２）。さらに、Ｓ３１２の後、制御回路が、スイッチ２０３を短絡し、動作判定回路２００および集積回路１０を通常動作状態にする（Ｓ３１０）。

一方、Ｓ３０９において、比較回路２０８が、基準データの値と、検出データの値との差が所定の値未満（例えば、デジタル値で３未満）であることを検出した場合は、Ｓ３１０に処理が移行する。

〔実施例２〕
（定期的な集積回路１０の自己検出）
また、集積回路１０の自己検出（動作確認テスト）および自己修復を、定期的に行ってもよい。具体的には、上述の実施例１において説明した、表示装置の垂直帰線期間毎に、集積回路１０の自己検出（動作確認テスト）および自己修復を行ってもよい。この場合、垂直同期信号をカウントし、一定回数の表示毎に行う。この場合、不揮発性のメモリーにてカウンタを構成し、カウンタが垂直同期信号の回数をカウントすることにより実現できる。さらに、集積回路１０が時間を測定するタイマを備え、このタイマにより、動作時間をカウントし、予め設定した累計動作時間毎に、集積回路１０の自己検出および自己修復を行う構成としてもよい。

〔実施例３〕
また、集積回路１０の自己検出（動作確認テスト）および自己修復の処理動作は、表示装置が映像の表示を行っている期間の一部で行っても良い。例えば、表示装置の各画素は、表示電極の電圧を記憶するため、表示電極の電圧の充電が終了した後は、集積回路１０の出力端子ＯＵＴ１〜ＯＵＴｎを、ハイインピーダンスにしても、表示装置における映像の表示に問題はない。

したがって、表示装置が映像の表示を行っている表示期間の一部において、集積回路１０の出力端子ＯＵＴ１〜ＯＵＴｎをハイインピーダンスにして、自己検出（動作確認テスト）および自己修復の処理動作を行う。出力端子ＯＵＴ１〜ＯＵＴｎをハイインピーダンスにする方法の一例として、出力端子ＯＵＴ１〜ＯＵＴｎと、表示装置とを接続する信号伝送路毎に対して、直列にスイッチを設け、このスイッチを開放することにより、出力端子ＯＵＴ１〜ＯＵＴｎと、表示装置とをハイインピーダンスとする、言い換えれば、電気的に切り離すことができる。

また、自己検出（動作確認テスト）には、本実施形態１に説明したように、いくつかのパターンがある。そこで、自己検出（動作確認テスト）のパターンをすべて行う時間が無ければ、１ラインの表示期間の一部において、自己検出（動作確認テスト）の一部のパターン（例えば１パターンのみ）を行ってもよい。これにより、自己検出（動作確認テスト）の全てのパターンを、表示装置の１フレーム分の表示期間、または、数フレーム分の表示期間において行うことができる。また、自己検出（動作確認テスト）のパターンを、一度に行わず、各パターンを分割して行う上記手法を使用すれば、図２８に示す水平帰線期間において、自己検出（動作確認テスト）を行うことができる。

なお、上記実施例１〜３においては、実施形態１における集積回路１０を対象として説明したが、本発明はこれに限るものではなく、実施形態２および３における集積回路１０’、２０、および、実施形態４における表示部９０”に対しても適用できる。

また、本実施形態１〜４においては、液晶表示パネルによって映像を表示する液晶表示装置について説明したが、本発明はこれに限るものでなかく、液晶表示装置以外の表示装置、例えばプラズマテレビ等にも適用できる。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

なお、本発明の表示装置駆動用の集積回路、および、表示装置を以下のように構成してもよい。

〔第１の構成〕
表示パネルに接続された出力端子と、
上記出力端子に接続可能であり上記表示パネルを駆動するための出力信号を出力する出力回路を含む出力回路ブロックと、
上記出力端子に接続可能であり上記表示パネルに上記出力信号を出力可能な予備出力回路を含む予備出力回路ブロックとを備えた、上記表示パネルを駆動する駆動回路であって、
不良になった当該駆動回路を自己修復する自己修復手段を備え、
上記自己修復手段は、
上記出力回路からの出力信号と、上記予備出力回路からの出力信号とを比較する比較手段と、
上記比較手段の比較結果に基づき、上記出力回路が不良か否かを判定する判定手段と、
上記判定手段の判定結果が不良である場合、上記出力端子に、上記出力回路の代わりに上記予備出力回路を接続させる接続切替手段と、を備え、
上記出力回路ブロックおよび上記予備出力回路ブロックは、さらに、オペアンプを使用した出力バッファを含み、上記比較手段として上記オペアンプを使用することを特徴とする駆動回路。

〔第２の構成〕
上記出力回路ブロックおよび上記予備出力回路ブロックは、さらに、出力回路の入力に与える信号を記憶する回路を含むことを特徴とする第１の構成に記載の駆動回路。

〔第３の構成〕
上記出力回路および予備出力回路に入力する入力信号を制御する制御手段を備え、
上記制御手段は、
上記出力回路と予備出力回路とに、異なる大きさの入力信号を入力するとともに、
上記異なる大きさの入力信号に対応する、上記比較手段からの比較結果の期待値を出力し、
上記判定手段は、上記比較結果と上記期待値とが異なる場合に、上記出力回路を不良と判定することを特徴とする、第１の構成または第２の構成に記載の駆動回路。

〔第４の構成〕
上記判定手段の判定結果を示すフラグを格納するフラグ格納手段をさらに備え、
上記接続切替手段は、上記フラグの値が、上記出力回路が不良であることを示すとき、上記出力端子に、上記出力回路の代わりに上記予備出力回路を接続させることを特徴とする、第１の構成から第３の構成までのいずれかに記載の駆動回路。

〔第５の構成〕
上記表示パネルが表示する画像に影響を与えない期間に、
上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、
上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、
上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替え、
上記接続切替手段が、上記出力端子と上記予備出力回路の出力とを接続した後、上記予備出力回路が上記出力端子に出力信号を出力することを特徴とする、第１の構成から第４の構成のいずれかに記載の駆動回路。

〔第６の構成〕
上記駆動回路に供給される電源電流の値を検出する検出手段と、
上記駆動回路の正常動作時における上記電源電流の値を、予め記憶する正常電流値記憶手段と、
上記検出手段からの電源電流の値と、上記正常電流値記憶手段からの電源電流の値とを比較する電流値比較手段と、
上記電流値比較手段の比較結果に基づき、上記駆動回路が不良か否かを判定する駆動回路判定手段と、をさらに備え、
上記駆動回路判定手段の判定結果が不良である場合に、
上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、
上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、
上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替えることを特徴とする、第１の構成から第５の構成までのいずれか１つの構成に記載の駆動回路。

〔第７の構成〕
上記表示パネルの電源投入直後に、
上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、
上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、
上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替えることを特徴とする、第１の構成から第６の構成までのいずれかに記載の駆動回路。

〔第８の構成〕
上記表示パネルの垂直帰線期間に、
上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、
上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、
上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替えることを特徴とする、第１の構成から第６の構成までのいずれかに記載の駆動回路。

〔第９の構成〕
上記出力端子から上記表示パネルへの信号伝送路を遮断する遮断手段を、さらに備え、
上記遮断手段が、上記出力端子から上記表示パネルへの信号伝送路を遮断した後に、
上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、
上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、
上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替えることを特徴とする、第１の構成から第８の構成までのいずれかに記載の駆動回路。

〔第１０の構成〕
表示パネルに接続されたＮ（Ｎ：正の偶数）個の出力端子と、
上記各出力端子に接続可能であり上記表示パネルを駆動するための出力信号を出力する出力回路を含むＮ個の出力回路ブロックと、
上記奇数番目の出力端子に接続可能であり上記表示パネルに上記出力信号を出力可能な第１予備出力回路を含む第１予備出力回路ブロックと、
上記偶数番目の出力端子に接続可能であり上記表示パネルに上記出力信号を出力可能な第２予備出力回路を含む第２予備出力回路ブロックとを備えた、上記表示パネルを駆動する駆動回路であって、
不良になった当該駆動回路を自己修復する自己修復手段を備え、
上記自己修復手段は、
上記出力回路からの出力信号と、当該出力回路に隣接する出力回路からの出力信号とを比較する比較手段と、
上記比較手段の比較結果に基づき、上記出力回路および当該出力回路に隣接する出力回路が不良か否かを判定する判定手段と、
上記判定手段の判定結果が不良である場合、上記出力端子に、上記出力回路および当該出力回路に隣接する出力回路の代わりに上記第１予備出力回路および第２予備出力回路をそれぞれ接続させる接続切替手段と、を備え、
上記出力回路ブロック、上記第１予備出力回路ブロック、および上記第２予備出力回路ブロックは、さらに、オペアンプを使用した出力バッファを含み、上記比較手段として上記オペアンプを使用することを特徴とする駆動回路。

〔第１１の構成〕
上記出力回路、上記第１予備出力回路、および上記第２予備出力回路に入力する入力信号を制御する制御手段を備え、
上記制御手段は、
上記奇数番目の出力回路および上記第１予備出力回路と、上記偶数番目の出力回路および上記第２予備出力回路とに、異なる大きさの入力信号を入力するとともに、
上記異なる大きさの入力信号に対応する、上記比較手段からの比較結果の期待値を出力し、
上記判定手段は、上記比較結果と上記期待値とが異なる場合に、上記出力回路および当該出力回路に隣接する出力回路を不良と判定することを特徴とする、第１０の構成に記載の駆動回路。

〔第１２の構成〕
第１の構成から第１１の構成までのいずれかに記載の駆動回路と、上記表示パネルとを、備えていることを特徴とする表示装置。

〔第１３の構成〕
表示パネルと、
上記表示パネルを駆動するための出力信号を、上記表示パネルに接続された出力端子から出力する出力回路を含む駆動回路と、を備えた表示装置であって、
上記駆動回路は、
上記表示パネルに上記出力信号を出力可能な予備出力回路と、
上記出力回路からの出力信号と、上記予備出力回路からの出力信号とを比較する比較手段と、
上記比較手段の比較結果に基づき、上記出力回路が不良か否かを判定する判定手段とを備え、
上記表示パネルは、
上記判定手段からの判定結果が不良であった場合、当該表示パネルを駆動する出力信号として、上記不良となった出力回路からの出力信号を、上記予備出力回路からの出力信号に切り替える切替手段を、備え、
上記駆動回路では、上記比較手段として、上記出力回路および上記予備出力回路の出力バッファに使用されたオペアンプを使用することを特徴とする表示装置。

〔第１４の構成〕
表示パネルと、
上記表示パネルを駆動するための出力信号を出力する出力回路と、
上記表示パネルに上記出力信号を出力可能な予備出力回路と、
上記出力回路からの出力信号と、上記予備出力回路からの出力信号とを比較する比較手段と、
上記比較手段の比較結果に基づき、上記出力回路が不良か否かを判定する判定手段と、
上記判定手段の判定結果が不良である場合、上記表示パネルを駆動する出力信号として、上記不良となった出力回路からの出力信号を、上記予備出力回路からの出力信号に切り替える切替手段と、を備え、
上記比較手段として、上記出力回路および上記予備出力回路の出力バッファに使用されたオペアンプを使用することを特徴とする表示装置。

〔第１５の構成〕
第１２の構成から第１４の構成までのいずれか１項に記載の表示装置を備えていることを特徴とするテレビジョンシステム。

本発明は、出力回路の欠陥の検出および自己修復の具体的な手段を備え、より容易に出力回路の不具合に対処可能な表示駆動用集積回路を備えた表示装置を提供するものであり、特に、適切なタイミングにて自己検出および自己修復を行うことができる液晶表示装置に好適である。

本発明の実施の一形態に係る、液晶テレビジョンの構成を示すブロックを示す。 本発明の実施の一形態に係る、表示装置の構成を示すブロック図である。 液晶テレビジョンに含まれる集積回路を構成する出力回路ブロックに異常が発生した場合の表示の一例を示す図である。 液晶テレビジョンにおいて、チャンネル変更時に自己検出および自己修復動作を行う様子を示す図であり、（ａ）はチャンネル変更前の様子を示す図であり、（ｂ）は自己検出動作中の様子を示す図であり、（ｃ）はチャンネル変更後の様子を示す図である。 液晶テレビジョンにおいて、ＣＭ移行時に自己検出および自己修復動作を行う様子を行う図であり、（ａ）はＣＭ移行前の様子を示す図であり、（ｂ）は自己検出動作中の様子を示す図であり、（ｃ）はＣＭ中の様子を示す図であり、（ｄ）は番組再開時の様子を示す図である。 液晶テレビジョンの表示パネルを駆動するための信号を表すタイミングチャートである。 本発明の実施の一形態に係る、表示駆動用半導体集積回路の構成を示す説明図である。 本発明の実施の一形態に係る、動作確認テストの１つ目の手順を示すフローチャート図である。 本発明の実施の一形態に係る、動作確認テストの２つ目の手順を示すフローチャート図である。 本発明の実施の一形態に係る、動作確認テストの３つ目の手順を示すフローチャート図である。 本発明の実施の一形態に係る、動作確認テストの４つ目の手順を示すフローチャート図である。 本発明の実施の一形態に係る、動作確認テストの５つ目の手順を示すフローチャート図である。 本発明の実施の一形態に係る、不良の出力回路を、予備の出力回路に切り替える手順を示すフローチャート図である。 本発明の実施の一形態に係る、表示装置の電源投入から、動作確認テストを行い通常動作に移行するまでの手順を示すフローチャート図である。 本発明の実施の一形態に係る、オペアンプの動作確認を行うための回路構成を示す説明図である。 本発明の他の実施形態に係る、表示駆動用半導体集積回路の構成を示す説明図である。 本発明の他の実施形態に係る、動作確認テストの１つ目の手順を示すフローチャート図である。 本発明の他の実施形態に係る、動作確認テストの２つ目の手順を示すフローチャート図である。 本発明の他の実施形態に係る、動作確認テストの３つ目の手順を示すフローチャート図である。 本発明の他の実施形態に係る、動作確認テストの４つ目の手順を示すフローチャート図である。 本発明の他の実施形態に係る、動作確認テストの５つ目の手順を示すフローチャート図である。 本発明の他の実施形態に係る、不良の出力回路を、予備の出力回路に切り替える手順を示すフローチャート図である。 本発明のさらに他の実施形態に係る、表示装置の概略構成を示すブロック図である。 本発明のさらに他の実施形態に係る、表示装置の構成を示すブロック図である。 本発明のさらに他の実施形態に係る、表示装置の電源投入から、動作確認テストを行い通常動作に移行するまでの手順を示すフローチャート図である。 本発明のさらに他の実施形態に係る、表示装置の構成を示すブロック図である。 本発明の実施の一形態に係る、テレビジョンシステムの構成を示すブロック図である。 （ａ）〜（ｆ）は、本発明の実施の一形態に係る、表示装置に入力する走査信号、映像信号、画素電極の電圧値を示す、タイムチャート図である。 本発明の実施の一形態に係る、動作判定回路の構成を示すブロック図である。 本発明の実施の一形態に係る、正常動作時における、集積回路の電源電流値を検出および記憶する処理を示す、フローチャート図である。 本発明の実施の一形態に係る、集積回路に供給される電源電流値より、集積回路の動作不良を検出する処理を示す、フローチャート図である。 従来例における、表示駆動用半導体集積回路の構成を示す説明図である。

符号の説明

１−１ オペアンプ（比較手段）
１−２ オペアンプ（比較手段）
１−ｎ オペアンプ（比較手段）
２ｃ スイッチ（接続切替手段）
２ｄ スイッチ（接続切替手段）
３−１ 判定回路（判定手段）
３−２ 判定回路（判定手段）
３−ｎ 判定回路（判定手段）
４−１ 判定フラグ（フラグ格納手段）
４−２ 判定フラグ（フラグ格納手段）
４−ｎ 判定フラグ（フラグ格納手段）
８−１ ＤＡＣ回路（出力回路）
８−２ ＤＡＣ回路（出力回路）
８−ｎ ＤＡＣ回路（出力回路）
１０ 液晶駆動用半導体集積回路（駆動回路）
１０’ 液晶駆動用半導体集積回路（駆動回路）
１０ａ 液晶駆動用半導体集積回路（駆動回路、ソースドライバ）
１０ｂ 液晶駆動用半導体集積回路（駆動回路、ソースドライバ）
２０ 液晶駆動用半導体集積回路（駆動回路）
２１ オペアンプ（比較手段）
２１Ａ オペアンプ（比較手段）
２１Ｂ オペアンプ（比較手段）
２８ ＤＡＣ回路（予備出力回路）
２８Ａ ＤＡＣ回路（予備出力回路）
２８Ｂ ＤＡＣ回路（予備出力回路）
５０ 比較判定手段（自己検出・自己修復手段、判定手段）
６０ 切替回路（自己検出・自己修復手段、切替手段）
６１ 切替回路（自己検出・自己修復手段）
８０ 表示パネル
８０’ 表示パネル
８１ メモリ（記憶装置）
８２ 動作切換入力端子
８３ フィルム基材
８４ 入力端子
８５ ソルダーレジスト
８６ 出力側配線
８７ デバイスホール
８８ 入力側配線
８９ テープキャリア
９０ 表示部（表示装置）
９２ 画素
９３ ＴＦＴ
９４ ゲート線
９５ ソース線
９６ ガラス基板
９７ プリント基板（ＰＷＤ）
９８ フィルムケーブル（ＦＰＣ）
９９ ゲートドライバ
１００ コントローラ（画像切替手段、期間切替検知手段）
２０２ 抵抗（検出手段）
２０４ Ａ／Ｄコンバータ（検出手段）
２０６ ＥＥＰＲＯＭ（正常電流値記憶手段）
２０８ 比較回路（電流値比較手段、駆動回路判定手段）
３００ テレビジョンシステム
４００ 液晶テレビジョン
４０１ リモコン１／Ｆ（選局受付手段）
４０２ リモコン

Claims (19)

1. 表示パネルと、
   上記表示パネルを駆動する駆動回路であって、上記表示パネルとの電気的な接続を切り離した状態で当該駆動回路の不良を検出し、修復する自己検出・自己修復手段を有する駆動回路とを備え、
   上記自己検出・自己修復手段は、上記表示パネルに表示すべき画像が不連続に切り替わるときに、上記駆動回路の不良を検出する処理を実行することを特徴とする表示装置。
2. 上記処理は、１つ以上の工程を含む複数の工程群に分割され、
   上記自己検出・自己修復手段は、上記表示パネルにおける上記表示が１回中断するごとに、上記工程群を１つずつ実行することを特徴とする請求項１に記載の表示装置。
3. 上記処理は、複数の工程を含んでおり、
   上記自己検出・自己修復手段は、上記表示パネルにおける上記表示が１回中断したときに、上記処理に含まれる全ての工程を実行することを特徴とする請求項１に記載の表示装置。
4. ユーザによる選局操作を受け付ける選局受付手段と、
   選局受付手段が受け付けた選局操作に対応する放送を受信し、該放送の画像信号を上記表示パネルに供給する放送受信手段と、
   上記放送受信手段が受信する放送を切り替える際に、上記表示パネルに表示すべき画像が不連続に切り替わることを検知する画像切替手段とをさらに備え、
   上記自己検出・自己修復手段は、画像切替手段によって上記表示パネルに表示すべき画像の切替が検知されたときに、上記駆動回路の不良を検出する処理を開始することを特徴とする請求項１から３までのいずれか１項に記載の表示装置。
5. 放送を受信し、該放送の画像信号を上記表示パネルに供給する放送受信手段と、
   上記放送受信手段が受信する放送の内容が番組からＣＭに切り替わる際に、上記表示パネルに表示すべき画像が不連続に切り替わることを検知する画像切替手段とをさらに備え、
   上記自己検出・自己修復手段は、画像切替手段によって上記表示パネルに表示すべき画像の切替が検知されたときに、上記駆動回路の不良を検出する処理を実行することを特徴とする請求項１から３までのいずれか１項に記載の表示装置。
6. 表示パネルと、
   上記表示パネルに画像を表示している期間のうち、画像信号を供給している供給期間と、画像信号の供給を停止している供給停止期間とを切り替えながら上記表示パネルを駆動する駆動回路であって、上記表示パネルとの電気的な接続を切り離した状態で当該駆動回路の不良を検出し、修復する自己検出・自己修復手段を有する駆動回路とを備え、
   上記自己検出・自己修復手段は、上記供給停止期間に、上記駆動回路の不良を検出する処理を実行することを特徴とする表示装置。
7. 上記処理は、１つ以上の工程を含む複数の工程群に分割され、
   上記自己検出・自己修復手段は、１回の上記供給停止期間ごとに上記工程群を１つずつ実行することを特徴とする請求項６に記載の表示装置。
8. 上記処理は、複数の工程を含んでおり、
   上記自己検出・自己修復手段は、１回の上記供給停止期間で上記処理に含まれる全ての工程を実行することを特徴とする請求項６に記載の表示装置。
9. 上記表示パネルに画像を表示している期間において、上記供給期間から、上記供給停止期間としての水平ブランキング期間への切替を検知する期間切替検知手段をさらに備え、
   上記自己検出・自己修復手段は、上記期間切替検知手段によって上記切替が検知されたとき、上記処理を開始すること特徴とする請求項６から８までのいずれか１項に記載の表示装置。
10. 上記表示パネルに画像を表示している期間において、上記供給期間から、上記供給停止期間としての垂直ブランキング期間への切替を検知する期間切替検知手段をさらに備え、
    上記自己検出・自己修復手段は、上記期間切替検知手段によって上記切替が検知されたとき、上記処理を開始すること特徴とする請求項８に記載の表示装置。
11. 上記駆動回路は、
    上記表示パネルを駆動するための出力信号を出力する複数の出力回路を備え、
    上記自己検出・自己修復手段は、
    上記出力回路が不良か否かを判定する判定手段を備え、上記判定手段の判定結果が不良であった場合に、上記表示パネルに正常な出力信号を出力するように、当該駆動回路を自己修復することを特徴とする請求項１から１０までのいずれか１項に記載の表示装置。
12. 上記駆動回路は、
    上記表示パネルに上記出力信号を出力可能な予備出力回路を備え、
    上記自己検出・自己修復手段は、
    上記判定手段の判定結果が不良である場合、上記表示パネルへの出力信号として、上記不良となった出力回路からの出力信号を、上記予備出力回路からの出力信号に切り替える切替手段を、備えていることを特徴とする請求項１１に記載の表示装置。
13. 上記判定手段は、
    上記出力回路からの出力信号と、上記予備出力回路からの出力信号とを比較する比較手段を備え、上記比較手段の比較結果に基づき、上記出力回路が不良か否かを判定することを特徴とする請求項１２に記載の表示装置。
14. 上記出力回路および上記予備出力回路に入力する入力信号を制御する制御手段をさらに備え、
    上記制御手段は、上記出力回路と上記予備出力回路とに、異なる大きさの入力信号を入力するとともに、上記異なる大きさの入力信号に対応する、上記比較手段からの比較結果の期待値を出力し、
    上記判定手段は、上記比較結果と上記期待値とが異なる場合に、上記出力回路を不良と判定することを特徴とする、請求項１３に記載の駆動回路。
15. 上記判定手段は、上記複数の出力回路のうち、少なくとも２つの出力回路からの出力信号を比較する比較手段を備え、上記比較手段の比較結果に基づき、上記出力回路が不良か否かを判定することを特徴とする請求項１２に記載の表示装置。
16. 上記複数の出力回路のうち、少なくとも２つの出力回路に入力する入力信号を制御する制御手段をさらに備え、
    上記制御手段は、上記少なくとも２つの出力回路に、異なる大きさの入力信号を入力するとともに、上記異なる大きさの入力信号に対応する、上記比較手段からの比較結果の期待値を出力し、
    上記判定手段は、上記比較結果と上記期待値とが異なる場合に、上記少なくとも２つの出力回路のいずれかが不良であると判定することを特徴とする、請求項１５に記載の駆動回路。
17. 上記出力回路は、出力バッファーとしてオペアンプを備え、
    上記比較手段は、上記オペアンプを含んで構成されるコンパレーターであることを特徴とする請求項１３から１６までのいずれか１項に記載の表示装置。
18. 上記オペアンプは、表示パネルを駆動する場合、ボルテージフォロワとして動作することを特徴とする請求項１７に記載の表示装置。
19. 請求項１から１８までのいずれか１項に記載の表示装置を備えていることを特徴とするテレビジョンシステム。

Images