JP7132010B2

JP7132010B2 - 異常検知回路

Info

Publication number: JP7132010B2
Application number: JP2018137846A
Authority: JP
Inventors: 明橋本; 恭輝山本; 祐徳伊東; 泰伸井上
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2018-07-23
Filing date: 2018-07-23
Publication date: 2022-09-06
Anticipated expiration: 2038-07-23
Also published as: JP2020016695A; US11087652B2; US20210343207A1; US11620926B2; US11436957B2; US20220366824A1; US20230121542A1; US20200027381A1; US11869397B2

Description

本発明は、液晶表示装置の異常を検知する異常検知回路に関する。

液晶表示装置に異常が生じると、液晶表示装置の液晶表示パネルに正常な映像が表示されなくなる。液晶表示装置の異常を検知する異常検知回路を液晶表示装置に搭載することで、液晶表示装置に異常が生じた場合に例えば異常を使用者に知らせる、映像表示を停止する等の各種対応をとることが可能となる。

特開２００９－２７６６１２号公報

特許文献１では、動作時に異常を自律的に検出可能な液晶表示装置が開示されている。しかしながら、特許文献１で開示されている液晶表示装置では、画像を表示する表示部の他に液晶の配向状態を示す計測信号を出力する計測部を画素回路に設ける必要があった。したがって、特許文献１で開示されている液晶表示装置では、特殊な液晶表示パネルを用いる必要があった。

本発明は、上記の状況に鑑み、特殊な液晶表示パネルを用いずに液晶表示装置の異常を検知することができる異常検知回路を提供することを目的とする。

本明細書中に開示されている異常検知回路は、複数の分圧回路と、前記複数の分圧回路の各出力から一つを選択して出力する第１セレクタと、前記第１セレクタの出力と基準電圧とを比較する第１コンパレータと、前記第１コンパレータの出力に基づき異常を検知する第１検知部と、を備え、液晶表示装置の垂直同期信号又は水平同期信号に同期して前記第１セレクタの選択が切り替わる構成（第１の構成）である。

また上記第１の構成の異常検知回路において、前記セレクタの出力を前記コンパレータの反転入力端子に供給し、前記基準電圧を前記コンパレータの非反転入力端子に供給する第１の接続状態と、前記セレクタの出力を前記コンパレータの非反転入力端子に供給し、前記基準電圧を前記コンパレータの反転入力端子に供給する第２の接続状態とのいずれかを選択するスイッチ部を備える構成（第２の構成）であってもよい。

また上記第１又は第２の構成の異常検知回路において、液晶表示パネルの複数のソースｃｈから一つを選択する第２セレクタと、前記第２セレクタによって選択されたソースｃｈから出力される電圧と前記第２セレクタによって選択されたソースｃｈの表示階調に応じて設定される閾値電圧とを比較する第２コンパレータと、前記第２コンパレータの出力に基づき異常を検知する第２検知部と、を備え、液晶表示装置の水平同期信号又は垂直同期信号に同期して前記第２セレクタの選択が切り替わる構成（第３の構成）であってもよい。

また上記第３の構成の異常検知回路において、前記閾値電圧は、前記第２セレクタによって選択されたソースｃｈの表示階調に第１所定階調を加えて得られる階調に対応する第１閾値電圧であり、前記第２セレクタによって選択されたソースｃｈから出力される電圧と前記第２セレクタによって選択されたソースｃｈの表示階調から第２所定階調を引いて得られる階調に対応する第２閾値電圧とを比較する第３コンパレータを備え、前記第２検知部は、前記第２コンパレータの出力及び前記第３コンパレータの出力に基づき異常を検知する構成（第４の構成）であってもよい。

また上記第４の構成の異常検知回路において、前記第２セレクタによって選択されたソースｃｈの表示階調が所定範囲である場合、前記第２コンパレータ及び前記第３コンパレータのいずれか一方が比較結果にかかわらず出力を固定する構成（第５の構成）であってもよい。

また上記第１～第５いずれかの構成の異常検知回路において、液晶表示パネルの複数のソースｃｈが前記液晶表示パネルを備える液晶表示装置の表示に影響を与えない期間において前記複数のソースｃｈから出力される電圧の合成値が所定量以上変化するタイミングを認識する認識部と、前記認識部によって認識された前記タイミングで、前記液晶表示パネルのコモン電極に印加されるコモン電圧に所定の大きさ以上のパルスが出現しているか否かを判定し、前記判定の結果に基づき異常を検知する第３検知部と、を備える構成（第６の構成）であってもよい。

また上記第６の構成の異常検知回路において、前記コモン電圧と許容下限値電圧とを比較する第４コンパレータと、前記コモン電圧と許容上限値電圧とを比較する第５コンパレータと、前記第４コンパレータの出力及び前記第５コンパレータの出力に基づき異常を検知する第４検知部と、を備え、前記第３検知部は、前記許容下限値電圧を第１パルス検知電圧に置換して前記第４コンパレータを用い、前記許容上限値電圧を第２パルス検知電圧に置換して前記第５コンパレータを用いて前記判定を行う構成（第７の構成）であってもよい。

本明細書中に開示されている他の異常検知回路は、液晶表示パネルの複数のソースｃｈから一つを選択するセレクタと、前記セレクタによって選択されたソースｃｈから出力される電圧と前記第２セレクタによって選択されたソースｃｈの表示階調に応じて設定される閾値電圧とを比較するコンパレータと、前記コンパレータの出力に基づき異常を検知する検知部と、を備え、液晶表示装置の水平同期信号又は垂直同期信号に同期して前記セレクタの選択が切り替わる構成（第８の構成）である。

本明細書中に開示されている更に他の異常検知回路は、液晶表示パネルの複数のソースｃｈが前記液晶表示パネルを備える液晶表示装置の表示に影響を与えない期間において前記複数のソースｃｈから出力される電圧の合成値が所定量以上変化するタイミングを認識する認識部と、前記認識部によって認識された前記タイミングで、前記液晶表示パネルのコモン電極に印加されるコモン電圧に所定の大きさ以上のパルスが出現しているか否かを判定し、前記判定の結果に基づき異常を検知する検知部と、を備える構成（第９の構成）である。

本明細書中に開示されている液晶表示装置は、上記第１～第９いずれかの構成の異常検知回路を備える構成（第１０の構成）である。

本明細書中に開示されている車両は、上記第１０の構成の液晶表示装置を備える構成（第１１の構成）である。

本明細書中に開示されている異常検知回路は、特殊な液晶表示パネルを用いずに液晶表示装置の異常を検知することができる。

液晶表示装置の一構成例を示すブロック図画素アレイの一構成例を示す図第１実施形態に係る異常検知回路の構成を示す図垂直同期信号の波形図第２実施形態に係る異常検知回路の構成を示す図水平同期信号の波形図階調とソース電圧との関係を示す図第３実施形態に係る異常検知回路の構成を示す図ソース電圧の合成値とコモン電圧との関係を示す図液晶表示装置の状態とバックライトの状態との関係を示す図液晶表示装置の概略正面図第４実施形態に係る異常検知回路の構成を示す図ソース電圧の合成値とコモン電圧との関係を示す図車両の外観図車両の室内を示す図

＜１．液晶表示装置の構成例＞
図１は、液晶表示装置の一構成例を示すブロック図である。液晶表示装置１０は、画素アレイ１１と、システム電源部１２と、タイミング制御部１３と、ＧＰＵ（Graphics Processing Unit）１４と、ゲートドライバ１５と、ソースドライバ１６と、不図示のバックライトと、を有する。ゲートドライバ１５は、複数のゲートドライバＩＣを備える。各々のゲートドライバＩＣは、レベルシフタ１５Ａと、出力段のスイッチ（不図示）と、を含む。システム電源部１２、タイミング制御部１３、ソースドライバ１６、及び後述する異常検知回路１７は、１チップの半導体集積回路装置１８内に形成される。なお、本実施形態とは異なり、システム電源部１２、タイミング制御部１３、ソースドライバ１６、及び後述する異常検知回路１７を複数のチップで構成してもよい。

図２に示すように、画素アレイ１１は、複数行複数列に配置された複数の画素回路１１Ａと、複数行に対応してそれぞれ設けられた複数のゲート線ＧＬと、複数列に対応してそれぞれ設けられた複数のソース線ＳＬと、を有する。各ゲート線ＧＬの一端はゲートドライバ１５に接続される。各ソース線ＳＬの一端はソースドライバ１６に接続される。

画素回路１１Ａは、ＴＦＴ（Thin Film Transistor）１１Ｂと、液晶セル１１Ｃと、を有する。なお、本実施例とは異なりＴＦＴの代わりにＴＦＴ以外のスイッチであってゲート線ＧＬに印加される電圧に応じてオン／オフ制御可能なスイッチを用いてもよい。各ＴＦＴ１１Ｂのゲートは、対応するゲート線ＧＬに接続される。各ＴＦＴ１１Ｂのソースは、対応するソース線ＳＬに接続される。各ＴＦＴ１１Ｂのドレインは、対応する液晶セル１１Ｃを介してコモン電圧が印加される不図示のコモン電極に接続される。液晶セル１１Ｃは、互いに対向する２枚の透明電極と、その２枚の透明電極の間に封入された液晶と、を有する。

ゲート線ＧＬがＬｏｗレベルになっている場合、すなわちゲート線ＧＬに後述の負電源電圧ＶＯＦＦが印加されている場合、ＴＦＴ１１Ｂはオフ状態になる。一方、ゲート線ＧＬがＨｉｇｈレベルになっている場合、すなわちゲート線ＧＬに後述の正電源電圧ＶＯＮが印加されている場合、ＴＦＴ１１Ｂはオン状態になる。ＴＦＴ１１Ｂがオン状態のときに、ソース線ＳＬの電圧がＴＦＴ１１Ｂのドレインと液晶セル１１Ｃとの間の記憶ノードＮ１に書き込まれ、記憶ノードＮ１に書き込まれた電圧はＴＦＴ１１Ｂがオン状態からオフ状態に切り替わることによって記憶ノードＮ１にて保持される。液晶セル１１Ｃの光透過率は、記憶ノードＮ１に書き込まれた電圧に応じて変化する。画素アレイ１１がノーマリホワイト型であれば、記憶ノードＮ１に書き込まれた電圧が上記のコモン電圧と等しいときに液晶セル１１Ｃの光透過率が最大になる。一方、画素アレイ１１がノーマリブラック型であれば、記憶ノードＮ１に書き込まれた電圧が上記のコモン電圧と等しいときに液晶セル１１Ｃの光透過率が最小になる。

図１に戻ってシステム電源部１２は、入力電圧ＶＩＮ（例えば＋３．３Ｖ）の供給を受けて動作し、アナログ系正電源電圧ＡＶＤＤ（例えば＋６Ｖ）アナログ系負電源電圧－ＡＶＤＤ（例えば－６Ｖ）、ロジック系電源電圧ＶＤＤ（例えば＋５Ｖ、＋１．８Ｖ、＋１．２Ｖ）、正電源電圧ＶＯＮ（例えば＋２８Ｖ）、及び負電源電圧ＶＯＦＦ（例えば－１２Ｖ）をそれぞれ生成して装置各部に供給する。システム電源部１２は上記の電源電圧を含む多数の電源電圧及び多数の基準電圧を生成する。

タイミング制御部１３は、ロジック系電源電圧ＶＤＤの供給を受けて動作し、ＧＰＵ１４から供給される映像信号Ｖ－ＳＩＧに基づいて、ゲートドライバ１５及びソースドライバ１６の動作のタイミングを制御する。

ゲートドライバＩＣ内のレベルシフタ１５Ａは、正電源電圧ＶＯＮ及び負電源電圧ＶＯＦＦの供給を受けて動作し、タイミング制御部１３から供給される制御信号のレベルをシフトする。

ゲートドライバ１５内の複数のゲートドライバＩＣは、画素アレイ１１の複数のゲート線ＧＬを所定時間ずつ順次選択する。ゲートドライバ１５内の複数のゲートドライバＩＣは、選択したゲート線ＧＬをＨｉｇｈレベルにする。

本実施例では、上記の通りゲートドライバ１５は、複数のゲートドライバＩＣを有する。各ゲートドライバＩＣには複数のゲート線ＧＬが割り当てられ、各ゲート線ＧＬはいずれか１つのゲートドライバＩＣに接続される。なお、本実施形態とは異なり、ゲートドライバ１５が単一のゲートドライバＩＣによって構成されてもよい。

また本実施例では、液晶表示パネルのガラス基板に各ゲートドライバＩＣがＣＯＧ（Chip On Glass）実装される。なお、本実施形態とは異なり、各ゲートドライバＩＣがガラス基板に実装されずガラス基板以外の基板（例えばプリント回路基板など）に実装されてもよい。また、本実施形態とは異なり、画素アレイと各ゲートドライバＩＣの出力段スイッチに相当する回路部分とを備えるタイプのパネル（Gate In Panel（ＧＩＰ）或いはGate On Array（ＧＯＡ）等と称されるタイプのパネル）を用いてもよい。当該タイプのパネルを用いる場合には、ゲートドライバＩＣのうち出力段スイッチに相当する回路部分だけが液晶表示パネル上に形成され、シフトレジスタ１５Ａは液晶表示パネルの外部に配置される。

ソースドライバ１６は、各ソース線ＳＬを介して、ゲートドライバ１５によって選択されたゲート線ＧＬに対応する各画素回路１１Ａの記憶ノードＮ１に、映像信号Ｖ－ＳＩＧに応じたレベルの電圧すなわち表示階調に対応する電圧を書き込む。

ソースドライバ１６は、アナログ系正電源電圧ＡＶＤＤ及びアナログ系負電源電圧－ＡＶＤＤの供給を受けて動作する。ソースドライバ１６は、液晶表示パネルのガラス基板にＣＯＧ（Chip On Glass）実装されている。なお、本実施形態とは異なり、ソースドライバ１６がＣＯＦ（Chip On Film）実装されてもよい。

また、本実施形態とは異なり、ソースドライバ１６が複数のソースドライバＩＣによって構成されてもよい。

不図示のバックライトは、画素アレイ１１の背面に光を面照射する。画素アレイ１１の背面から入射した光は、画素アレイ１１の各画素において、各液晶セル１１Ｃの光透過率に応じて輝度調整された後、画素アレイ１１の正面から出射する。

液晶表示装置１０は、異常検知回路１７をさらに有する。以下、異常検知回路１７の各例である第１～第４実施形態に係る異常検知回路１７Ａ～１７Ｄについて説明する。

＜２．第１実施形態に係る異常検知回路＞
図３は、第１実施形態に係る異常検知回路１７Ａ（以下、異常検知回路１７Ａと称す）の構成を示す図である。上述した通りシステム電源部１２は多数の電源電圧及び多数の基準電圧を生成する。システム電源部１２によって生成される電圧に異常があると、液晶表示装置１０は正常な表示を行えない。そこで、異常検知回路１７Ａは、システム電源部１２によって生成される電圧を監視対象として異常検知を行う。

異常検知回路１７Ａは、複数の分圧回路２１＿１～２１＿ｎ（ｎは２以上の自然数）と、セレクタ２２と、コンパレータ２３と、スイッチ部２４と、フィルタ回路２５と、レベルシフタ２６と、ロジック回路２７と、を有する。

複数の分圧回路２１＿１～２１＿ｎはそれぞれ、監視対象である電圧Ｖ１～Ｖｎを分圧し、分圧ＤＶ１～ＤＶｎを出力する。なお、図３に示す構成では、電圧Ｖ１及びＶｎは正電圧であり、Ｖ２は負電圧である。

セレクタ２２は、複数の分圧回路２１＿１～２１＿ｎから出力される各分圧ＤＶ１～ＤＶｎから一つを選択して出力する。そして、液晶表示装置１０の垂直同期信号Ｖｓｙｎｃに同期してセレクタ２２の選択が切り替わる。したがって、図４に示す期間Ｐ１ではセレクタ２２は正の分圧ＤＶ１を選択し、図４に示す期間Ｐ２ではセレクタ２２は負の分圧ＤＶ２を選択し、図４に示す期間Ｐｎではセレクタ２２は正の分圧ＤＶｎを選択する。

コンパレータ２３は、セレクタ２２の出力と基準電圧ＶＲＥＦ１とを比較する。

スイッチ部２４は、セレクタ２２の出力をコンパレータ２３の反転入力端子に供給し、基準電圧ＶＲＥＦ１をコンパレータ２３の非反転入力端子に供給する第１の接続状態と、セレクタ２２の出力をコンパレータ２３の非反転入力端子に供給し、基準電圧ＶＲＥＦ１をコンパレータ２３の反転入力端子に供給する第２の接続状態とのいずれかを選択する。正電圧の低電圧異常を検知する場合、セレクタ２２が正の分圧を選択し、スイッチ部２４が第１の接続状態を選択する。一方、負電圧の低電圧異常を検知する場合、セレクタ２２が負の分圧を選択し、スイッチ部２４が第２の接続状態を選択する。

スイッチ部２４を上記のように動作させることにより、正電圧の低電圧異常を検知する場合であっても負電圧の低電圧異常を検知する場合であっても、低電圧異常が生じていなければコンパレータ２３の出力はローレベルになり、低電圧異常が生じていればコンパレータ２３の出力はハイレベルになる。低電圧異常が生じるときのコンパレータ２３の出力論理が正電圧の低電圧異常を検知する場合と負電圧の低電圧異常を検知する場合とで逆になっても構わなければ、スイッチ部２４を設けなくてもよい。スイッチ部２４を設けないのであれば、低電圧異常が生じるときのコンパレータ２３の出力論理が正電圧の低電圧異常を検知する場合と負電圧の低電圧異常を検知する場合とで逆になることをロジック部２７に認識させればよい。そして、正電圧の低電圧異常を検知する場合と負電圧の低電圧異常を検知する場合とが切り替わるタイミングをロジック部２７に認識させればよい。

フィルタ回路２５はコンパレータ２３の出力からノイズを除去する。レベルシフタ２６はフィルタ回路２５の出力電圧のレベルをシフトする。本実施形態とは異なり、レベルシフタ２６をフィルタ回路２５の前段に設けてもよい。また、本実施形態とは異なり、コンパレータ２３がフィルタ回路２５及びレベルシフタ２６の少なくとも一方を内蔵してもよい。

ロジック回路２７は、レベルシフタ２６の出力に基づき監視対象である電圧の低電圧異常を検知する。例えば、セレクタ２２が分圧ＤＶ１を選択している期間Ｐ１において、ロジック回路２７は、レベルシフタ２６の出力がハイレベルであれば電圧Ｖ１の低電圧異常を検知する。

各期間Ｐ１～Ｐｎにおいてロジック回路２７がどのタイミングでレベルシフタ２６の出力を取り込むかは、ロジック回路２７のレジスタ設定によって当該タイミングを変更できることが好ましい。例えば、当該タイミングは、垂直ブランキング期間内などの監視対象である電圧が安定している期間内であることが好ましい。

低電圧異常を検知する機能をイネーブルにするかディセーブルにするかを監視対象である電圧毎にロジック回路２７のレジスタ設定によって制御できることが好ましい。

また、ロジック回路２７は、ある一定期間で低電圧異常が何回検知されたかを監視対象である電圧毎にカウントし、規定回数以上になった場合に低電圧異常を確定させてもよい。そして、ある一定期間の長さ及び規定回数を監視対象である電圧毎にロジック回路２７のレジスタ設定によって制御できることが好ましい。

ロジック回路２７は、監視対象である電圧の低電圧異常を検知すると、異常検知信号を例えばＧＰＵ１４に送信してもよい。異常検知信号の送信に代えて又は加えて、例えばＧＰＵ１４によってロジック回路２７から監視対象である電圧の低電圧異常に関する情報が読み出されるようにしてよい。また、監視対象である電圧の低電圧異常が検知された後の処理内容もロジック回路２７のレジスタ設定によって変更できることが好ましい。

異常検知回路１７Ａは、監視対象である電圧の低電圧異常を検知するタイミングを監視対象である電圧毎にずらしているため、コンパレータ２３の個数を低減することができる。監視対象である電圧の低電圧異常を検知するタイミングは液晶表示装置１０の垂直同期信号Ｖｓｙｎｃに同期しているため、異常検知回路１７Ａ用のタイミング信号を新たに生成する必要もない。したがって、異常検知回路１７Ａは、監視対象である電圧が多数であっても回路規模が小さい。

なお、本実施形態では、液晶表示装置１０の垂直同期信号Ｖｓｙｎｃに同期してセレクタ２２の選択が切り替わったが、液晶表示装置１０の水平同期信号に同期してセレクタ２２の選択が切り替わるようにしてもよい。

また、本実施形態では、監視対象である電圧の低電圧異常を検知したが、監視対象である電圧の高電圧異常を検知してもよい。

また、本実施形態では、監視対象である全ての電圧に対して一つのコンパレータを設けたが、監視対象である複数の正電圧に対して一つのコンパレータを設け、監視対象である複数の負電圧に対してもう一つ別のコンパレータを設けてもよい。

＜３．第２実施形態に係る異常検知回路＞
図５は、第２実施形態に係る異常検知回路１７Ｂ（以下、異常検知回路１７Ｂと称す）の構成を示す図である。異常検知回路１７Ｂは、図２に示すＴＦＴ１１Ｂのゲートとソースが短絡した場合、ソースドライバ１６の隣接する出力端子間が短絡した場合、ソースドライバ１６が故障した場合等の異常を検知することができる。本実施形態ではソース線ＳＬの本数が１９２０本である場合を例に挙げて説明を行う。

異常検知回路１７Ｂは、全てのソースｃｈから出力される正側電圧ＳＰ１～ＳＰ９６０及び負側電圧ＮＰ１～ＮＰ９６０を８つに分けて異常検知を行っている。そのうちの一つである正側電圧ＳＰ１～ＳＰ２４０の異常検知について説明する。

セレクタ３１Ｐ＿１は、１ｃｈ～４８０ｃｈから一つを選択する。そして、液晶表示装置１０の水平同期信号Ｈｓｙｎｃに同期してセレクタ３１Ｐ＿１の選択が切り替わる。奇数ｃｈから正側電圧が出力されるときには、図６に示す期間Ｐ１でセレクタ３１Ｐ＿１は１ｃｈを選択し、図６に示す期間Ｐ２でセレクタ３１Ｐ＿１は３ｃｈを選択する。一方、偶数ｃｈから正側電圧が出力されるときには、図６に示す期間Ｐ１でセレクタ３１Ｐ＿１は２ｃｈを選択し、図６に示す期間Ｐ２でセレクタ３１Ｐ＿１は４ｃｈを選択する。したがって、図６に示す期間Ｐ１では、セレクタ３１Ｐ＿１によって選択されたソースｃｈから正側電圧ＳＰ１が出力され、図６に示す期間Ｐ２では、セレクタ３１Ｐ＿１によって選択されたソースｃｈから正側電圧ＳＰ２が出力される。

Ｄ／Ａコンバータ３２Ｐ＿１は、セレクタ３１Ｐ＿１によって選択されたソースｃｈの表示階調（デジタルデータ）に第１所定階調を加えて得られる階調に対応する上側第１閾値電圧（アナログ電圧）を出力する。Ｄ／Ａコンバータ３２Ｐ＿１は第１所定階調に関するデータをロジック回路４０から受け取る。第１所定階調はロジック回路４０のレジスタ設定によって変更できることが好ましい。

Ｄ／Ａコンバータ３３Ｐ＿１は、セレクタ３１Ｐ＿１によって選択されたソースｃｈの表示階調（デジタルデータ）に第２所定階調を引いて得られる階調に対応する下側第２閾値電圧（アナログ電圧）を出力する。なお、第２所定階調は第１所定階調と同一であってもよく異なっていてもよい。Ｄ／Ａコンバータ３３Ｐ＿１は第２所定階調に関するデータをロジック回路４０から受け取る。第２所定階調はロジック回路４０のレジスタ設定によって変更できることが好ましい。

図７に示す特性線Ｔ１は表示階調に対応する正側電圧を示す特性線であり、図７に示す特性線Ｔ２は上側第１閾値電圧を示す特性線であり、図７に示す特性線Ｔ３は下側第２閾値電圧を示す特性線である。

コンパレータ３４Ｐ＿１は、セレクタ３１Ｐ＿１によって選択されたソースｃｈから出力される正側電圧と上側第１閾値電圧を比較する。ただし、表示階調が（２５６－第１所定階調）～２５５である領域Ｒ３（図７参照）では、コンパレータ３４Ｐ＿１の比較結果にかかわらずコンパレータ３４Ｐ＿１の出力をローレベルに固定する。

コンパレータ３５Ｐ＿１は、セレクタ３１Ｐ＿１によって選択されたソースｃｈから出力される正側電圧と下側第２閾値電圧を比較する。ただし、表示階調が０～（第２所定階調－１）である領域Ｒ１では、コンパレータ３５Ｐ＿１の比較結果にかかわらずコンパレータ３５Ｐ＿１の出力をローレベルに固定する。

レベルシフタ３６Ｐ＿１はコンパレータ３４Ｐ＿１の出力電圧のレベルをシフトする。レベルシフタ３７Ｐ＿１はコンパレータ３５Ｐ＿１の出力電圧のレベルをシフトする。

ＯＲゲート３８Ｐ＿１はレベルシフタ３６Ｐ＿１の出力とレベルシフタ３７Ｐ＿１の出力との論理和を出力する。フィルタ回路３９Ｐ＿１はＯＲゲート３８Ｐ＿１の出力からノイズを除去する。

ロジック回路４０は、フィルタ回路３９Ｐ＿１の出力に基づき正側電圧ＳＰ１～ＳＰ２４０の異常を検知する。例えば、セレクタ３１Ｐ＿１によって選択されたソースｃｈから正側電圧ＳＰ１が出力される期間Ｐ１において、フィルタ回路３９Ｐ＿１の出力がハイレベルであればロジック回路４０は正側電圧ＳＰ１の異常を検知する。ここで、正側電圧ＳＰ１の異常とは、正側電圧ＳＰ１を出力するソースｃｈに対応する階調が（正側電圧ＳＰ１を出力するソースｃｈの表示階調－第２所定階調）以上（正側電圧ＳＰ１を出力するソースｃｈの表示階調＋第１所定階調）以下の範囲外であることを意味している。

水平同期信号Ｈｓｙｎｃの各周期（各期間Ｐ１、Ｐ２、Ｐ３、Ｐ４、・・・）においてロジック回路４０がどのタイミングでフィルタ回路３９Ｐ＿１の出力を取り込むかは、ロジック回路４０のレジスタ設定によって当該タイミングを変更できることが好ましい。

異常を検知する機能をイネーブルにするかディセーブルにするかを監視対象であるソース出力ｃｈ毎にロジック回路４０のレジスタ設定によって制御できることが好ましい。

また、ロジック回路４０は、ある一定期間で異常が何回検知されたかを監視対象であるソース出力ｃｈ毎にカウントし、規定回数以上になった場合に異常を確定させてもよい。そして、ある一定期間の長さ及び規定回数を監視対象であるソース出力ｃｈ毎にロジック回路４０のレジスタ設定によって制御できることが好ましい。

ロジック回路４０は、監視対象であるソースｃｈから出力される電圧の異常を検知すると、異常検知信号を例えばＧＰＵ１４に送信してもよい。異常検知信号の送信に代えて又は加えて、例えばＧＰＵ１４によってロジック回路４０から監視対象であるソースｃｈから出力される電圧の異常に関する情報が読み出されるようにしてよい。また、監視対象であるソースｃｈから出力される電圧の異常が検知された後の処理内容もロジック回路４０のレジスタ設定によって変更できることが好ましい。

なお、本実施形態では、全てのソースｃｈから出力される正側電圧ＳＰ１～ＳＰ９６０及び負側電圧ＮＰ１～ＮＰ９６０を８つに分けて異常検知を行っているが、分ける個数は８つに限定されない。また、ソースドライバ１６がソースｃｈから正側電圧のみを出力するドライバであれば、負側の回路は不要であるので、異常検知回路１７Ｂから負側の回路（図５に示すセレクタ３１Ｎ＿１～３１Ｎ＿８、Ｄ／Ａコンバータ３２Ｎ＿１～３２Ｎ＿８及び３３Ｎ＿１～３３Ｎ＿８、コンパレータ３４Ｎ＿１～３４Ｎ＿８及び３５Ｎ＿１～３５Ｎ＿８、レベルシフタ３６Ｎ＿１～３６Ｎ＿８及び３７Ｎ＿１～３７Ｎ＿８、ＯＲゲート３８Ｎ＿１～３８Ｎ＿８、並びにフィルタ回路３９Ｎ＿１～３９Ｎ＿８）を取り除くことができる。本実施形態とは異なり、レベルシフタをＯＲゲートの後段に設けフィルタ回路をＯＲゲートの前段に設けてもよい。また、本実施形態とは異なり、各コンパレータがフィルタ回路及びレベルシフタの少なくとも一方を内蔵してもよい。

異常検知回路１７Ｂは、全てのソースｃｈから出力される正側電圧ＳＰ１～ＳＰ９６０及び負側電圧ＮＰ１～ＮＰ９６０を８つに分けた分割単位それぞれにおいて、監視対象であるソースｃｈから出力される電圧の異常を検知するタイミングを監視対象であるソース出力ｃｈ毎にずらしているため、コンパレータの個数を低減することができる。監視対象であるソースｃｈから出力される電圧の異常を検知するタイミングは液晶表示装置１０の水平同期信号Ｈｓｙｎｃに同期しているため、異常検知回路１７Ｂ用のタイミング信号を新たに生成する必要もない。したがって、異常検知回路１７Ｂは、監視対象であるソース出力ｃｈが多数であるにもかかわらず回路規模が小さい。なお、本実施形態では、液晶表示装置１０の水平同期信号Ｈｓｙｎｃに同期してセレクタ３１Ｐ＿１～３１Ｐ＿４及び３１Ｎ＿１～３１Ｎ＿４の選択が切り替わったが、液晶表示装置１０の垂直同期信号に同期してセレクタ３１Ｐ＿１～３１Ｐ＿４及び３１Ｎ＿１～３１Ｎ＿４の選択が切り替わるようにしてもよい。

＜４．第３実施形態に係る異常検知回路＞
図８は、第３実施形態に係る異常検知回路１７Ｃ（以下、異常検知回路１７Ｃと称す）の構成を示す図である。

図２に示す画素アレイ１１では、ソースｃｈから出力される電圧が変化すると、その変化が液晶セル１１Ｃを通してコモン電極に伝搬してコモン電圧にパルスが出現する。したがって、コモン電圧に出現し得るパルスを利用して、液晶表示パネルが正常に駆動しているか否かを監視して、液晶表示パネルの駆動異常を検知することができる。

しかしながら、コモン電極は全ての液晶セル１１Ｃに接続されているので、全てのソースｃｈから出力される電圧の変化がコモン電圧に影響を与える。そして、液晶表示パネルが任意の映像を表示している期間は、映像の内容に応じて各ソースｃｈから出力される電圧の値が決まるため、液晶表示パネルが正常に駆動していてもコモン電圧に大きなパルスが出現するとは限らない。

例えば、あるソースｃｈから出力される電圧が増加方向に変化するときに、他のソースｃｈから出力される電圧が減少方向に変化すると、それらの変化は相殺されてコモン電極に伝搬するため、コモン電圧に出現するパルスは小さくなる。上述した相殺が起こらない場合でも例えばソースｃｈから出力される電圧の変化が小さければ、コモン電圧に出現するパルスは小さくなる。

そこで、液晶表示パネルの駆動異常検知の精度を向上させる観点から、異常検知回路１７Ｃは、液晶表示パネルの複数のソースｃｈが液晶表示装置１０の表示に影響を与えない期間において複数のソースｃｈから出力される電圧の合成値が所定量以上変化するタイミングで、コモン電圧に所定の大きさ以上のパルスが出現しているか否かを判定する。

異常検知回路１７Ｃは、Ｄ／Ａコンバータ４１及び４２と、コンパレータ４３と、レベルシフタ４５及び４６と、ＯＲゲート４７と、フィルタ回路４８と、ロジック回路４９と、を有する。

Ｄ／Ａコンバータ４１は、上側判定値（デジタルデータ）を上側判定電圧（アナログ電圧）Ａ１に変換して出力する。Ｄ／Ａコンバータ４１は上側判定値をロジック回路４９から受け取る。上側判定値はロジック回路４９のレジスタ設定によって変更できることが好ましい。

Ｄ／Ａコンバータ４２は、下側判定値（デジタルデータ）を下側判定電圧（アナログ電圧）Ｂ１に変換して出力する。Ｄ／Ａコンバータ４２は下側判定値をロジック回路４９から受け取る。下側判定値はロジック回路４９のレジスタ設定によって変更できることが好ましい。

レベルシフタ４５はコンパレータ４３の出力電圧のレベルをシフトする。レベルシフタ４６はコンパレータ４４の出力電圧のレベルをシフトする。

ＯＲゲート４７はレベルシフタ４５の出力とレベルシフタ４６の出力との論理和を出力する。フィルタ回路４８はＯＲゲート４７の出力からノイズを除去する。

ロジック回路４９は、フィルタ回路４８の出力に基づき液晶表示パネルの駆動異常を検知する。具体的には、ロジック回路４９は、液晶表示パネルの複数のソースｃｈが液晶表示装置１０の表示に影響を与えない期間において複数のソースｃｈから出力される電圧の合成値が所定量以上変化するタイミングを認識し、そのタイミングでフィルタ回路４８の出力がローレベルであれば液晶表示パネルの駆動異常を検知する。

例えば図９に示すタイミングＴＭ１及びＴＭ２では、フィルタ回路４８の出力がハイレベルであるため、ロジック回路４９が液晶表示パネルの駆動異常を検知しない。図９に示すように複数のソースｃｈから出力される電圧の合成値ＳＯをタイミングＴＭ１で大きく増加させるには、例えばタイミングＴＭ１で全てのソースｃｈから出力される電圧を一定量増加させるとよい。同様に、図９に示すように複数のソースｃｈから出力される電圧の合成値ＳＯをタイミングＴＭ２で大きく減少させるには、例えばタイミングＴＭ２で全てのソースｃｈから出力される電圧を一定量減少させるとよい。

液晶表示パネルの複数のソースｃｈが液晶表示装置１０の表示に影響を与えない期間としては、例えば、図１０に示す液晶表示装置１０の起動シーケンスの終盤期間ＰＤＰ１を挙げることができる。起動シーケンスの終盤期間ＰＤＰ１であれば、ソースドライバ１６がソースｃｈから電圧を出力することが可能となっている。また、起動シーケンスの終盤期間ＰＤＰ１であれば、液晶表示パネルのバックライトが消灯しているので、液晶表示装置１０の表示をユーザが視認することができないためにソースｃｈが液晶表示装置１０の表示に影響を与えない。

液晶表示パネルの複数のソースｃｈが液晶表示装置１０の表示に影響を与えない期間としては、例えば、図１に示す液晶表示装置１０の通常表示において図１１に示す灰色領域のゲート線ＧＬが選択されている期間を挙げることができる。図１１に示す灰色領域は、液晶表示パネルの画面が液晶表示装置１０のベゼルで覆われている領域である。図１１に示す灰色領域の表示は、ベゼルで覆われているためユーザが視認することができない。したがって、図１１に示す灰色領域のゲート線ＧＬが選択されている期間は、ソース電圧が液晶表示装置１０の表示に影響を与えない期間となる。

異常検知回路１７Ｃは、液晶表示装置１０の表示に影響を与えずに液晶表示パネルの駆動異常を検知することができる。

ロジック回路４９がどのタイミングでフィルタ回路４８の出力を取り込むかは、ロジック回路４９のレジスタ設定によって当該タイミングを変更できることが好ましい。

また、ロジック回路４９は、ある一定期間で異常が何回検知されたかをカウントし、規定回数以上になった場合に異常を確定させてもよい。そして、ある一定期間の長さ及び規定回数をロジック回路４９のレジスタ設定によって制御できることが好ましい。

ロジック回路４９は、液晶表示パネルの駆動異常を検知すると、異常検知信号を例えばＧＰＵ１４に送信してもよい。異常検知信号の送信に代えて又は加えて、例えばＧＰＵ１４によってロジック回路４９から液晶表示パネルの駆動異常に関する情報が読み出されるようにしてよい。また、液晶表示パネルの駆動異常が検知された後の処理内容もロジック回路４９のレジスタ設定によって変更できることが好ましい。

本実施形態とは異なり、レベルシフタをＯＲゲート４７の後段に設けフィルタ回路をＯＲゲート４７の前段に設けてもよい。また、本実施形態とは異なり、コンパレータ４３及び４４それぞれがフィルタ回路及びレベルシフタの少なくとも一方を内蔵してもよい。

＜５．第４実施形態に係る異常検知回路＞
図１２は、第４実施形態に係る異常検知回路１７Ｄ（以下、異常検知回路１７Ｄと称す）の構成を示す図である。異常検知回路１７Ｄは、異常検知回路１７Ｃにスイッチ部５０を追加した構成である。

スイッチ部５０は、コモン電圧をコンパレータ４３の非反転入力端子及びコンパレータ４４の反転入力端子に供給し、Ｄ／Ａコンバータ４１の出力をコンパレータ４３の反転入力端子に供給し、Ｄ／Ａコンバータ４２の出力をコンパレータ４４の非反転入力端子に供給する第１の接続状態と、コモン電圧をコンパレータ４３の反転入力端子及びコンパレータ４４の非反転入力端子に供給し、Ｄ／Ａコンバータ４１の出力をコンパレータ４３の非反転入力端子に供給し、Ｄ／Ａコンバータ４２の出力をコンパレータ４４の反転入力端子に供給する第２の接続状態とのいずれかを選択する。

スイッチ部５０が第１の接続状態を選択しているとき、異常検知回路１７Ｄは、異常検知回路１７Ｃと等価になる。

スイッチ部５０が第２の接続状態を選択しているとき、異常検知回路１７Ｄは、コモン電圧が許容下限電圧以上であって許容上限電圧以下である許容範囲内であるかを判定する。スイッチ部５０は、液晶表示装置１０が通常表示を行っているときに、第２の接続状態を選択する。

スイッチ部５０が第２の接続状態を選択しているとき、Ｄ／Ａコンバータ４１は許容上限データ（デジタルデータ）を許容上限電圧（アナログ電圧）Ａ２に変換して出力し、Ｄ／Ａコンバータ４２は許容下限データ（デジタルデータ）を許容下限電圧（アナログ電圧）Ｂ２に変換して出力する。図１３に示すように許容上限電圧Ａ２は上側判定電圧Ａ１より大きく、許容下限電圧Ｂ２は下側判定電圧Ｂ１より小さい。

Ｄ／Ａコンバータ４１は許容上限データをロジック回路４９から受け取り、Ｄ／Ａコンバータ４２は許容下限データをロジック回路４９から受け取る。許容上限データ及び許容下限データはロジック回路４９のレジスタ設定によって変更できることが好ましい。

コモン電圧が許容範囲外であれば、フィルタ回路４８の出力がローレベルになり、ロジック回路４９がコモン電圧の異常を検知する。

＜６．用途＞
上記した液晶表示装置は、例えば、図１４で示す車両１０１に搭載される。上記した液晶表示装置を図１４で示す車両１０１に搭載する場合、例えばカーナビゲーションの地図表示などを行うＣＩＤ (Center Information Display）１０２、インストルメント・クラスタ１０３、電子サイドミラーシステムの表示装置１０４Ｌ及び１０４Ｒ、電子バックミラーシステムの表示装置１０５などの少なくとも一つに利用するとよい（図１５参照）。なお、インストルメント・クラスタ１０３は、複数の計器に関する表示を行う１つの液晶表示装置で構成されてもよく、各々が少なくとも１つの計器に関する表示を行う複数の液晶表示装置で構成されてもよい。

＜７．留意点＞
本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。

例えば異常検知回路１７Ａ～１７Ｄの少なくとも二つを同一の液晶表示装置に搭載されてもよい。この場合、複数の異常検知回路で共用化できる部分（例えばロジック回路）については共用化することが好ましい。

すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

１０液晶表示装置
１１画素アレイ
１７、１７Ａ～１７Ｄ異常検知回路
１０１車両

Claims

複数の分圧回路と、
前記複数の分圧回路の各出力から一つを選択して出力する第１セレクタと、
前記第１セレクタの出力と基準電圧とを比較する第１コンパレータと、
前記第１コンパレータの出力に基づき異常を検知する第１検知部と、
前記第１セレクタの出力を前記第１コンパレータの反転入力端子に供給し、前記基準電圧を前記第１コンパレータの非反転入力端子に供給する第１の接続状態と、前記第１セレクタの出力を前記第１コンパレータの非反転入力端子に供給し、前記基準電圧を前記第１コンパレータの反転入力端子に供給する第２の接続状態とのいずれかを選択するスイッチ部と、
液晶表示パネルの複数のソースｃｈから一つを選択する第２セレクタと、
前記第２セレクタによって選択されたソースｃｈから出力される電圧と前記第２セレクタによって選択されたソースｃｈの表示階調に応じて設定される閾値電圧とを比較する第２コンパレータと、
前記第２コンパレータの出力に基づき異常を検知する第２検知部と、
を備え、
前記複数の分圧回路はそれぞれ別々の監視対象電圧を分圧し、
（ａ）前記液晶表示パネルを備える液晶表示装置の垂直同期信号に同期して前記第１セレクタの選択が切り替わり、前記液晶表示装置の水平同期信号に同期して前記第２セレクタの選択が切り替わるか、
（ｂ）前記液晶表示装置の前記水平同期信号に同期して前記第１セレクタの選択が切り替わり、前記液晶表示装置の前記水平同期信号に同期して前記第２セレクタの選択が切り替わるか、
（ｃ）前記液晶表示装置の前記垂直同期信号に同期して前記第１セレクタの選択が切り替わり、前記液晶表示装置の前記垂直同期信号に同期して前記第２セレクタの選択が切り替わるか、
（ｄ）前記液晶表示装置の前記水平同期信号に同期して前記第１セレクタの選択が切り替わり、前記液晶表示装置の前記垂直同期信号に同期して前記第２セレクタの選択が切り替わるか、のいずれかで、前記第１セレクタの選択及び前記第２セレクタの選択が切り替わる、異常検知回路。
前記閾値電圧は、前記第２セレクタによって選択されたソースｃｈの表示階調に第１所定階調を加えて得られる階調に対応する第１閾値電圧であり、
前記第２セレクタによって選択されたソースｃｈから出力される電圧と前記第２セレクタによって選択されたソースｃｈの表示階調から第２所定階調を引いて得られる階調に対応する第２閾値電圧とを比較する第３コンパレータを備え、
前記第２検知部は、前記第２コンパレータの出力及び前記第３コンパレータの出力に基づき異常を検知する、請求項１に記載の異常検知回路。
前記第２セレクタによって選択されたソースｃｈの表示階調が所定範囲である場合、前記第２コンパレータ及び前記第３コンパレータのいずれか一方が比較結果にかかわらず出力を固定する、請求項２に記載の異常検知回路。
複数の分圧回路と、
前記複数の分圧回路の各出力から一つを選択して出力する第１セレクタと、
前記第１セレクタの出力と基準電圧とを比較する第１コンパレータと、
前記第１コンパレータの出力に基づき異常を検知する第１検知部と、
前記第１セレクタの出力を前記第１コンパレータの反転入力端子に供給し、前記基準電圧を前記第１コンパレータの非反転入力端子に供給する第１の接続状態と、前記第１セレクタの出力を前記第１コンパレータの非反転入力端子に供給し、前記基準電圧を前記第１コンパレータの反転入力端子に供給する第２の接続状態とのいずれかを選択するスイッチ部と、
液晶表示パネルの複数のソースｃｈが前記液晶表示パネルを備える液晶表示装置の表示に影響を与えない期間において前記複数のソースｃｈから出力される電圧の合成値が所定量以上変化するタイミングを認識する認識部と、
前記認識部によって認識された前記タイミングで、前記液晶表示パネルのコモン電極に印加されるコモン電圧に所定の大きさ以上のパルスが出現しているか否かを判定し、前記判定の結果に基づき異常を検知する第３検知部と、
を備え、
前記複数の分圧回路はそれぞれ別々の監視対象電圧を分圧し、
前記液晶表示装置の垂直同期信号又は水平同期信号に同期して前記第１セレクタの選択が切り替わる、異常検知回路。
前記液晶表示パネルの複数のソースｃｈが前記液晶表示装置の表示に影響を与えない期間において前記複数のソースｃｈから出力される電圧の合成値が所定量以上変化するタイミングを認識する認識部と、
前記認識部によって認識された前記タイミングで、前記液晶表示パネルのコモン電極に印加されるコモン電圧に所定の大きさ以上のパルスが出現しているか否かを判定し、前記判定の結果に基づき異常を検知する第３検知部と、
を備える、請求項１～３のいずれか一項に記載の異常検知回路。
前記コモン電圧と許容下限値電圧とを比較する第４コンパレータと、
前記コモン電圧と許容上限値電圧とを比較する第５コンパレータと、
前記第４コンパレータの出力及び前記第５コンパレータの出力に基づき異常を検知する第４検知部と、を備え、
前記第３検知部は、前記許容下限値電圧を第１パルス検知電圧に置換して前記第４コンパレータを用い、前記許容上限値電圧を第２パルス検知電圧に置換して前記第５コンパレータを用いて前記判定を行う、請求項４又は請求項５に記載の異常検知回路。
請求項１～６のいずれか一項に記載の異常検知回路を備える、液晶表示装置。
請求項７に記載の液晶表示装置を備える、車両。