JP2017026899A - 表示ドライバ - Google Patents

表示ドライバ Download PDF

Info

Publication number
JP2017026899A
JP2017026899A JP2015146859A JP2015146859A JP2017026899A JP 2017026899 A JP2017026899 A JP 2017026899A JP 2015146859 A JP2015146859 A JP 2015146859A JP 2015146859 A JP2015146859 A JP 2015146859A JP 2017026899 A JP2017026899 A JP 2017026899A
Authority
JP
Japan
Prior art keywords
gradation
test
voltage
failure
gradation voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015146859A
Other languages
English (en)
Other versions
JP6574629B2 (ja
Inventor
佐藤　眞一
Shinichi Sato
眞一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2015146859A priority Critical patent/JP6574629B2/ja
Priority to US15/217,966 priority patent/US10467974B2/en
Publication of JP2017026899A publication Critical patent/JP2017026899A/ja
Application granted granted Critical
Publication of JP6574629B2 publication Critical patent/JP6574629B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Abstract

【目的】表示デバイスの不良を判別することが可能な表示ドライバを提供することを目的とする。【構成】テスト用の輝度階調を示すテストデータ片に基づき電圧変換部が生成した第１〜第ｎの画素駆動電圧を、択一的にモニタラインに供給し、モニタラインの電圧値が許容階調電圧範囲に含まれる場合には故障無し、含まれない場合には故障有りを示すテスト結果信号を外部出力する。ここで、テスト制御部は、第１〜第ｎの画素駆動電圧を表示デバイスに送出する出力スイッチをオン状態に設定した状態でテストデータ片を電圧変換部に供給する接続状態テストと、出力スイッチをオフ状態に設定した状態でテストデータ片を電圧変換部に供給する非接続状態テストと、を実行する。【選択図】図４

Description

本発明は、映像信号に応じて表示デバイスを駆動する表示ドライバに関する。
表示装置としての例えば液晶表示装置には、液晶表示パネルと、映像信号に基づく各画素の輝度レベルに対応した階調電圧を液晶表示パネルに供給する表示ドライバとが設けられている。このような表示ドライバに対する製品出荷前のテストの１つとして、１水平走査ライン分の各画素に対応した階調電圧の各々が、階調毎にその階調に対応した電圧値となっているか否かをテストする階調レベルテストが行われる。
ここで、当該階調レベルテストの容易化を図る為に、各画素に対応した階調電圧の各々を選択的に導出し、この導出された階調電圧と、外部供給された理想電圧とが一致しているか否かを判定してその判定結果を外部出力するテスト回路を、表示ドライバ内に設けるようにした半導体装置が提案されている（特許文献１参照）。かかるテスト回路によれば、この半導体装置から外部出力された判定結果に基づき、テスタ側で表示ドライバに生じている故障（階調電圧の異常）を検出することができる。
特開２０１２−２２０２３８号公報
ところで、液晶表示装置に対する製品出荷前のテストでは、表示ドライバのみならず、表示デバイスに対しても、故障が生じているか否かのテストを行い、表示ドライバと表示デバイスを接続する前に不良部品を除去できることが望ましい。
しかしながら、多チャネル化や配線ピッチの微細化に伴い、表示デバイス単体でのテストは困難になってきており、表示ドライバと接続後に合せてテストを行う為に、どちらの部品に
不良があるのか判別できない問題が生じている。
そこで、本発明は、表示デバイスの不良を判別することが可能な表示ドライバを提供することを目的とする。
本発明に係る表示デバイスのドライバは、表示デバイスを駆動する表示ドライバであって、前記表示デバイスの各画素の輝度階調を指定する第１〜第ｎ（ｎは２以上の整数）の画素データ片を、前記輝度階調に対応した階調電圧を有する第１〜第ｎの画素駆動電圧に変換する電圧変換部と、前記第１〜第ｎの画素駆動電圧を第１〜第ｎの出力ラインを介して前記表示ドライバの外部に出力する出力部と、テストモード信号に応じて、テスト用輝度階調を示すテストデータ片を生成し、前記テストデータ片を前記画素データ片として前記電圧変換部に供給するテスト制御部と、を有し、前記出力部は、モニタラインと、前記テストモード信号に応じて前記第１〜第ｎの画素駆動電圧を択一的に前記モニタラインに供給するモニタスイッチと、前記モニタラインの電圧値が許容階調電圧範囲に含まれるか否かを判定し、前記許容階調電圧範囲に含まれる場合には故障無し、前記許容階調電圧範囲に含まれない場合には故障有りを示すテスト結果信号を前記表示ドライバの外部に出力する故障判定部と、前記第１〜第ｎの画素駆動電圧を前記第１〜第ｎの出力ラインに供給する第１〜第ｎの出力スイッチとを含み、前記テスト制御部は、前記テストモード信号に応じて、前記第１〜第ｎの出力スイッチをオン状態に設定した状態で前記テストデータ片を前記電圧変換部に供給する接続状態テストと、前記第１〜第ｎの出力スイッチをオフ状態に設定した状態で前記テストデータ片を前記電圧変換部に供給する非接続状態テストとを実行することを特徴とする表示ドライバ。
本発明では、テスト用の輝度階調を示すテストデータ片に基づき電圧変換部が生成した第１〜第ｎの画素駆動電圧を択一的にモニタラインに供給し、モニタラインの電圧値が許容階調電圧範囲に含まれる場合には故障無し、含まれない場合には故障有りを示すテスト結果信号を外部出力する。ここで、テスト制御部は、第１〜第ｎの画素駆動電圧を表示デバイスに送出する出力スイッチをオン状態に設定した状態でテストデータ片を電圧変換部に供給する接続状態テストと、出力スイッチをオフ状態に設定した状態でテストデータ片を電圧変換部に供給する非接続状態テストと、を実行する。
よって、接続状態テスト及び非接続状態テスト各々で得られたテスト結果信号が共に故障無しを示す場合には、テスタ側では、ドライバ及び表示デバイスが共に故障無しであるとの診断を行うことができる。また、接続状態テストで得られたテスト結果信号が故障有りを示し、非接続状態テストで得られたテスト結果信号が故障無しを示す場合には、テスタは、ドライバ側には故障無し、表示デバイス側には故障有りとの診断を行うことが可能となる。
従って、本発明によれば、表示デバイスをドライバから切り離すことなく、ドライバ側で生じている故障、及び表示デバイス側で生じている故障を個別に診断することができるようになるので、不良箇所を容易に特定することが可能となる。
本発明に係る表示ドライバを含む表示装置１００の概略構成を示す図である。
データドライバ１３の内部構成を示すブロック図である。
階調電圧生成部１３４に含まれるラダー抵抗を示す回路図である。
出力部１３６の内部構成を示す回路図である。
自己故障診断テストのシーケンスを示すタイムチャートである。
階調診断テストＧＳのシーケンスを示すタイムチャートである。
テスト工程ＴＣ１及びＴＣ２において、故障が検出された場合に得られる比較結果信号ＣＰＳＣ及びテスト結果信号ＴＲＳの一例を示すタイムチャートである。
テスト結果信号ＴＲＳの内容と、テスタによる診断結果との対応関係を示す図である。
出力部１３６の内部構成の他の一例を示す回路図である。
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
図１は、本発明に係る表示ドライバを含む表示装置１００の概略構成を示す図である。図１において、表示デバイス２０は、例えば液晶又は有機ＥＬパネル等からなる。表示デバイス２０には、２次元画面の水平方向に伸張するｍ個（ｍは２以上の自然数）の水平走査ラインＳ1〜Ｓmと、２次元画面の垂直方向に伸張するｎ個（ｎは２以上の自然数）のデータラインＤ1〜Ｄnとが形成されている。水平走査ライン及びデータラインの各交叉部には、画素を担う表示セルが形成されている。尚、表示デバイス２０の水平走査ラインＳ1〜Ｓmは走査ドライバ１２と接続されており、データラインＤ1〜Ｄnはデータドライバ１３と接続されている。
駆動制御部１１は、映像信号ＶＤ中から水平同期信号を検出して走査ドライバ１２に供給する。また、駆動制御部１１は、映像信号ＶＤに基づき各画素の輝度レベルを例えば８ビットの輝度階調で指定する画素データＰＤの系列を生成してデータドライバ１３に供給する。
走査ドライバ１２は、駆動制御部１１から供給された水平同期信号に同期したタイミングで、水平走査パルスＳＰを表示デバイス２０の水平走査ラインＳ1〜Ｓmの各々に順次印加する。
データドライバ１３は、半導体ＩＣ（integrated circuit）チップに形成されている。データドライバ１３は、この半導体ＩＣチップの外部から供給されたテストモード信号ＴＭが通常モードを示す場合には、駆動制御部１１から供給された画素データＰＤを１水平走査ライン分、つまりｎ個毎に各画素データＰＤに夫々対応した電圧値を有する画素駆動電圧Ｇ1〜Ｇnに変換する。そして、データドライバ１３は、当該画素駆動電圧Ｇ1〜Ｇnを表示デバイス２０のデータラインＤ1〜Ｄnに印加する。
一方、テストモード信号ＴＭがテストモードを示す場合には、データドライバ１３は、自己故障診断テスト（後述する）を実行し、そのテスト結果（"故障無"、"故障有"）を示すテスト結果信号ＴＲＳを外部出力する。
図２は、データドライバ１３の内部構成を示すブロック図である。図２において、データ取込部１３１は、駆動制御部１１から画素データＰＤの各々を順次取り込み、１水平走査ライン分のｎ個の画素データＰＤ毎に、これらｎ個の画素データＰＤを画素データＲ1〜Ｒnとしてテストデータ入力部１３２に供給する。
テストデータ入力部１３２は、テストモード信号ＴＭが通常モードを示す場合には、画素データＲ1〜Ｒnをそのまま画素データＱ1〜Ｑnとして階調電圧変換部１３３に供給する。一方、テストモード信号ＴＭがテストモードを示す場合には、テストデータ入力部１３２は、テスト制御部１３０から供給された例えば８ビットのテストデータＴＤにて示される値を夫々が示す画素データＱ1〜Ｑnを階調電圧変換部１３３に供給する。
階調電圧生成部１３４は、例えば図３に示すにように、直列接続された抵抗ＲＰ０〜ＲＰ２５６を有する第１のラダー抵抗、及び直列接続された抵抗ＲＮ０〜ＲＮ２５６を有する第２のラダー抵抗を含む。第１のラダー抵抗は、正極性の基準電圧ＤＶに基づき、８ビットの画素データで表現可能な２５６階調分の正極性の階調電圧Ｙ1〜Ｙ256を生成する。第２のラダー抵抗は、負極性の基準電圧−ＤＶに基づき、８ビットの画素データで表現可能な２５６階調分の負極性の階調電圧Ｘ1〜Ｘ256を生成する。
階調電圧生成部１３４は、正極性の階調電圧Ｙ1〜Ｙ256及び負極性の階調電圧Ｘ1〜Ｘ256を階調電圧変換部１３３に供給する。
階調電圧変換部１３３は、テストデータ入力部１３２から供給された画素データＱ1〜Ｑnの各々を、その画素データＱによって示される輝度レベルに対応した正極性の階調電圧を有する画素駆動電圧Ｐ1〜Ｐnに変換する。更に、階調電圧変換部１３３は、これら画素データＱ1〜Ｑnの各々を、その画素データＱによって示される輝度レベルに対応した負極性の階調電圧を有する画素駆動電圧Ｎ1〜Ｎnに変換する。
すなわち、階調電圧変換部１３３は、画素データＱ1〜Ｑnの各々毎に、階調電圧生成部１３４から供給された正極性の階調電圧Ｙ1〜Ｙ256のうちからその画素データＱにて示される輝度レベルの階調に対応した正極性の階調電圧Ｙを選択する。そして、階調電圧変換部１３３は、画素データＱ1〜Ｑnの各々に対して上記のように選択した階調電圧Ｙの各々を、正極性の画素駆動電圧Ｐ1〜Ｐnとする。更に、階調電圧変換部１３３は、画素データＱ1〜Ｑnの各々毎に、階調電圧生成部１３４から供給された負極性の階調電圧Ｘ1〜Ｘ256のうちからその画素データＱにて示される輝度レベルの階調に対応した負極性の階調電圧Ｘを選択する。そして、階調電圧変換部１３３は、画素データＱ1〜Ｑnの各々に対して上記のように選択した階調電圧Ｘの各々を、負極性の画素駆動電圧Ｎ1〜Ｎnとする。
階調電圧変換部１３３は、上記した正極性の画素駆動電圧Ｐ1〜Ｐn及び負極性の画素駆動電圧Ｎ1〜Ｎnを極性切替部１３５に供給する。
極性切替部１３５は、正極性の画素駆動電圧Ｐ1〜Ｐnと、負極性の画素駆動電圧Ｎ1〜Ｎnとを所定の周期にて交互に選択し、選択した方を画素駆動電圧Ａ1〜Ａnとして出力部１３６に供給する。
ただし、極性切替部１３５は、テスト制御部１３０から極性指定信号ＰＳが供給された場合には、正極性の画素駆動電圧Ｐ1〜Ｐnと、負極性の画素駆動電圧Ｎ1〜Ｎnとのうちから、当該極性指定信号ＰＳにて指定された極性に対応した方を選択し、画素駆動電圧Ａ1〜Ａnとして出力部１３６に供給する。例えば正極性を示す論理レベル０の極性指定信号ＰＳに応じて、極性切替部１３５は、正極性の画素駆動電圧Ｐ1〜Ｐnを選択し、これらを画素駆動電圧Ａ1〜Ａnとして出力部１３６に供給する。一方、負極性を示す論理レベル１の極性指定信号ＰＳに応じて、極性切替部１３５は、負極性の画素駆動電圧Ｎ1〜Ｎnを選択し、これらを画素駆動電圧Ａ1〜Ａnとして出力部１３６に供給する。
図４は、出力部１３６の内部構成を示す回路図である。図４において、アンプＡＰ1〜ＡＰnは、画素駆動電圧Ａ1〜Ａnを夫々個別に増幅して得られた画素駆動電圧Ｍ1〜Ｍnを、夫々ラインＬ１〜Ｌｎを介して出力スイッチＳＧ1〜ＳＧnに供給する。尚、アンプＡＰ1〜ＡＰnは、テスト制御部１３０から供給されたアンプ制御信号ＡＥに基づき個別にその増幅動作を有効化するか、又は無効化するのかの設定が為される。この際、アンプＡＰ1〜ＡＰnのうちで無効化状態に設定されたアンプＡＰは、その出力端子をハイインピーダンス状態に設定する。
出力スイッチＳＧ1〜ＳＧnは、テスト制御部１３０から出力有効を示す出力イネーブル信号ＯＥが供給されている間はオン状態となり、アンプＡＰ1〜ＡＰnの各々から供給された画素駆動電圧Ｍ1〜Ｍnを画素駆動電圧Ｇ1〜Ｇnとして出力ラインＯＬ1〜ＯＬnを介して表示デバイス２０のデータラインＤ1〜Ｄnに夫々印加する。尚、出力ラインＯＬ1〜ＯＬnは夫々、表示デバイス２０のデータラインＤ1〜Ｄnと接続されている。
出力スイッチＳＧ1〜ＳＧnは、出力イネーブル信号ＯＥが出力無効を示す場合には全てオフ状態となり、データドライバ１３と表示デバイス２０との間の電気的接続を遮断する。
また、図４において、ラインＬ１〜Ｌｎの各々には、上記した出力スイッチＳＧ1〜ＳＧnと共にモニタスイッチとしてのスキャンスイッチＳＣ1〜ＳＣnが接続されている。尚、図４に示すように、スキャンスイッチＳＣ1〜ＳＣn各々の一端がラインＬ１〜Ｌｎに夫々接続されており、スキャンスイッチＳＣ1〜ＳＣn各々の他端にはモニタラインＭＬが共通に接続されている。
スキャンスイッチＳＣ1〜ＳＣnは、テストモード信号ＴＭに応じてテスト制御部１３０が送出したスキャン信号ＳＣＮに基づき、順次択一的にオン状態に設定される。この際、スキャンスイッチＳＣ1〜ＳＣnのうちでオン状態に設定されたスキャンスイッチＳＣは、その一端に接続されているラインＬの電圧、つまり、当該ラインＬに接続されているアンプＡＰから送出された画素駆動電圧Ｍの電圧値をモニタ階調電圧ＭＶとして、モニタラインＭＬを介して比較部ＣＭＰに供給する。例えば、スキャン信号ＳＣＮに応じてスキャンスイッチＳＣ1がオン状態に設定された場合には、スキャンスイッチＳＣ1は、アンプＡＰ1から送出された画素駆動電圧Ｍ1の電圧値をモニタ階調電圧ＭＶとしてモニタラインＭＬを介して比較部ＣＭＰに供給する。
要するに、モニタスイッチ（ＳＣ1〜ＳＣn）は、アンプＡＰ1〜ＡＰnの各々から送出された画素駆動電圧Ｍ1〜Ｍnの各々を、テストモード信号ＴＭに応じて択一的にモニタラインＭＬに供給するのである。
階調極性セレクタＫＳは、階調電圧生成部１３４から供給された正極性の階調電圧Ｙ1〜Ｙ256と、負極性の階調電圧Ｘ1〜Ｘ256とのうちから、極性指定信号ＰＳにて指定された極性に対応した方を選択し、これらを階調電圧Ｕ1〜Ｕnとして上限階調選択部ＳＥＵ及び下限階調選択部ＳＥＬに供給する。
上限階調選択部ＳＥＵは、テスト制御部１３０から供給されたテストデータＴＤによって示される値に１を加算することにより、当該ＴＤによって示される輝度階調よりも１段階だけ高い輝度階調を上限階調値として求める。そして、上限階調セレクタＳＥＵは、階調電圧Ｕ1〜Ｕnのうちから、その上限階調値に対応した階調電圧を選択し、これを上限階調電圧ＵＶとして比較部ＣＭＰに供給する。
下限階調選択部ＳＥＬは、テストデータＴＤによって示される値から１を減算することにより、当該ＴＤによって示される輝度階調よりも１段階だけ低い輝度階調を下限階調値として求める。そして、下限階調セレクタＳＥＬは、階調電圧Ｕ1〜Ｕnのうちから、その下限階調値に対応した階調電圧を選択し、これを下限階調電圧ＬＶとして比較部ＣＭＰに供給する。
比較部ＣＭＰは、上限階調電圧ＵＶ及び下限階調電圧ＬＶの各々と、モニタ階調電圧ＭＶとを順次大小比較し、その比較結果を示す比較結果信号ＣＰＳを排他的論理和ゲートＥＸに供給する。
例えば、比較部ＣＭＰは、テスト制御部１３０から供給された期待値データＥＤが論理レベル０である場合には、モニタ階調電圧ＭＶと上限階調電圧ＵＶとを大小比較し、ＭＶの方がＵＶよりも大きい場合には論理レベル１、小さい場合には論理レベル０の比較結果信号ＣＰＳを排他的論理和ゲートＥＸに供給する（上限比較）。また、比較部ＣＭＰは、期待値データＥＤが論理レベル１である場合には、モニタ階調電圧ＭＶと下限階調電圧ＬＶとを大小比較し、ＭＶの方がＬＶよりも大きい場合には論理レベル１、小さい場合には論理レベル０の比較結果信号ＣＰＳを排他的論理和ゲートＥＸに供給する（下限比較）。
排他的論理和ゲートＥＸは、比較結果信号ＣＰＳの論理レベルと期待値データＥＤの論理レベルとが同一である場合には、"故障無"を表す論理レベル０のテスト結果信号ＴＲＳを出力する。一方、比較結果信号ＣＰＳの論理レベルと期待値データＥＤの論理レベルとが互いに異なる場合には、排他的論理和ゲートＥＸは、"故障有"を表す論理レベル１のテスト結果信号ＴＲＳを出力する。
テスト制御部１３０は、外部接続されたテスタ（図示せぬ）から、テストモードを示す例えば論理レベル１のテストモード信号ＴＭが供給されると、図５に示すタイムチャートに従ったシーケンスにて自己故障診断テストを実行する。尚、当該自己故障診断テストでは、階調電圧変換部１３３、極性切替部１３５及び出力部１３６内における、画素駆動電圧Ｍ1〜Ｍn各々の生成に関わるｎ系統の回路網（以下、チャネルと称する）に対して、チャネル毎に、各輝度階調（例えば第１〜第２５６階調）に対応した適切な階調電圧が得られているか否かをテストする。
すなわち、テスト制御部１３０は、図５に示すように、夫々が映像信号における２フレーム期間からなる第１〜第ｎのテスト周期の各々で、各チャネルに対して階調毎の階調電圧の故障を検出する階調診断テストＧＳを行う。この際、テスト制御部１３０は、図５に示すように、テストモード信号ＴＭに応じて、第１〜第ｎのテスト周期毎に出力部１３６のスキャンスイッチＳＣ1〜ＳＣnを順次択一的にオン状態に設定するスキャン信号ＳＣＮを出力部１３６に供給する。
図６は、階調診断テストＧＳのシーケンスを示すタイムチャートである。図６に示すように、当該階調診断テストＧＳにおいてテスト制御部１３０は、図６に示すテスト工程ＴＣ１〜ＴＣ８各々を順に実行する。
テスト制御部１３０は、階調診断テストＧＳにおけるテスト工程ＴＣ１〜ＴＣ４の各々では、正極を指定する論理レベル０の極性指定信号ＰＳを極性切替部１３５及び出力部１３６に供給し、テスト工程ＴＣ５〜ＴＣ８の各々では負極を指定する極性指定信号ＰＳを極性切替部１３５及び出力部１３６に供給する。また、テスト制御部１３０は、テスト工程ＴＣ１、ＴＣ３、ＴＣ５及びＴＣ７の各々では、論理レベル０の期待値データＥＤを出力部１３６に供給し、テスト工程ＴＣ２、ＴＣ４、ＴＣ６及びＴＣ８の各々では、論理レベル１の期待値データＥＤを出力部１３６に供給する。また、テスト制御部１３０は、テスト工程ＴＣ１、ＴＣ２、ＴＣ５及びＴＣ６の各々では、出力有効を示す論理レベル１の出力イネーブル信号ＯＥを出力部１３６に供給し、テスト工程ＴＣ３、ＴＣ４、ＴＣ７及びＴＣ８の各々では、出力無効を示す論理レベル０の出力イネーブル信号ＯＥを出力部１３６に供給する。
更に、テスト制御部１３０は、テストモード信号ＴＭに応じて、テスト工程ＴＣ１〜ＴＣ８の各々において、図７に示すように、テスト用の２５６階調分の各輝度階調を８ビットで表すテストデータＴＤとして、［００］ｈ〜［ＦＦ］ｈの各々を生成する。テスト制御部１３０は、このようにテスト用の輝度階調を示すテストデータＴＤとして、［００］ｈ〜［ＦＦ］ｈの各々を１水平走査期間Ｈ毎に順次、テストデータ入力部１３２及び出力部１３６に供給する。
これにより、テスト工程ＴＣ１〜ＴＣ８の各々では、２５６階調分の各輝度階調を表すテストデータ［００］ｈ〜［ＦＦ］ｈの各々に対応した正極性の画素駆動電圧Ｐ及び負極性の画素駆動電圧Ｎが、階調電圧変換部１３３から出力される。この際、テスト工程ＴＣ１〜ＴＣ４の各々では、正極を指定する極性指定信号ＰＳに応じて、テストデータ［００］ｈ〜［ＦＦ］ｈの各々に対応した正極性の画素駆動電圧Ｐを夫々有する正極性の画素駆動電圧Ｍの系列が順次、アンプＡＰから出力される。一方、テスト工程ＴＣ５〜ＴＣ８の各々では、負極を指定する極性指定信号ＰＳに応じて、テストデータ［００］ｈ〜［ＦＦ］ｈの各々に対応した負極性の画素駆動電圧Ｎを夫々が有する負極性の画素駆動電圧Ｍの系列が順次、アンプＡＰから出力される。
ここで、例えば図５に示すようにスキャンスイッチＳＣ1がオン状態に設定される第１のテスト周期では、テスト工程ＴＣ１〜ＴＣ４の各々において、アンプＡＰ1から送出された各輝度階調に対応した正極性の画素駆動電圧Ｍ1の系列が、モニタラインＭＬを介してモニタ階調電圧ＭＶの系列として比較部ＣＭＰに供給される。また、この第１のテスト周期でのテスト工程ＴＣ５〜ＴＣ８の各々では、アンプＡＰ1から送出された各輝度階調に対応した負極性の画素駆動電圧Ｍ1の系列が、モニタラインＭＬを介してモニタ階調電圧ＭＶの系列として比較部ＣＭＰに供給される。
比較部ＣＭＰは、図６に示すように、期待値データＥＤが論理レベル０となるテスト工程ＴＣ１、ＴＣ３、ＴＣ５及びＴＣ７の各々では、上述した上限比較を行う。つまり、比較部ＣＭＰは、各輝度階調に対応したモニタ階調電圧ＭＶの各々と、階調毎にその階調で許容される階調電圧の上限値を表す上限階調電圧ＵＶの各々とを大小比較する。この際、比較部ＣＭＰは、上限階調電圧ＵＶがモニタ階調電圧ＭＶよりも大きい場合には論理レベル０、ＵＶがＭＶ以下である場合には論理レベル１の比較結果信号ＣＰＳを排他的論理和ゲートＥＸに供給する。また、比較部ＣＭＰは、図６に示すように、期待値データＥＤが論理レベル１となるテスト工程ＴＣ２、ＴＣ４、ＴＣ６及びＴＣ８の各々では、上述した下限比較を行う。つまり、比較部ＣＭＰは、各輝度階調に対応したモニタ階調電圧ＭＶの各々と、階調毎にその階調で許容される階調電圧の下限値を表す下限階調電圧ＬＶの各々とを大小比較する。この際、比較部ＣＭＰは、下限階調電圧ＬＶがモニタ階調電圧ＭＶよりも大きい場合には論理レベル０、ＬＶがＭＶ以下である場合には論理レベル１の比較結果信号ＣＰＳを排他的論理和ゲートＥＸに供給する。
すなわち、モニタ階調電圧ＭＶの電圧値が許容階調電圧範囲内にある場合、つまり下限階調電圧ＬＶ〜上限階調電圧ＵＶの範囲内にある場合には、比較部ＣＭＰは、テスト工程ＴＣ１、ＴＣ３、ＴＣ５又はＴＣ７では論理レベル０、テスト工程ＴＣ２、ＴＣ４、ＴＣ６又はＴＣ８では論理レベル１の比較結果信号ＣＰＳを出力することになる。ところが、モニタ階調電圧ＭＶの電圧値が正常値ではない場合、例えばモニタ階調電圧ＭＶの電圧値が上限階調電圧ＵＶより大きい場合には、比較部ＣＭＰは、テスト工程ＴＣ１、ＴＣ３、ＴＣ５又はＴＣ７において論理レベル１の比較結果信号ＣＰＳを出力する。また、モニタ階調電圧ＭＶの電圧値が下限階調電圧ＬＶより小さい場合には、比較部ＣＭＰは、テスト工程ＴＣ２、ＴＣ４、ＴＣ６又はＴＣ８において論理レベル０の比較結果信号ＣＰＳを出力することになる。
そこで、テスト制御部１３０は、上限比較を行うテスト工程ＴＣ１、ＴＣ３、ＴＣ５及びＴＣ７の各々では、期待値として論理レベル０を有する期待値データＥＤを排他的論理和ゲートＥＸに供給する。また、テスト制御部１３０は、下限比較を行うテスト工程ＴＣ２、ＴＣ４、ＴＣ６及びＴＣ８の各々では、論理レベル１を有する期待値データＥＤを排他的論理和ゲートＥＸに供給する。
よって、例えば図７に示すように、テスト工程ＴＣ１で論理レベル１の比較結果信号ＣＰＳが得られたとき、又はテスト工程ＴＣ２で論理レベル０の比較結果信号ＣＰＳが得られたときに、"故障有"を示す論理レベル１のテスト結果信号ＴＲＳが外部出力される。一方、モニタ階調電圧ＭＶの電圧値が許容階調電圧範囲（ＬＶ〜ＵＶ）内にある場合には、テスト工程ＴＣ１〜ＴＣ８の各々では、"故障無"を示す論理レベル０のテスト結果信号ＴＲＳが外部出力される。
すなわち、比較部ＣＭＰ及び排他的論理和ゲートＥＸを含む故障判定部は、モニタラインＭＬの電圧値が許容階調電圧範囲（ＬＶ〜ＵＶ）に含まれるか否かを判定し、含まれる場合には故障無し、含まれない場合には故障有りを示すテスト結果信号ＴＲＳを外部出力するのである。
ここで、データドライバ１３に外部接続されたテスタは、テスト結果信号ＴＲＳの取り込みを行い、図５に示す第１〜第ｎのテスト周期のうちで、"故障有"を示す論理レベル１のテスト結果信号ＴＲＳが取得されたテスト周期を検出する。つまり、テスタは、"故障有"を示す論理レベル１のテスト結果信号ＴＲＳが取得されたテスト周期が、テスト開始から何番目に位置するのかにより、故障が生じているチャネルを特定する。
例えば、第１のテスト周期では、図４に示すスキャンスイッチＳＣ1〜ＳＣnのうちのＳＣ1のみがオン状態となるので、画素駆動電圧Ｍ1の生成を担う第１のチャネルが故障診断のテスト対象となる。よって、第１のテスト周期内において１度でも"故障有"を示す論理レベル１のテスト結果信号ＴＲＳが取得された場合には、テスタは、第１のチャネルに故障有りと診断する。一方、第１のテスト周期に亘りテスト結果信号ＴＲＳが"故障無"を示す論理レベル０の状態を維持していた場合には、テスタは、第１のチャネルには故障無しと診断する。
また、例えば第ｎのテスト周期では、スキャンスイッチＳＣ1〜ＳＣnのうちのＳＣnのみがオン状態となり、画素駆動電圧Ｍnの生成を担う第ｎのチャネルが故障診断のテスト対象となる。よって、この第ｎのテスト周期内において１度でも故障有りを示す論理レベル１のテスト結果信号ＴＲＳが取得された場合には、テスタは、第ｎのチャネルに故障有りと診断する一方、第ｎのテスト周期に亘りテスト結果信号ＴＲＳが"故障無"を示す論理レベル０の状態を維持していた場合には第ｎのチャネルには故障が無いと診断する。
尚、テスト制御部１３０は、図６に示すように、テスト工程ＴＣ１〜ＴＣ４の各々では、正極を示す極性指定信号ＰＳを極性切替部１３５及び出力部１３６の階調極性セレクタＫＳに供給する。これにより、テスト工程ＴＣ１〜ＴＣ４の各々で、テスト制御部１３０は、正極性の各階調電圧をテスト対象とした自己故障診断テストを行う（正極テスト）。一方、テスト工程ＴＣ５〜ＴＣ８の各々では、テスト制御部１３０は、負極を示す極性指定信号ＰＳを極性切替部１３５及び出力部１３６の階調極性セレクタＫＳに供給することにより、負極性の各階調電圧をテスト対象とした自己故障診断テストを行う（負極テスト）。
また、テスト制御部１３０は、テスト工程ＴＣ１、ＴＣ２、ＴＣ５及びＴＣ６の各々では、図６に示すように、出力有効を示す論理レベル１の出力イネーブル信号ＯＥを出力スイッチＳＧ1〜ＳＧnに供給する。これにより、テスト工程ＴＣ１、ＴＣ２、ＴＣ５及びＴＣ６の各々では、表示デバイス２０がデータドライバ１３と電気的に接続された状態となり、この状態で、テスト制御部１３０が上記した自己故障診断テストを行う（以下、接続状態テストと称する）。
一方、テスト工程ＴＣ３、ＴＣ４、ＴＣ７及びＴＣ８の各々では、テスト制御部１３０は、図６に示すように出力無効を示す論理レベル０の出力イネーブル信号ＯＥを出力スイッチＳＧ1〜ＳＧnに供給する。これにより、テスト工程ＴＣ３、ＴＣ４、ＴＣ７及びＴＣ８の各々では、表示デバイス２０とデータドライバ１３との電気的接続が遮断された状態となり、かかる状態で、テスト制御部１３０が上記した自己故障診断テストを行う（以下、非接続状態テストと称する）。
この際、テスタは、上記した接続状態テストでのテスト結果（ＴＲＳ）の内容と、非接続状態テストでのテスト結果の内容とに基づき、図８に示す診断結果を得る。
すなわち、図８に示すように、接続状態テスト及び非接続状態テストの各々で得られたテスト結果信号ＴＲＳが共に"故障無"を示す場合、テスタは、データドライバ１３及び表示デバイス２０は共に故障無しであるとの診断を行う。
また、図８に示すように、接続状態テストで得られたテスト結果信号ＴＲＳが"故障有"を示し、非接続状態テストで得られたテスト結果信号ＴＲＳが"故障無"を示す場合、テスタは、データドライバ１３には故障無し、表示デバイス２０には故障有りとの診断を行う。
また、図８に示すように、接続状態テスト及び非接続状態テストの各々で得られたテスト結果信号ＴＲＳが共に"故障有"を示す場合、テスタは、データドライバ１３及び表示デバイス２０のうちの少なくともデータドライバ１３側には故障が有ると診断する。
以上のように、データドライバ１３は、外部供給されたテストモード信号ＴＭに応じて、各輝度階調に対応した適切な階調電圧が生成されるか否かをチャネル毎にテスト（自己故障診断テスト）し、そのテスト結果を示すテスト結果信号ＴＲＳを外部出力する。
更に、かかる自己故障診断テストでは、図４に示す出力スイッチＳＧ1〜ＳＧnのオン・オフ状態を切り替えることにより、表示デバイス２０をデータドライバ１３に電気的に接続した状態での接続状態テストと、表示デバイス２０とデータドライバ１３との電気的接続を遮断した状態での非接続状態テストと、を実行する。
すなわち、テスト制御部１３０は、テストモード信号ＴＭに応じて、出力スイッチＳＧ1〜ＳＧnをオン状態に設定した状態でテスト用の各輝度階調を示すテストデータＴＤを階調電圧変換部１３３に供給する接続状態テストと、出力スイッチＳＧ1〜ＳＧnをオフ状態に設定した状態でテストデータＴＤを階調電圧変換部１３３に供給する非接続状態テストとを実行する。
これにより、テスタは、表示デバイス２０をデータドライバ１３から切り離すことなく、接続状態テスト及び非接続状態テスト各々でのテスト結果（ＴＲＳ）に基づき、図８に示すように、データドライバ１３で生じている故障、及び表示デバイス２０で生じている故障を個別に診断することが可能となる。
尚、比較部ＣＭＰでは、モニタ階調電圧ＭＶ及び上限階調電圧ＵＶ同士の大小比較を行う上限比較と、モニタ階調電圧ＭＶ及び下限階調電圧ＬＶ同士の大小比較を行う下限比較と、を図６に示すように時分割で実行しているが、独立した２つの比較器を用いることにより、上限比較及び下限比較を同時に実行するようにしても良い。
図９は、かかる点に鑑みて為された出力部１３６の他の構成を示す回路図である。尚、図９に示す構成では、図４に示される比較部ＣＭＰに代えて比較器ＣＰ１及びＣＰ２を採用し、排他的論理和ゲートＥＸに代えてオアゲートＯＲを採用した点を除く他の構成は、図４に示すものと同一である。
図９において、比較器ＣＰ１は、モニタ階調電圧ＭＶが、上限階調選択部ＳＥＵから供給された上限階調電圧ＵＶよりも小であるか否かを判定する為の大小比較行う。ここで、モニタ階調電圧ＭＶが上限階調電圧ＵＶよりも小である場合には、比較器ＣＰ１は、故障無しを示す論理レベル０の比較結果信号ＣＵをオアゲートＯＲに供給する。一方、モニタ階調電圧ＭＶが上限階調電圧ＵＶ以上である場合には、比較器ＣＰ１は、故障有りを示す論理レベル１の比較結果信号ＣＵをオアゲートＯＲに供給する。
比較器ＣＰ２は、モニタ階調電圧ＭＶが、下限階調選択部ＳＥＬから供給された下限階調電圧ＬＶよりも大であるか否かを判定する為の大小比較を行う。ここで、モニタ階調電圧ＭＶが下限階調電圧ＬＶよりも大である場合には、比較器ＣＰ２は、故障無しを示す論理レベル０の比較結果信号ＣＬをオアゲートＯＲに供給する。一方、モニタ階調電圧ＭＶが下限階調電圧ＬＶ未満である場合には、比較器ＣＰ２は、故障有りを示す論理レベル１の比較結果信号ＣＬをオアゲートＯＲに供給する。
オアゲートＯＲは、比較結果信号ＣＵ及びＣＬが共に故障無しを示す場合には"故障無"を表す論理レベル０のテスト結果信号ＴＲＳを外部出力する。オアゲートＯＲは、比較結果信号ＣＵ及びＣＬのうちのいずれか一方が故障有りを示す場合には"故障有"を表す論理レベル１のテスト結果信号ＴＲＳを外部出力する。
よって、図９に示す構成を採用した場合には期待値データＥＤが不要となる。更に、図６に示す階調診断テストＧＳにおいて時分割にて順次実行していた上限比較及び下限比較を同時に実行することができるので、階調診断テストＧＳのテスト周期を１／２にすることが可能となる。
また、上記実施例では、画素データによって表される輝度階調を２５６階調としてその動作を説明したが、輝度階調数は２５６階調に限定されない。要するに、階調電圧生成部１３４では、第１〜第ｋ（ｋは２以上の整数）の輝度階調に対応した正極性の階調電圧Ｙ1〜Ｙk及び負極性の階調電圧Ｘ1〜Ｘkを生成し、テスト制御部１３０では、テストデータＴＤとして第１〜第ｋのテスト用輝度階調を夫々示すテストデータの系列を生成すれば良いのである。
要するに、データドライバ１３では、テスト用の輝度階調を示すテストデータ片に基づいて電圧変換部（１３３、１３４）が生成した第１〜第ｎ（ｎは２以上の整数）の画素駆動電圧（Ｍ1〜Ｍn）を、モニタスイッチ（ＳＣ1〜ＳＣn）によって択一的にモニタライン（ＭＬ）に供給する。故障判定部（ＣＭＰ、ＥＸ、ＣＰ１、ＣＰ２、ＯＲ）は、モニタラインの電圧値が許容階調電圧範囲に含まれるか否かを判定し、許容階調電圧範囲に含まれる場合には故障無し、含まれない場合には故障有りを示すテスト結果信号（ＴＲＳ）を外部出力する。ここで、テスト制御部（１３０）は、第１〜第ｎの画素駆動電圧を表示デバイス（２０）に送出する出力スイッチ（ＳＧ1〜ＳＧn）をオン状態に設定した状態で上記したテストデータ片を電圧変換部に供給する接続状態テストと、出力スイッチをオフ状態に設定した状態で上記したテストデータ片を電圧変換部に供給する非接続状態テストと、をテストモード信号（ＴＭ）に応じて実行するのである。
１３ データドライバ
２０ 表示デバイス
１００ 表示装置
１３０ テスト制御部
１３３ 階調電圧変換部
１３４ 階調電圧生成部
１３５ 極性切替部
１３６ 出力部
ＡＰ1〜ＡＰn アンプ
ＣＭＰ 比較部
ＳＣ1〜ＳＣn スキャンスイッチ
ＳＥＬ 下限階調選択部
ＳＥＵ 上限階調選択部
ＳＧ1〜ＳＧn 出力スイッチ

Claims (11)

  1. 表示デバイスを駆動する表示ドライバであって、
    前記表示デバイスの各画素の輝度階調を指定する第１〜第ｎ（ｎは２以上の整数）の画素データ片を、前記輝度階調に対応した階調電圧を有する第１〜第ｎの画素駆動電圧に変換する電圧変換部と、
    前記第１〜第ｎの画素駆動電圧を第１〜第ｎの出力ラインを介して前記表示ドライバの外部に出力する出力部と、
    テストモード信号に応じて、テスト用輝度階調を示すテストデータ片を生成し、前記テストデータ片を前記画素データ片として前記電圧変換部に供給するテスト制御部と、を有し、
    前記出力部は、
    モニタラインと、
    前記テストモード信号に応じて前記第１〜第ｎの画素駆動電圧を択一的に前記モニタラインに供給するモニタスイッチと、
    前記モニタラインの電圧値が許容階調電圧範囲に含まれるか否かを判定し、前記許容階調電圧範囲に含まれる場合には故障無し、前記許容階調電圧範囲に含まれない場合には故障有りを示すテスト結果信号を前記表示ドライバの外部に出力する故障判定部と、
    前記第１〜第ｎの画素駆動電圧を前記第１〜第ｎの出力ラインに供給する第１〜第ｎの出力スイッチとを含み、
    前記テスト制御部は、前記テストモード信号に応じて、前記第１〜第ｎの出力スイッチをオン状態に設定した状態で前記テストデータ片を前記電圧変換部に供給する接続状態テストと、前記第１〜第ｎの出力スイッチをオフ状態に設定した状態で前記テストデータ片を前記電圧変換部に供給する非接続状態テストとを実行することを特徴とする表示ドライバ。
  2. 前記電圧変換部は、
    第１〜第ｋ（ｋは２以上の整数）の輝度階調に夫々対応した第１〜第ｋの階調電圧を生成する階調電圧生成部と、
    前記第１〜第ｎの画素データ片の各々毎に前記第１〜第ｋの階調電圧のうちから当該画素データ片に対応した階調電圧を選択し、選択したｎ個の前記階調電圧を前記第１〜第ｎの画素駆動電圧とする階調電圧変換部と、を含み、
    前記テスト制御部は、前記接続状態テスト及び前記非接続状態テストの各々で、前記第１〜第ｋの輝度階調に夫々対応した第１〜第ｋのテストデータ片の系列を前記画素データ片として前記電圧変換部に供給することを特徴とする請求項１記載の表示ドライバ。
  3. 前記許容階調電圧範囲の下限階調電圧は、前記テストデータ片にて示される前記テスト用輝度階調よりも１段階だけ低い輝度階調に対応した階調電圧であり、前記許容階調電圧範囲の上限階調電圧は、前記テストデータ片にて示される前記テスト用輝度階調よりも１段階だけ高い輝度階調に対応した階調電圧であることを特徴とする請求項２記載の表示ドライバ。
  4. 前記階調電圧生成部にて生成された前記第１〜第ｋの階調電圧のうちから、前記テストデータ片にて示される前記テスト用輝度階調よりも１段階だけ低い輝度階調に対応した階調電圧を選択し、当該選択した前記階調電圧を前記下限階調電圧として得る下限階調選択部と、
    前記階調電圧生成部にて生成された前記第１〜第ｋの階調電圧のうちから、前記テストデータ片にて示される前記テスト用輝度階調よりも１段階だけ高い輝度階調に対応した階調電圧を選択し、当該選択した前記階調電圧を前記上限階調電圧として得る上限階調選択部と、を有することを特徴とする請求項３記載の表示ドライバ。
  5. 前記故障判定部は、
    前記モニタラインの電圧値が前記上限階調電圧よりも小であるか否かの大小比較を行い、小である場合には故障無し、大である場合には故障有りを示す第１の比較結果信号を生成する第１の比較器と、
    前記モニタラインの電圧値が前記下限階調電圧よりも大であるか否かの大小比較を行い、大である場合には故障無し、小である場合には故障有りを示す第２の比較結果信号を生成する第２の比較器と、
    前記第１の比較結果信号及び前記第２の比較結果信号が共に故障無しを示す場合には故障無しを示す前記テスト結果信号を前記表示ドライバの外部に出力し、前記第１の比較結果信号及び前記第２の比較結果信号のうちの少なくとも一方が故障有りを示す場合には故障有りを示す前記テスト結果信号を前記表示ドライバの外部に出力するゲートと、を有することを特徴とする請求項３又は４記載の表示ドライバ。
  6. 前記電圧変換部は、
    第１〜第ｋ（ｋは２以上の整数）の輝度階調に夫々対応した正極性の第１〜第ｋの正極性階調電圧、及び前記第１〜第ｋの輝度階調に夫々対応した負極性の第１〜第ｋの負極性階調電圧を生成する階調電圧生成部と、
    前記第１〜第ｎの画素データ片の各々毎に、前記第１〜第ｋの正極性階調電圧のうちから当該画素データ片に対応した正極性階調電圧を選択し、選択したｎ個の前記正極性階調電圧を第１〜第ｎの正極性画素駆動電圧として得ると共に、前記第１〜第ｎの画素データ片の各々毎に前記第１〜第ｋの負極性階調電圧のうちから当該画素データ片に対応した負極性階調電圧を選択し、選択したｎ個の前記負極性階調電圧を第１〜第ｎの負極性画素駆動電圧として得る階調電圧変換部と、
    前記第１〜第ｎの正極性画素駆動電圧、及び前記第１〜第ｎの負極性画素駆動電圧のうちから、極性指定信号にて指定された極性を有する方を選択し、選択した方を前記第１〜第ｎの画素駆動電圧とする極性切替部と、を含み、
    前記テスト制御部は、前記接続状態テストにおける第１の期間に亘り正極性を指定する前記極性指定信号を生成し、前記接続状態テストにおける第２の期間に亘り負極性を指定する前記極性指定信号を生成すると共に、前記非接続状態テストにおける第１の期間に亘り正極性を指定する前記極性指定信号を生成し、前記非接続状態テストにおける第２の期間に亘り負極性を指定する前記極性指定信号を生成することを特徴とする請求項１記載の表示ドライバ。
  7. 前記テスト制御部は、前記接続状態テストにおける前記第１の期間及び第２の期間、並びに前記非接続状態テストにおける前記第１の期間及び第２の期間の各々で、前記第１〜第ｋの輝度階調に夫々対応した第１〜第ｋのテストデータ片の系列を前記画素データ片として前記電圧変換部に供給することを特徴とする請求項６記載の表示ドライバ。
  8. 前記許容階調電圧範囲の下限階調電圧は、前記テストデータ片にて示される前記テスト用輝度階調よりも１段階だけ低い輝度階調に対応した階調電圧であり、前記許容階調電圧範囲の上限階調電圧は、前記テストデータ片にて示される前記テスト用輝度階調よりも１段階だけ高い輝度階調に対応した階調電圧であることを特徴とする請求項６又は７記載の表示ドライバ。
  9. 前記階調電圧生成部にて生成された前記第１〜第ｋの正極階調電圧及び前記第１〜第ｋの負極性階調電圧のうちから前記極性指定信号にて示される極性に対応した方を選択し、選択した方を第１〜第ｋの階調電圧として得る階調極性セレクタと、
    前記第１〜第ｋの階調電圧のうちから、前記テストデータ片にて示される前記テスト用輝度階調よりも１段階だけ低い輝度階調に対応した階調電圧を選択し、当該選択した前記階調電圧を前記下限階調電圧として得る下限階調選択部と、
    前記階調電圧生成部にて生成された前記第１〜第ｋの階調電圧のうちから、前記テストデータ片にて示される前記テスト用輝度階調よりも１段階だけ高い輝度階調に対応した階調電圧を選択し、当該選択した前記階調電圧を前記上限階調電圧として得る上限階調選択部と、を有することを特徴とする請求項８記載の表示ドライバ。
  10. 前記故障判定部は、
    前記モニタラインの電圧値が前記上限階調電圧よりも小であるか否かの大小比較を行い、小である場合には故障無し、大である場合には故障有りを示す第１の比較結果信号を生成する第１の比較器と、
    前記モニタラインの電圧値が前記下限階調電圧よりも大であるか否かの大小比較を行い、大である場合には故障無し、小である場合には故障有りを示す第２の比較結果信号を生成する第２の比較器と、
    前記第１の比較結果信号及び前記第２の比較結果信号が共に故障無しを示す場合には故障無しを示す前記テスト結果信号を前記表示ドライバの外部に出力し、前記第１の比較結果信号及び前記第２の比較結果信号のうちの少なくとも一方が故障有りを示す場合には故障有りを示す前記テスト結果信号を前記表示ドライバの外部に出力するゲートと、を有することを特徴とする請求項８又は９記載の表示ドライバ。
  11. 前記表示デバイスは第１〜第ｎのデータラインを有し、
    前記第１〜第ｎのデータラインは前記第１〜第ｎの出力ラインに夫々電気的に接続されていることを特徴とする請求項１〜１０記載の表示ドライバ。
JP2015146859A 2015-07-24 2015-07-24 表示ドライバ Active JP6574629B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015146859A JP6574629B2 (ja) 2015-07-24 2015-07-24 表示ドライバ
US15/217,966 US10467974B2 (en) 2015-07-24 2016-07-22 Display driver and method for evaluating display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015146859A JP6574629B2 (ja) 2015-07-24 2015-07-24 表示ドライバ

Publications (2)

Publication Number Publication Date
JP2017026899A true JP2017026899A (ja) 2017-02-02
JP6574629B2 JP6574629B2 (ja) 2019-09-11

Family

ID=57837690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015146859A Active JP6574629B2 (ja) 2015-07-24 2015-07-24 表示ドライバ

Country Status (2)

Country Link
US (1) US10467974B2 (ja)
JP (1) JP6574629B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020016695A (ja) * 2018-07-23 2020-01-30 ローム株式会社 異常検知回路
JP2020160410A (ja) * 2019-03-28 2020-10-01 ラピスセミコンダクタ株式会社 表示ドライバ及び半導体装置
CN113053308A (zh) * 2021-03-18 2021-06-29 京东方科技集团股份有限公司 显示方法、显示装置及计算机可读存储介质

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6655461B2 (ja) 2016-04-28 2020-02-26 ラピスセミコンダクタ株式会社 半導体装置、半導体チップ及び半導体チップのテスト方法
KR102642577B1 (ko) * 2016-12-12 2024-02-29 엘지디스플레이 주식회사 외부 보상용 드라이버 집적회로와 그를 포함한 표시장치, 및 표시장치의 데이터 보정방법
US10818208B2 (en) * 2018-09-14 2020-10-27 Novatek Microelectronics Corp. Source driver
US11341879B2 (en) * 2020-10-22 2022-05-24 Samsung Display Co., Ltd. Replica pixel for stand-alone test of display driver
CN112289243A (zh) * 2020-11-30 2021-01-29 上海天马有机发光显示技术有限公司 显示面板及其制备方法、显示装置
JP2022130915A (ja) * 2021-02-26 2022-09-07 ラピステクノロジー株式会社 出力回路、表示ドライバ及び表示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000275610A (ja) * 1999-03-26 2000-10-06 Casio Comput Co Ltd 液晶表示装置及びその検査方法
JP2006047962A (ja) * 2004-07-30 2006-02-16 Sunplus Technology Co Ltd テスト回路をビルトインした薄膜トランジスタ液晶ディスプレイのソースドライバ
JP2008102344A (ja) * 2006-10-19 2008-05-01 Nec Electronics Corp 表示装置の駆動回路およびそのテスト方法
JP2008216442A (ja) * 2007-03-01 2008-09-18 Nec Electronics Corp 表示パネルのデータ側駆動回路、及びそのテスト方法
JP2012220238A (ja) * 2011-04-05 2012-11-12 Sharp Corp 半導体装置及びその検査方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH102937A (ja) * 1996-06-13 1998-01-06 Yokogawa Electric Corp Ｉｃ試験装置
JP4108360B2 (ja) * 2002-04-25 2008-06-25 シャープ株式会社 表示駆動装置およびそれを用いた表示装置
JP2008242164A (ja) * 2007-03-28 2008-10-09 Nec Electronics Corp 表示装置の駆動回路およびそのテスト方法
JP2010008781A (ja) * 2008-06-27 2010-01-14 Toshiba Corp 表示制御装置および表示装置
US9384698B2 (en) * 2009-11-30 2016-07-05 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000275610A (ja) * 1999-03-26 2000-10-06 Casio Comput Co Ltd 液晶表示装置及びその検査方法
JP2006047962A (ja) * 2004-07-30 2006-02-16 Sunplus Technology Co Ltd テスト回路をビルトインした薄膜トランジスタ液晶ディスプレイのソースドライバ
JP2008102344A (ja) * 2006-10-19 2008-05-01 Nec Electronics Corp 表示装置の駆動回路およびそのテスト方法
JP2008216442A (ja) * 2007-03-01 2008-09-18 Nec Electronics Corp 表示パネルのデータ側駆動回路、及びそのテスト方法
JP2012220238A (ja) * 2011-04-05 2012-11-12 Sharp Corp 半導体装置及びその検査方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020016695A (ja) * 2018-07-23 2020-01-30 ローム株式会社 異常検知回路
JP7132010B2 (ja) 2018-07-23 2022-09-06 ローム株式会社 異常検知回路
JP2020160410A (ja) * 2019-03-28 2020-10-01 ラピスセミコンダクタ株式会社 表示ドライバ及び半導体装置
JP7161435B2 (ja) 2019-03-28 2022-10-26 ラピスセミコンダクタ株式会社 表示ドライバ及び半導体装置
CN113053308A (zh) * 2021-03-18 2021-06-29 京东方科技集团股份有限公司 显示方法、显示装置及计算机可读存储介质

Also Published As

Publication number Publication date
JP6574629B2 (ja) 2019-09-11
US10467974B2 (en) 2019-11-05
US20170025081A1 (en) 2017-01-26

Similar Documents

Publication Publication Date Title
JP6574629B2 (ja) 表示ドライバ
KR101247904B1 (ko) 구동 회로, 표시 장치 및 구동 회로의 자기 검출ㆍ자기 수복 방법
JP4277055B2 (ja) 駆動回路、表示装置、およびテレビジョンシステム
US8026889B2 (en) Drive circuit of display device and method of testing the same
JP2002304164A (ja) ディスプレイ装置駆動デバイス、ディスプレイ装置及びドライバ回路テスト方法
KR101133486B1 (ko) 구동 회로 및 표시 장치
KR20170014060A (ko) 유기전계발광 표시장치 및 그의 리페어 방법
CN106128351A (zh) 一种显示装置
JP2008256632A (ja) 半導体集積回路の試験方法及びｉｃテスタ
KR20180029518A (ko) 구동 ic의 출력 핀간 단락 진단 장치 및 구동 ic 간 단락 진단 장치
KR20070080720A (ko) 신호 처리 장치, 액정 표시 장치 및 액정 표시 장치의테스트 시스템
CN115691442A (zh) 显示驱动器和显示装置
JP2008180616A (ja) 半導体デバイスのテスト補助回路およびテスト方法
JP5015041B2 (ja) 駆動回路および駆動回路を備えた表示装置
JP2010096785A (ja) 表示駆動回路及びテスト方法
JP5015037B2 (ja) 駆動回路および該駆動回路を備えた表示装置
JP6179754B2 (ja) 表示装置及び表示装置の検査方法
JP6574632B2 (ja) 表示ドライバ
JP2009205001A (ja) 駆動回路および該駆動回路を備えた表示装置
CN110310608B (zh) 液晶显示面板的控制电路、测试设备和测试方法
JP3553509B2 (ja) 半導体集積回路及びその検査方法
JP2011075334A (ja) 半導体集積回路及びそのテスト方法
JP2008224585A (ja) 半導体試験装置
JP6719296B2 (ja) ドライバ回路及びドライバ回路のテスト方法
JP7161435B2 (ja) 表示ドライバ及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190305

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190819

R150 Certificate of patent or registration of utility model

Ref document number: 6574629

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150