JP2006153927A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2006153927A JP2006153927A JP2004340179A JP2004340179A JP2006153927A JP 2006153927 A JP2006153927 A JP 2006153927A JP 2004340179 A JP2004340179 A JP 2004340179A JP 2004340179 A JP2004340179 A JP 2004340179A JP 2006153927 A JP2006153927 A JP 2006153927A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- display
- bidirectional bus
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/42—Measurement or testing during manufacture
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】映像信号処理装置と表示パネルとから構成され、組立後にそれら個々の検査を行うことが可能な表示装置を提供する。
【解決手段】表示装置10は、前記双方向バスを介して映像信号を送信する映像信号処理装置11と、前記映像信号に基づく画像を表示する表示モジュール12とを備え、映像信号処理装置11と表示モジュール12は双方向バス13を介して接続されている。この双方向バス13には検査装置15が接続される。従って、検査装置15は、映像信号処理装置11、表示モジュール12と直接的に接続される。
【選択図】 図1
【解決手段】表示装置10は、前記双方向バスを介して映像信号を送信する映像信号処理装置11と、前記映像信号に基づく画像を表示する表示モジュール12とを備え、映像信号処理装置11と表示モジュール12は双方向バス13を介して接続されている。この双方向バス13には検査装置15が接続される。従って、検査装置15は、映像信号処理装置11、表示モジュール12と直接的に接続される。
【選択図】 図1
Description
本発明は、液晶等の表示パネルを備えた表示装置に関するものである。
従来、液晶等の表示パネルを備え、映像データに基づいて表示パネルの画素を駆動して画像を表示する表示装置が提案されている。例えば、液晶を用いたディスプレイ・システムは、液晶の配列を変化させて光の透過量を制御することで、画像を表示している(非特許文献1参照)。また、LED等の発光素子を備えた表示パネルでは、発光素子の発光量を制御することで画像を表示している。
新田博幸/工藤泰幸著、「カラー液晶ディスプレイ・システム詳解」、トランジスタ技術、2000年9月号、CQ出版株式会社、2000年9月1日、p.255−268
新田博幸/工藤泰幸著、「カラー液晶ディスプレイ・システム詳解」、トランジスタ技術、2000年9月号、CQ出版株式会社、2000年9月1日、p.255−268
ところで、表示装置は、複数の画素がマトリックス状に配列された表示領域全体における光透過量や発光量のバランスをとることが難しく、これが点欠陥、シミ、むら等(以下、これらを欠陥という)の原因となってしまう。従って、表示装置は、出荷段階において、目視又は装置を用いて検査されている。
表示装置は、表示パネルと駆動回路とを備えた表示モジュールと、映像データに基づいて表示モジュールを駆動する映像信号処理装置とを備えている。このため、表示装置の試験は、試験装置から映像信号処理装置を介して表示パネルに画像を表示させ、該画像に基づいて良否が判定される。このため、上記の欠陥が映像信号処理装置と表示モジュールの何れに起因するものかを判断することができず、発生原因を特定することができなかった。
また、上記の検査結果は、プロセスの改善等に用いられるのみであり、欠陥を有する表示装置そのものの表示品位を向上させることができなかった。このため、欠陥があり表示品位の低い表示装置は不良品として処理されてしまい、歩留まりを向上させることができなかった。
本発明は上記問題点を解決するためになされたものであって、その目的は、映像信号処理装置と表示モジュールとから構成され、組立後にそれら個々の検査を行うことが可能な表示装置を提供することにある。また、別の目的は、表示モジュールにおける表示品位を補正することが可能な表示装置を提供することにある。
上記目的を達成するため、請求項1に記載の発明は、双方向バスと、前記双方向バスに接続され、該双方向バスを介して映像信号を送信する映像信号処理装置と、前記双方向バスに接続され、前記映像信号に基づく画像を表示する表示モジュールと、を備えた。従って、検査装置を双方向バスに接続することで、検査装置と表示モジュールとの間、検査装置と映像信号処理装置との間でデータ転送が可能となり、個々の検査が可能となる。
請求項2に記載の発明は、補正データを記憶する記憶手段と、映像データと前記補正データとを複合処理したデータを出力する処理手段と、を備えた。従って、表示モジュールの状態に応じて映像データを補正することができ、欠陥をなくす、或いは目立たなくする、つまり表示品位を補正することができる。
請求項3に記載の発明は、前記双方向バスに接続された検査装置を制御する制御手段を備えた。従って、表示装置の出荷後にも検査を行うことが可能となる。
請求項4に記載の発明は、前記制御手段は、前記双方向バスを介して前記表示モジュールに送信した映像データと、前記検査装置から前記双方向バスを介して受信した計測データとの差分値データを生成し、該差分値データを補正データとして前記記憶手段に記憶するようにした。従って、検査装置は、表示モジュールの状態を計測した計測データを出力する構成であればよく、簡単な構成で検査と補正を行うことができる。
請求項4に記載の発明は、前記制御手段は、前記双方向バスを介して前記表示モジュールに送信した映像データと、前記検査装置から前記双方向バスを介して受信した計測データとの差分値データを生成し、該差分値データを補正データとして前記記憶手段に記憶するようにした。従って、検査装置は、表示モジュールの状態を計測した計測データを出力する構成であればよく、簡単な構成で検査と補正を行うことができる。
請求項5に記載の発明は、前記表示モジュールは、前記双方向バスと接離可能な第2のバスを備え、前記検査装置は前記第2のバスに接続されるようにした。従って、検査装置の接続が必要とする場合に第2のバスを接続することで、該第2のバスを離間させることで、双方向バスにおいて接続された機器の影響をなくすることができる。
請求項6に記載の発明は、前記第2のバスには、複数の選択回路が設けられ、前記検査装置を含み外部接続される機器はそれぞれ選択回路を介して前記第2のバスに接続されるようにした。従って、外部に複数の機器を接続した場合においても、確実に所望の機器にデータを送信することができる。
請求項7に記載の発明は、前記双方向バスを制御するバス制御手段を備え、該バス制御手段は、第1の期間に前記双方向バスを介して前記表示モジュールに画像を表示する映像データを送信し、第2の期間に制御信号又は計測データを送信するようにした。従って、映像データと、制御信号又は計測データとが異なる期間に送信されるため、映像データに基づき表示モジュールにて画像が表示されない期間に制御信号又は計測データが伝送され、映像データに基づき表示モジュールに表示される画像と関係なくデータの伝送が可能となる。
請求項8に記載の発明は、前記双方向バスは一対の伝送線路を備え、前記バス制御手段は、送信するデータに応じて前記一対の伝送線路に大きさが等しく互いに逆方向の駆動電流を発生するようにした。従って、一対の伝送線路に映像データに応じた双方向電流を流すことによりデータの伝送を行うようにしたので、EMIノイズ放射や、信号のSN比の悪化を招くことなく、また伝送容量に伴う伝播遅延や信号毎のスキューずれ発生をも抑制できることで、高周波の映像データ信号伝送を行うことが可能になる。
請求項9に記載の発明は、前記バス制御手段は、第1の期間において、前記映像データに応じて前記一対の伝送線路に大きさが等しく互いに逆方向の駆動電流を発生する第1の出力回路と、第2の期間において、前記制御信号又は計測データに応じて前記一対の伝送線路に大きさが等しく互いに逆方向の駆動電流を発生する第2の出力回路と、を備えた。従って、映像データに応じて生成される駆動電流と、制御信号又は計測データに応じて生成される駆動電流とが異なる期間に生成されるため、映像データに基づき表示モジュールにて画像が表示されない期間に制御信号又は計測データが伝送されるため、映像データに基づき表示モジュールに表示される画像と関係なくデータの伝送が可能となる。
請求項10に記載の発明は、前記表示モジュールは、送信するデータに応じて前記一対の伝送線路に大きさが等しく互いに逆方向の電流を発生するバス制御手段を備えた。従って、表示モジュールから映像信号処理装置に対してデータの転送が可能となる。
以上記述したように、本発明によれば、映像信号処理装置と表示パネルとから構成され、組立後にそれら個々の検査を行うことが可能な表示装置を提供することができる。
また、本発明によれば、表示モジュールにおける表示品位を補正することが可能な表示装置を提供することができる。
また、本発明によれば、表示モジュールにおける表示品位を補正することが可能な表示装置を提供することができる。
以下、本発明を具体化した一実施形態を図1〜図5に従って説明する。
この表示装置としての映像データ表示システム10は、映像信号処理装置11と表示モジュール12とから構成されている。映像信号処理装置11と表示モジュール12は、双方向バス13を介して接続されている。映像信号処理装置11は、タイミング信号を含む各種制御信号、外部入力される映像データに基づく映像信号を生成し、双方向バス13を介してこれら信号を表示モジュール12に送信する。表示モジュール12は、双方向バス13を介して受信した各種制御信号、パルス幅変調信号に基づいて画像を表示する。
この表示装置としての映像データ表示システム10は、映像信号処理装置11と表示モジュール12とから構成されている。映像信号処理装置11と表示モジュール12は、双方向バス13を介して接続されている。映像信号処理装置11は、タイミング信号を含む各種制御信号、外部入力される映像データに基づく映像信号を生成し、双方向バス13を介してこれら信号を表示モジュール12に送信する。表示モジュール12は、双方向バス13を介して受信した各種制御信号、パルス幅変調信号に基づいて画像を表示する。
この双方向バス13には、映像データ表示システム10を検査するための検査装置15が接続される。つまり、モジュールとして組み立て後に検査装置を表示モジュール12に直接接続することができる。このため、表示モジュール12単体のチェックを組み立て後にも行うことができる。
検査装置15には、例えば、表示検査装置、電気信号検査装置、CCD等の撮像装置が用いられる。表示検査装置を双方向バス13に接続した場合、表示検査装置は、双方向バス13を介して所定の検査データを表示モジュール12に送信し、表示モジュール12はその検査データに応じた画像を表示する。この画像を検査者が目視にて検査することができる。
また、電気信号検査装置を双方向バス13に接続した場合、電気信号検査装置は、双方向バス13を介して伝達される信号の波形を表示、又は信号のタイミング等を解析する。この表示・解析結果にて検査することができる。
映像信号処理装置11は、補正データを記憶可能に構成されるとともに、外部から入力される映像データと補正データとを複合処理可能に構成されている。この補正データは、双方向バス13を介して供給される。例えば、双方向バス13に表示検査装置及び撮像装置を接続する。撮像装置は、表示検査装置から送信された検査データによって表示モジュール12に表示された画像を撮像し、該画像に応じた認識データを生成する。そして、表示検査装置は、撮像装置から出力される認識データと検査データとを比較して補正データを生成する。この補正データは、双方向バス13を介して映像信号処理装置11に送信され、該装置11はその補整データを記憶する。この構成により、映像信号処理装置11には、表示モジュール12の特性に応じた補正データが記憶され、該補正データにより外部から供給される映像データに補正を施すことができる。従って、表示モジュール12にむら等の欠陥があった場合、その欠陥に基づいて補正データを作成し、その補正データと映像データとを複合処理することで、表示モジュール12における欠陥を補正することができる。
また、映像信号処理装置11は、テスト機能を有している。映像信号処理装置11は、テスト機能により、双方向バス13に接続された検査装置15を制御する。また、映像信号処理装置11は、テスト機能により、検査装置15から受信した計測データに基づいて補正データを生成し、その補正データを記憶する。検査装置15は、計測データとして、輝度データ、RGBの色差、のうちの少なくとも1つを生成する。次に、映像信号処理装置11は、生成した補正データと映像データとを複合処理して生成したパルス幅変調信号を表示モジュール12に送信する。そして、映像信号処理装置11は、上記の処理を複数回繰り返し実行する。つまり、映像信号処理装置11は、画像の表示と計測及び補正データの作成を交互に繰り返す。これにより、精度の高い補正データが得られる、即ち画像の表示にかかる部分の特性を確実に補正して補正可能な欠陥を確実になくすことができる。
尚、画像の表示と計測及び補正データの作成は、映像を表示する期間と表示しない期間で行われる。図4に示すように、表示モジュール12は、映像表示期間に受信する信号を表示し、帰線期間(非映像表示期間)における信号を表示しないように制御される。この表示期間(第1の期間)に画像を表示させ、帰線期間(第2の期間)に計測及び補正データの生成を行う。つまり、映像信号処理装置11は、第1の期間に映像データに基づくパルス幅変調信号を表示モジュール12に送信し、該表示モジュール12はそのパルス幅変調信号に基づく画像を表示する。検査装置15は、表示モジュール12に表示された画像を計測する。そして、映像信号処理装置11は、第2の期間において、検査装置15から検査結果である計測データを受信し、その計測データと映像データとを比較して生成した補正データを記憶する。次に、映像信号処理装置11は、生成した補正データと映像データとを複合処理して生成したパルス幅変調信号を次の第1の期間に表示モジュール12に送信する。このように、期間を利用することで、表示モジュール12に表示された映像は、テスト(計測及び補正データの生成)を行わない場合と何ら変わらない。つまり、見た目に違和感を覚えることなく補正データの生成を行うことができる。
次に、映像データ表示システム10の各部の構成を説明する。
映像信号処理装置11は、プロセッサ21、発振器(VCO)22、タイミングコントローラ23、バス制御手段としての双方向バス制御回路24、処理手段,制御手段としてのデバイステスト回路25を備えている。
映像信号処理装置11は、プロセッサ21、発振器(VCO)22、タイミングコントローラ23、バス制御手段としての双方向バス制御回路24、処理手段,制御手段としてのデバイステスト回路25を備えている。
プロセッサ21は、外部から供給されるRGBの映像データに所定の信号処理を施すためのものであり、信号処理された映像データを記憶するためのフレームメモリ21aを備えている。プロセッサ21は、外部から供給されるRGBの映像データを階調数に応じたビット数から構成される映像データに変換し、該映像データを1フレーム毎にフレームメモリ21aに格納する。
発振器(VCO)22は、映像信号処理装置11と表示モジュール12を動作させるためのクロック信号を生成する。タイミングコントローラ23は、発振器22の出力信号から該装置11で用いられる各種タイミング信号及び表示モジュール12で用いられる各種タイミング信号を生成する。
双方向バス制御回路24は、双方向バス13に対して、データ出力及びデータ入力を制御する。双方向バス制御回路24は、パルス幅変調回路24aを備えている。パルス幅変調回路24aは、タイミング信号に基づいて動作し、フレームメモリ21aから読み出された映像データからRGBのパルス幅変調信号を生成する。このパルス幅変調信号は、階調値に応じたパルス幅を有している。
デバイステスト回路25は、上記のテスト機能を提供する回路であり、検査に用いる映像データ及び補正データを記憶する記憶手段としてのメモリ25aを備えている。デバイステスト回路25は、図2に示すように、第1演算回路41と第2演算回路42を備えている。図1に示すメモリ25aは、図2に示すように、映像メモリ43と補正データメモリ44とから構成されている。映像メモリ43には、テスト時には所定のテスト用映像データ(例えば全白の画像データ)が格納され、通常時には外部から入力される映像データ(映像入力信号)が入力される。第1演算回路41は、映像メモリ43から読み出された映像データと、補正データメモリ44から読み出された補正データとを複合処理(例えば加算処理)し、その処理結果を出力する。第2演算回路42は、入力される計測データと映像メモリ43から読み出された映像データとの差分値データを生成する。この差分値データが補正データとして補正データメモリ44に記憶される。
図2に示すように、双方向バス制御回路24は、データ出力回路45とデータ入力回路46とを備える。データ出力回路45は、並列−直列変換器であり、デバイステスト回路25から出力される複数ビットのパラレル信号をシリアル信号に変換し、該シリアル信号を双方向バス13に出力する。データ入力回路46は、直列−並列変換器であり、双方向バス13から入力されるシリアル信号をパラレル信号に変換し、該パラレル信号をデバイステスト回路25に出力する。
図3に示すように、双方向バス制御回路24は、相補なパルス幅変調信号SRP,*SRPに応じて映像データを伝送するための第1及び第2の駆動電流I1,I2を発生する
。双方向バス制御回路24は、トランジスタM1〜M8を含む。一対の定電圧パルス幅変調信号SRP,*SRPは、映像データに含まれる赤色(R)の映像データに基づいて生成された信号である。映像データには、赤色(R)の他に緑色(G)及び青色(B)が含まれる。従って、双方向バス制御回路24は、図示しないが緑色(G)の定電圧パルス幅変調信号と青色(B)の定電圧パルス幅変調信号に対応する回路(トランジスタ)を含む。
。双方向バス制御回路24は、トランジスタM1〜M8を含む。一対の定電圧パルス幅変調信号SRP,*SRPは、映像データに含まれる赤色(R)の映像データに基づいて生成された信号である。映像データには、赤色(R)の他に緑色(G)及び青色(B)が含まれる。従って、双方向バス制御回路24は、図示しないが緑色(G)の定電圧パルス幅変調信号と青色(B)の定電圧パルス幅変調信号に対応する回路(トランジスタ)を含む。
一対のPチャネル型MOSトランジスタM1,M2は、ソースに電源電圧Vccが印加され、ゲート及びドレインが互いにクロス接続されている。一対のNチャネル型MOSトランジスタM3,M4は、差動トランジスタペアを構成し、両トランジスタM3,M4のソースが互いに接続されたノードと低電位電源(本実施形態ではグランドGND)との間にはNチャネル型MOSトランジスタM5が接続されている。Nチャネル型MOSトランジスタM3のゲートには定電圧パルス幅変調信号SRPが印加され、Nチャネル型MOSトランジスタM4のゲートには、定電圧反転パルス幅変調信号*SRPが印加されている。Nチャネル型MOSトランジスタM5のゲートには、映像期間信号CVが印加されている。この映像期間信号CVは、表示期間においてHレベルであり、非表示期間においてLレベルである。
双方向バス13は、一対の伝送線路13a,13bを備えている。Nチャネル型MOSトランジスタM3のドレインには、第2伝送線路13bが接続され、Nチャネル型MOSトランジスタM4のドレインには、第1伝送線路13aが接続されている。第1及び第2伝送線路13a,13bは互いに隣接して映像信号処理装置11から表示モジュール12に向かって配線され、Nチャネル型MOSトランジスタM3,M4のオンオフに従ってそれぞれに第1及び第2の駆動電流I1,I2が供給される。第1及び第2の駆動電流I1
,I2は大きさが等しく、互いに逆方向に流れる電流である。即ち、トランジスタM1〜
M5は、表示期間において定電圧パルス幅変調信号SRP,*SRPに応じた駆動電流I1,I2を流すデータ出力回路(第1の出力回路)として機能する。
,I2は大きさが等しく、互いに逆方向に流れる電流である。即ち、トランジスタM1〜
M5は、表示期間において定電圧パルス幅変調信号SRP,*SRPに応じた駆動電流I1,I2を流すデータ出力回路(第1の出力回路)として機能する。
第2伝送線路13bには、Nチャネル型MOSトランジスタM6のドレインが接続され、第1伝送線路13aには、Nチャネル型MOSトランジスタM7のドレインが接続されている。一対のNチャネル型MOSトランジスタM6,M7は、差動トランジスタペアを構成し、両トランジスタM6,M7のソースが互いに接続されたノードと低電位電源(本実施形態ではグランドGND)との間にはNチャネル型MOSトランジスタM8が接続されている。Nチャネル型MOSトランジスタM6のゲートにはデバイス信号SDが印加され、Nチャネル型MOSトランジスタM7のゲートにはデバイス信号*SDが印加されている。Nチャネル型MOSトランジスタM8のゲートには反転映像期間信号*CVが印加されている。この反転映像期間信号*CVは、映像期間信号CVを反転した信号である。従って、反転映像期間信号*CVは、表示期間においてLレベルであり、非表示期間においてHレベルである。
第1及び第2伝送線路13a,13bには、Nチャネル型MOSトランジスタM6,M7のオンオフに従ってそれぞれに第3及び第4の駆動電流I3,I4が供給される。第3
及び第4の駆動電流I3,I4は大きさが等しく、互いに逆方向に流れる電流である。即
ち、トランジスタM1,M2,M6,M7,M8は、非表示期間においてデバイス信号SD,*SDに応じた駆動電流I3,I4を流す電流電圧変換のためのデータ出力回路(第2の出力回路)として機能する。
及び第4の駆動電流I3,I4は大きさが等しく、互いに逆方向に流れる電流である。即
ち、トランジスタM1,M2,M6,M7,M8は、非表示期間においてデバイス信号SD,*SDに応じた駆動電流I3,I4を流す電流電圧変換のためのデータ出力回路(第2の出力回路)として機能する。
図1に示すように、表示モジュール12は、表示部(表示領域)31、双方向バス制御回路32、水平駆動回路33及び垂直駆動回路34、プリチャージ回路35を備えている。表示領域31は、マトリックス状に配置されたセルGSにより構成されている。尚、図4には、1つのセルGSを示す。水平駆動回路33及び垂直駆動回路34は、映像信号処理装置11から供給されるH−パルス(水平走査パルス)及びV−パルス(垂直走査パルス)に応答して表示領域31のセルGSを順次選択する。
双方向バス制御回路32は、双方向バス13に対して、データ出力及びデータ入力を制御する。双方向バス制御回路32は、電流駆動回路32aを含む。電流駆動回路32aは、双方向バス13を介して入力した駆動電流を選択されたセルGSに供給する。プリチャージ回路35は、映像信号処理装置11から供給される信号Presetに応答してセルGSが接続されたドレインラインをプリチャージする。
図5に示すように、双方向バス制御回路32は、一対のPチャネル型MOSトランジスタM11,M12を備えている。両トランジスタM11,M12は、ソースに電源電圧Vccが印加され、ゲート及びドレインが互いにクロス接続されている。トランジスタM11のドレインは第2伝送線路13bに接続され、トランジスタM12のドレインは第1伝送線路13aに接続されている。一対のNチャネル型MOSトランジスタM13,M14は、差動トランジスタペアを構成し、トランジスタM13のドレインは第2伝送線路13bに接続され、トランジスタM14のドレインは第1伝送線路13aに接続されている。両トランジスタM13,M14のソースが互いに接続されたノードと低電位電源(本実施形態ではグランドGND)との間にはNチャネル型MOSトランジスタM15が接続されている。トランジスタM13のゲートにはデータ信号DTが印加され、トランジスタM14のゲートには、反転データ信号*DTが印加されている。Nチャネル型MOSトランジスタM15のゲートには、反転映像期間信号*CVが印加されている。
第1及び第2伝送線路13a,13bには、Nチャネル型MOSトランジスタM13,M14のオンオフに従ってそれぞれに第5及び第6の駆動電流I5,I6が供給される。
第5及び第6の駆動電流I5,I6は大きさが等しく、互いに逆方向に流れる電流である
。即ち、トランジスタM11〜M15は、非表示期間においてデータ信号DT,*DTに応じた駆動電流I5,I6を流すデータ出力回路として機能する。つまり、
双方向バス制御回路32は、相補なデータ信号DT,*DTに応じて表示モジュール12から映像信号処理装置11にデータを伝送するための第5及び第6の駆動電流I5,I6
を発生データ出力回路として機能する。
第5及び第6の駆動電流I5,I6は大きさが等しく、互いに逆方向に流れる電流である
。即ち、トランジスタM11〜M15は、非表示期間においてデータ信号DT,*DTに応じた駆動電流I5,I6を流すデータ出力回路として機能する。つまり、
双方向バス制御回路32は、相補なデータ信号DT,*DTに応じて表示モジュール12から映像信号処理装置11にデータを伝送するための第5及び第6の駆動電流I5,I6
を発生データ出力回路として機能する。
電流駆動回路32aは、Pチャネル型MOSトランジスタM16,M17,M18を含む。トランジスタM16,M17はカレントミラー接続され、トランジスタM16のドレインは第2伝送線路13bに接続され、トランジスタM17のドレインは第1伝送線路13aに接続されている。両トランジスタM16,M17のソースが互いに接続されたノードにはPチャネル型MOSトランジスタM18のドレインが接続され、そのトランジスタM18のソースには電源電圧Vccが印加され、ゲートには映像期間信号CVが印加されている。これらトランジスタM16〜M18は、表示期間において第1及び第2伝送線路13a,13bに流れる駆動電流I1,I2の大きさを等しくする。
電流駆動回路32aにおいて、第1伝送線路13aには、スイッチング信号SW,*SW(*SWはSWの反転信号)に応じてスイッチングし、第1の駆動電流I1をドレインライン51に供給するCMOSトランスファゲートTG1が接続されている。スイッチング信号SW,*SWは水平走査信号であり、図1の水平駆動回路33から供給される。
ドレインライン51とゲートライン52の交点付近には、表示パネルの表示領域31を構成する画素GSが配置されている。画素GSは画素選択用トランジスタT1と電流駆動型発光素子L1(例えば、LED素子、有機EL素子、無機EL素子又はTFD素子などの電流駆動液晶素子)を有している。画素選択用トランジスタT1は薄膜トランジスタ(TFT)であり、そのゲートにはゲートライン52が接続され、図1の垂直駆動回路34から垂直走査信号がゲートライン52に供給される。画素選択用トランジスタT1は垂直走査信号に応じてスイッチングし、ドレインライン51からの第1の駆動電流I1を電流駆動型発光素子L1に供給する。尚、図示しないが、第2伝送線路13bにも、同様に、トランスファゲート、ドレインライン、画素GS、ゲートラインが接続されている。
双方向バス制御回路32において、第1伝送線路13aには、CMOSトランスファゲートTG2を介して第3伝送線路61が接続され、第2伝送線路13bにはCMOSトランスファゲートTG3を介して第4伝送線路62が接続されている。両トランスファゲートTG2,TG3には、反転映像期間信号*CVと、その信号*CVをインバータ回路63により反転した信号CV2が供給され、これら信号により両トランスファゲートTG2,TG3が表示期間に共にオフし、非表示期間に共にオンする。従って、第3及び第4伝送線路61,62は、表示期間において第1及び第2伝送線路13a,13bから切り離され、非表示期間において第1及び第2伝送線路13a,13bと接続される。
第3及び第4伝送線路61,62には、複数(図5では1つのみを示す)の選択回路71が接続されている。選択回路71は、Nチャネル型MOSトランジスタM21,M22から構成されている。トランジスタM21,M22はそれぞれ第1端子が第3及び第4伝送線路61,62に接続され、第2端子が外部の機器(検査装置15、他の表示モジュール、等)に接続され、ゲートには選択信号MS0が印加される。複数の選択回路71のうちの1つが選択信号により選択され、該選択された選択回路71に接続された機器が第3及び第4伝送線路61,62に接続され、該第3及び第4伝送線路61,62は、非表示期間に第1及び第2伝送線路13a,13bと接続される。従って、外部の機器は、非表示期間において、第1及び第2伝送線路13a,13b、第3及び第4伝送線路61,62を介して映像信号処理装置11に接続される。これにより、外部の機器として接続された検査装置15から各種データ(検査データ,認識データ、補正データ、等)が映像信号処理装置11に伝送される。
以上記述したように、本実施の形態によれば、以下の効果を奏する。
(1)表示装置10は、映像信号を前記双方向バスを介して送信する映像信号処理装置11と、前記映像信号に基づく画像を表示する表示モジュール12とを備え、映像信号処理装置11と表示モジュール12は双方向バス13を介して接続されている。この双方向バス13には検査装置15が接続される。従って、検査装置15は、映像信号処理装置11、表示モジュール12と直接的に接続されることになる。このため、検査装置15により、映像信号処理装置11と表示モジュール12を個別に検査することができる。
(1)表示装置10は、映像信号を前記双方向バスを介して送信する映像信号処理装置11と、前記映像信号に基づく画像を表示する表示モジュール12とを備え、映像信号処理装置11と表示モジュール12は双方向バス13を介して接続されている。この双方向バス13には検査装置15が接続される。従って、検査装置15は、映像信号処理装置11、表示モジュール12と直接的に接続されることになる。このため、検査装置15により、映像信号処理装置11と表示モジュール12を個別に検査することができる。
(2)映像信号処理装置11は、デバイステスト回路25を備え、該デバイステスト回路25は補正データを記憶するメモリ25aを備えている。そして、デバイステスト回路25は、映像データと補正データとを複合処理したデータを出力する。表示モジュール12の状態に応じた補正データにより映像データを補正することができ、欠陥をなくす、或いは目立たなくする、つまり表示品位を補正することができる。
尚、上記各実施の形態は、以下の態様で実施してもよい。
・上記実施形態において、双方向バス13に接続する機器は、検査装置15や表示モジュールに限らず、マルチメディア(MM)装置を接続し、機能(データ)の伝送を双方向電流により行うようにしてもよい。
・上記実施形態において、双方向バス13に接続する機器は、検査装置15や表示モジュールに限らず、マルチメディア(MM)装置を接続し、機能(データ)の伝送を双方向電流により行うようにしてもよい。
・上記実施形態において、表示モジュール12にタッチパネル等の入力装置を備え、該入力装置から入力されたデータを、双方向バス13を介して映像信号処理装置11に送信する構成としてもよい。双方向バス13を備えているため、入力装置等のデータを送信するために新たなインタフェイスを備える必要が無く、入力装置を取り付ける等、機能の追加を容易に行うことができる。
11…映像信号処理装置、12…表示モジュール、13…双方向バス、13a,13b…伝送線路、15…検査装置、71…選択回路、I1〜I6…駆動電流。
Claims (10)
- 双方向バスと、
前記双方向バスに接続され、該双方向バスを介して映像信号を送信する映像信号処理装置と、
前記双方向バスに接続され、前記映像信号に基づく画像を表示する表示モジュールと、
を備えたことを特徴とする表示装置。 - 補正データを記憶する記憶手段と、
映像データと前記補正データとを複合処理したデータを出力する処理手段と、
を備えたことを特徴とする請求項1記載の表示装置。 - 前記双方向バスに接続された検査装置を制御する制御手段を備えたことを特徴とする請求項1又は2記載の表示装置。
- 前記制御手段は、前記双方向バスを介して前記表示モジュールに送信した映像データと、前記検査装置から前記双方向バスを介して受信した計測データとの差分値データを生成し、該差分値データを補正データとして前記記憶手段に記憶する、ことを特徴とする請求項3記載の表示装置。
- 前記表示モジュールは、前記双方向バスと接離可能な第2のバスを備え、
前記検査装置は前記第2のバスに接続される、ことを特徴とする請求項3又は4記載の表示装置。 - 前記第2のバスには、複数の選択回路が設けられ、前記検査装置を含み外部接続される機器はそれぞれ選択回路を介して前記第2のバスに接続される、ことを特徴とする請求項5記載の表示装置。
- 前記双方向バスを制御するバス制御手段を備え、
該バス制御手段は、第1の期間に前記双方向バスを介して前記表示モジュールに画像を表示する映像データを送信し、第2の期間に制御信号又は計測データを送信する、ことを特徴とする請求項1〜6のうちの何れか一項に記載の表示装置。 - 前記双方向バスは一対の伝送線路を備え、
前記バス制御手段は、送信するデータに応じて前記一対の伝送線路に大きさが等しく互いに逆方向の駆動電流を発生する、ことを特徴とする請求項7記載の表示装置。 - 前記バス制御手段は、
第1の期間において、前記映像データに応じて前記一対の伝送線路に大きさが等しく互いに逆方向の駆動電流を発生する第1の出力回路と、
第2の期間において、前記制御信号又は計測データに応じて前記一対の伝送線路に大きさが等しく互いに逆方向の駆動電流を発生する第2の出力回路と、
を備えたことを特徴とする請求項8記載の表示装置。 - 前記表示モジュールは、送信するデータに応じて前記一対の伝送線路に大きさが等しく互いに逆方向の電流を発生するバス制御手段を備えたことを特徴とする請求項9記載の表示装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004340179A JP2006153927A (ja) | 2004-11-25 | 2004-11-25 | 表示装置 |
US11/286,174 US20060132493A1 (en) | 2004-11-25 | 2005-11-22 | Display apparatus |
TW094141081A TW200620192A (en) | 2004-11-25 | 2005-11-23 | Display device |
KR1020050112714A KR100732577B1 (ko) | 2004-11-25 | 2005-11-24 | 표시 장치 |
CNA2005101259175A CN1790106A (zh) | 2004-11-25 | 2005-11-25 | 显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004340179A JP2006153927A (ja) | 2004-11-25 | 2004-11-25 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006153927A true JP2006153927A (ja) | 2006-06-15 |
Family
ID=36595081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004340179A Pending JP2006153927A (ja) | 2004-11-25 | 2004-11-25 | 表示装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20060132493A1 (ja) |
JP (1) | JP2006153927A (ja) |
KR (1) | KR100732577B1 (ja) |
CN (1) | CN1790106A (ja) |
TW (1) | TW200620192A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008046617A (ja) * | 2006-08-11 | 2008-02-28 | Toppoly Optoelectronics Corp | ムラ欠陥を減少するシステム及び方法 |
KR101246873B1 (ko) * | 2011-08-02 | 2013-04-15 | 옵티시스 주식회사 | 영상 매트릭스 장치 |
JP2014524699A (ja) * | 2011-08-16 | 2014-09-22 | シリコン・ライン・ゲー・エム・ベー・ハー | 回路装置および信号を送信するための方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006145711A (ja) * | 2004-11-18 | 2006-06-08 | Sanyo Electric Co Ltd | 表示モジュール |
JP2009069421A (ja) * | 2007-09-12 | 2009-04-02 | Hitachi Displays Ltd | 表示装置 |
TWI506607B (zh) * | 2011-04-14 | 2015-11-01 | Novatek Microelectronics Corp | 顯示面板的控制驅動器 |
US8842105B2 (en) | 2011-04-14 | 2014-09-23 | Novatek Microelectronics Corp. | Controller driver for driving display panel |
KR102576753B1 (ko) * | 2016-11-18 | 2023-09-08 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 구동 방법 |
TWI688938B (zh) | 2018-05-22 | 2020-03-21 | 元太科技工業股份有限公司 | 可抑制電磁干擾的顯示裝置及顯示驅動電路 |
US11403369B2 (en) * | 2020-01-21 | 2022-08-02 | Disney Enterprises, Inc. | Secure content processing pipeline |
US11425120B2 (en) | 2020-02-11 | 2022-08-23 | Disney Enterprises, Inc. | Systems for authenticating digital contents |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4556881A (en) * | 1983-09-12 | 1985-12-03 | Rca Corporation | Active, bi-directional bus tap |
US5717697A (en) * | 1990-06-27 | 1998-02-10 | Texas Instruments Incorporated | Test circuits and methods for integrated circuit having memory and non-memory circuits by accumulating bits of a particular logic state |
US5953510A (en) * | 1991-09-05 | 1999-09-14 | International Business Machines Corporation | Bidirectional data bus reservation priority controls having token logic |
US6193422B1 (en) * | 1992-04-03 | 2001-02-27 | Nec Corporation | Implementation of idle mode in a suspend/resume microprocessor system |
US5603012A (en) * | 1992-06-30 | 1997-02-11 | Discovision Associates | Start code detector |
US5926155A (en) * | 1993-02-02 | 1999-07-20 | Hitachi, Ltd. | Digital video display system |
US5410547A (en) * | 1993-06-17 | 1995-04-25 | Cirrus Logic, Inc. | Video controller IC with built-in test circuit and method of testing |
JPH08334739A (ja) * | 1995-06-02 | 1996-12-17 | Canon Inc | 表示装置及びその表示制御装置及び情報処理装置 |
US5867645A (en) * | 1996-09-30 | 1999-02-02 | Compaq Computer Corp. | Extended-bus functionality in conjunction with non-extended-bus functionality in the same bus system |
TW395137B (en) * | 1997-06-06 | 2000-06-21 | Matsushita Electric Ind Co Ltd | Image processing device |
JP3295353B2 (ja) | 1997-09-30 | 2002-06-24 | キヤノン株式会社 | 接続装置及びその制御方法並びに周辺装置及び周辺装置システム |
US6442758B1 (en) * | 1999-09-24 | 2002-08-27 | Convedia Corporation | Multimedia conferencing system having a central processing hub for processing video and audio data for remote users |
US6476642B1 (en) * | 2000-07-17 | 2002-11-05 | Agere Systems Guardian Corp. | Differential current driver circuit |
JP3636672B2 (ja) * | 2001-04-06 | 2005-04-06 | 松下電器産業株式会社 | 表示処理装置 |
JP3606852B2 (ja) * | 2001-08-13 | 2005-01-05 | 沖電気工業株式会社 | バス制御システム |
KR20040027194A (ko) * | 2002-09-27 | 2004-04-01 | 삼성전자주식회사 | 오버드라이빙 전류를 이용한 고속동작 저전압 차동신호드라이버 |
KR20040103132A (ko) * | 2003-05-31 | 2004-12-08 | 주식회사 대우일렉트로닉스 | 자동 미세 조정 기능을 갖는 텔레비전 |
-
2004
- 2004-11-25 JP JP2004340179A patent/JP2006153927A/ja active Pending
-
2005
- 2005-11-22 US US11/286,174 patent/US20060132493A1/en not_active Abandoned
- 2005-11-23 TW TW094141081A patent/TW200620192A/zh unknown
- 2005-11-24 KR KR1020050112714A patent/KR100732577B1/ko not_active IP Right Cessation
- 2005-11-25 CN CNA2005101259175A patent/CN1790106A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008046617A (ja) * | 2006-08-11 | 2008-02-28 | Toppoly Optoelectronics Corp | ムラ欠陥を減少するシステム及び方法 |
KR101246873B1 (ko) * | 2011-08-02 | 2013-04-15 | 옵티시스 주식회사 | 영상 매트릭스 장치 |
JP2014524699A (ja) * | 2011-08-16 | 2014-09-22 | シリコン・ライン・ゲー・エム・ベー・ハー | 回路装置および信号を送信するための方法 |
Also Published As
Publication number | Publication date |
---|---|
US20060132493A1 (en) | 2006-06-22 |
KR100732577B1 (ko) | 2007-06-27 |
KR20060059185A (ko) | 2006-06-01 |
CN1790106A (zh) | 2006-06-21 |
TW200620192A (en) | 2006-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100732577B1 (ko) | 표시 장치 | |
CN107993629B (zh) | 液晶显示装置的驱动方法 | |
US8416175B2 (en) | Liquid crystal display device and method for driving the same | |
US20130002738A1 (en) | Testing Circuit of Dual Gate Cell Panel and Color Display Method for Dualgate Cell Panel | |
JP6653593B2 (ja) | 表示装置及び表示装置の検査方法 | |
US8519931B2 (en) | Source driver for display panel and drive control method | |
US10262607B2 (en) | Driving circuits of liquid crystal panels and liquid crystal displays | |
JP2004233526A (ja) | 液晶表示装置 | |
US20120120044A1 (en) | Liquid crystal display device and method for driving the same | |
US6864869B2 (en) | Data driver and display utilizing the same | |
KR101977579B1 (ko) | 디스플레이 패널 그리고 디스플레이 패널을 위한 구동 회로 | |
KR102080133B1 (ko) | 주사 구동부 및 그 구동 방법 | |
JP2009294379A (ja) | 液晶表示装置 | |
JP2011133888A (ja) | 駆動回路及びこれを有する表示装置 | |
JP2004240410A (ja) | 液晶表示装置 | |
WO2013187196A1 (ja) | 表示装置および表示方法 | |
US20060125758A1 (en) | Driving circuit for display apparatus, flexible printed circuit, and active matrix display apparatus | |
WO2020150922A1 (zh) | 亮度补偿方法、显示组件和电子装置 | |
US11328681B2 (en) | Display device and drive method thereof | |
KR101662839B1 (ko) | 액정표시장치 | |
JP2014032322A (ja) | 液晶表示装置および配線検査方法 | |
US11438557B2 (en) | Projector system and camera | |
TW201501106A (zh) | 源極驅動裝置及顯示面板的驅動方法 | |
CN109192115B (zh) | 一种检测电路和液晶显示装置 | |
JP5596477B2 (ja) | 表示パネルの駆動装置 |