KR100295974B1 - 행과열로배열된표시소자들의어레이를가진표시장치 - Google Patents

행과열로배열된표시소자들의어레이를가진표시장치 Download PDF

Info

Publication number
KR100295974B1
KR100295974B1 KR1019930702536A KR930702536A KR100295974B1 KR 100295974 B1 KR100295974 B1 KR 100295974B1 KR 1019930702536 A KR1019930702536 A KR 1019930702536A KR 930702536 A KR930702536 A KR 930702536A KR 100295974 B1 KR100295974 B1 KR 100295974B1
Authority
KR
South Korea
Prior art keywords
stage
select line
display device
select
input
Prior art date
Application number
KR1019930702536A
Other languages
English (en)
Other versions
KR930703644A (ko
Inventor
삐에르앙뜨완느뒤퐁
도라플뤼
Original Assignee
똥송-엘쎄데
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 똥송-엘쎄데 filed Critical 똥송-엘쎄데
Publication of KR930703644A publication Critical patent/KR930703644A/ko
Application granted granted Critical
Publication of KR100295974B1 publication Critical patent/KR100295974B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/66—Transforming electric information into light information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/86—Masking faults in memories by using spares or by reconfiguring in serial access memories, e.g. shift registers, CCDs, bubble memories
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared

Abstract

복수의 선택 라인을 가진 디스플레이 디바이스는 중복 선택 라인 구동기를 포함한다. 각 구동기는 입. 출력 단자를 가진 복수의 동일 단을 포함한다. 단과 선택 라인은 라인 세그먼트를 분할하여 대응의 번호 매겨진 선택 라인의 반대 단부에 연결된다. 각 구동기내의 단은 바로 후속 단의 입력 단자에 각 단의 출력 단자를 연결함으로써 종속 접속된다. 구동기의 고장 단은 고장 단의 분할 라인 세그먼트를 개방함으로써 간단히 다른 구동기의 대응의 번호 매겨진 단으로 교체된다.

Description

[발명의 명칭]
행과 열로 배열된 표시 소자들의 어레이를 가진 표시 장치
[기술분야]
본 발명은 일반적으로 시프트 레지스터에 관한 것으로써, 특히 액정 표시 장치와 같은 영상 주사 장치의 중복 시프트 레지스터(redundant shift register)에 관한 것이다.
액정 TV 와 컴퓨터 표시 장치들이 종래 기술에서 공지되어 있다. 제 1 도에는 단순화된 종래의 액정 표시 장치가 도시되어 있다. 액정 표시 장치는 행들과 열들로 배열된 액정 소자들(11)의 어레이를 포함하고 있다. 각 액정 소자는 스위칭 장치인 박막 트랜지스터(thin film transistor; TFT)(12)와 결합되어 있다. 각 TFT(12)의 게이트는 TFT 의 전체 열이 각 선택 라인(게이트 라인)(13)에 의해 동시에 바이어스되도록 선택 라인(13)에 연결된다. 선택 라인(13)은 바이어스 전압을 선택 라인에 공급하는 선택 라인 구동기(게이트 라인 구동기)(21)의 출력 단자(17)에 연결된다. 각 TFT 의 드레인은 바이어스된 TFT(12)와 결합된 액정 소자(11)에 그레이 스케일(밝기) 신호를 공급하는 데이터 라인(14)에 연결된다. 데이터 라인(14)은 데이터 라인 구동기(16)의 출력 단자(15)에 연결된다.
선택 라인 구동기(21)는 각 선택 라인(13)에 대한 단(stage)을 가진 시프트 레지스터이며, 선택 라인(13)은 선택 라인 구동기의 각 단에 의해서 순차적으로 전압 바이어스된다. 바이어스된 선택 라인과 결합된 액정 소자(11)가 데이터 라인 구동기(16)로부터 수신된 밝기 신호에 따라서 각종 전압들로 동시에 충전되도록 데이터 라인 구동기(16)에 의해 밝기 신호는 모든 데이터 라인(14)에 동시에 인가된다. TFT(12)와, 데이터 라인 구동기(16)와, 선택 라인 구동기(21)는 구동기(16, 21)가 기판 주변을 따라 놓여지도록 동일 기판 상에 제조된다.
텔레비젼 및 컴퓨터 모니터용 액정 표시 장치들은 다수의 액정 셀의 행, 예를 들어 1,440 개의 셀 행을 가진다. 이러한 행 수를 가지며, 표준 4×3 종횡비를 가진 표시 장치는 약 1,080 개의 선택 라인을 가진다. 이러한 선택 라인과 데이터 라인수를 가진 표시 장치는 약 15만6천개의 TFT(12)를 포함한다. 선택 라인 구동기(21)는 1,080 개의 단을 포함하고 데이터 라인 구동기(16)는 1,440 개의 단(stage)을 포함한다. 이렇게 소자 수가 많기 때문에, 허용 가능한 표시 장치의 제조 수율이 낮아지는 경향이 있다. 따라서, 표시 장치의 수율을 증가하기 위한 필요성이 대두된다. 본 발명은 특별한 레이아웃을 가진 고체 디바이스들로 제조된 중복 선택 라인 구동기를 제공하기 위한 것이며, 중복 선택 라인 구동기의 고장 단은 중복 선택 라인 구동기의 각 단에 포함된 분할 라인 세그먼트의 개구에 의해서 다른 선택 라인 구동기의 대응 단으로 교체 가능하다.
[관련 출원과의 상호 관련]
본 발명은 Dora Plus 의 발명의 명칭이 "액정 표시 장치용 선택 라인 구동기로서 유용한 시프트 레지스터"인 미극 특허 제5,222,082호에 기술된 발명으로 사용 가능하다.
본 발명은 Dora Plus 의 발명의 명칭이 "액정 표시 장치용 시프트 레지스터"인 미국 특허 제5,136,622호에 기술된 발명으로 사용 가능하다.
본 발명은 "중복 시프트 레지스터 설계 및 테스트 방법"이라고 명명되고 Dora Plus 와 Antoine DuPont 등의 미국 특허 제5,224,102호에 기재된 발명과 관련된다.
[개요]
행들과 열들로 배열된 표시 장치 소자들의 어레이를 가진 표시 장치는 데이터 신호를 소자의 행에 인가하기 위한 수단과, 소자의 열에 전압을 바이어스하기 위한 다수의 선택 라인을 포함한다. 중복 선택 라인 구동기는 순차적으로 선택 라인을 선택한다. 각 구동기는 입력 단자 및 출력 단자를 가진 다수의 서수적으로 번호 붙여진 단들을 포함한다. 각 단의 입력 단자는 바로 선행단의 출력 단자에 연결된다. 분할 라인 세그먼트들은 대응 번호 단의 출력 단자를 대응 번호의 선택 라인의 반대 단부에 연결함으로써, 한 구동기의 고장단은 고장단과 결합한 분할 라인 세그먼트를 개방함으로써 다른 구동기의 대응 번호의 단으로 교체 가능하다.
[도면의 간단한 설명]
제1도는 종래 유형의 액정 표시 장치의 개략도.
제2도는 중복 선택 라인 구동기의 종속 접속된 단들을 포함하는 표시장치의 실시예도.
제3도는 고체 회로를 레이아웃하는 기술에 따라 레이아웃된 선택 라인 구동기단의 레이아웃도.
제4도는 본 발명에 따른 선택 라인 구동기단의 레이아웃의 실시예도.
[상세한 설명]
제 2 도에서, 액정 어레이(10)가 선택 라인 구동기단의 도시의 편의를 위해 절단 도시되고 있다. 중복 선택 라인 구동기(21, 22)는 입력 단자(24) 및 출력 단자(25)를 가진 복수의 동일단(23)으로 구성된다. 각 단은 또한 바이어스 단자(34, 35 및 36)와 클럭 단자(37, 38)를 포함한다. 상이한 전원 공급기 및 클럭 발생기(도시하지 않음)는 바이어스 전압들과 클럭 신호들을 선택 라인 구동기(21, 22)에 공급한다. 단(23)에 관해서는 본원에서 참고로 인용되는 미국 특허 제5,222,082호에 상세히 설명되어 있다. 선택 라인 구동기(21, 22)의 단(23)들과 선택 라인(13)들은 서수적으로 번호 붙여지며, 선택 라인 구동기(21, 22)의 대응 번호의 단들은 분할 라인 세그먼트(26)에 의해서 대응 번호의 선택 라인(13)의 반대 단부에 결합된다. 개개의 라인 세그먼트(26)는 또한 개개의 단들의 출력 단자들(25)을 라인(27)을 통해 바로 후속 단들의 입력 단자들(24)에 연결한다.
동작에 있어서, 선택 라인 구동기(21, 22)는 동기적으로 동작하며, 한 단씩 출력 펄스를 발생시켜 바로 후속 단으로 입력 펄스를 제공하고, 결합된 선택 라인(13)에 바이어스 전압을 가한다. 어떤 이유로 고장인 한 단은 고장 단의 분할 라인 세그먼트(26)를 개방함으로써 간단히 시스템에서 제거시키며, 다른 구동기의 대응 번호의 단은 입력 펄스를 두 구동기(21, 22)의 후속 단에 제공한다.
두 선택 라인 구동기(21, 22)의 각 단(23)은 6 개의 TFT(28 내지 33)로 구성된다. TFT(28 내지 33)는 TFT(12)(제 1 도)와 동일 기판 상에 제조되며, 동시에 TFT(12)가 제조된다. 제 3 도는 단들(23)중 하나의 단에서 6 개의 트랜지스터(28 내지 33)에 대한 통상적으로 사용된 회로 레이아웃 기술이 이용된 확대된 레이아웃(배치)을 도시한다. 통상, 고체 회로를 레이아웃할 때 입력 디바이스와 입력 단자는 입력부에 배열되고, 출력 디바이스는 출력 단자 근처의 출력부에 배열되며, 따라서 입, 출력 단자는 서로 떨어지게 된다. 고체 회로의 라인들은 미크론 크기이고, 그에 따라 제 3 도에서 테스트 장비에 손쉽게 연결될 수 없기 때문에 테스트 패드(39)에는 테스트 프로브가 놓일 공간이 제공되며, 출력 트랜지스터(30)는 출력 단자(25) 및 테스트 패드(39)의 근처에서 단자(34, 37, 38)의 한쪽에 배열된다. 다른 고체 디바이스(트랜지스터)(28, 29, 31, 32 및 33)와 단자(36)는 단자(34, 37 및 38)의 다른 쪽에 배열된다. 또한, 출력 신호를 바로 후속 단의 입력 단자에 인가하기 위해 라인(27)에 연결된 단자(27')는 입력 단자(24)와 클럭 단자(37)사이에 배열되고, 단자(25, 27')는 전기적으로 연결된다. 제 3 도에 도시한 레이아웃에 있어서, 분할 라인 세그먼트(26)를 개방하여 데이터 라인 구동기의 고장단과 분리하기 위한 기술은 이용 불가능한데, 이는 분할 라인 세그먼트(26)를 제공할 방법이 없고, 상기 데이터 라인 구동기의 고장단과의 분리를 행하기 위한 라인이 없기 때문이다. 이처럼 제 3 도의 레이아웃에 있어서, 단들(23) 중 어느 하나가 어느 유형의 결함 단을 포함하면, 그 결함 단은 선택 라인 구동기와 분리될 수 없으며, 디바이스는 그 결함이 수리 불가능한 것이면 폐기되어야 한다.
제 4 도는 트랜지스터 등을 포함하는 고체 회로가 제조되는 기판의 한 단부에 테스트 패드(39)가 배열된 양호한 레이아웃이다. 입력 단자(24), 출력 단자(25), 분할 라인 세그먼트(26) 및 단자(27')는 테스트 패드(39) 바로 근처에 배열된다. TFT(28 내지 33)는 테스트 패드(39) 쪽과 반대쪽의 출력 단자와 입력 측에서 배열된다. 그러므로, 입, 출력 단자(24, 25)는 고체 디바이스와 테스트 패드(39)사이에 있게 된다. 제 4 도의 구성에 있어서, 단의 어느 소자에서 어느 유형의 고장은 분리될 수 있는데, 왜냐하면, 결함 단이 종래 기술에서 설정된 레이저 기술을 이용한 고장 단의 분할 라인 세그먼트(26)에서 개방시켜 다른 레지스터 단들과 분리될 수 있기 때문이다. 제 4 도의 구성은 출력 트랜지스터(30)가 출력 단자(25)와 떨어져 있고, 입, 출력 단자들이 다른 단자들 근처에 있기 때문에 통상의 레이아웃 기술에 따른 구성들과는 실제적으로 상이하다.
본 발명은 몇 가지 중요한 이점을 가진다. 액정 어레이 제조에 있어서 통상의 고장은 서로 교차하는 선택 라인들과 데이터 라인들간에서의 단락이다. 본 발명에 있어, 상기 단락 문제는 단락의 양측에서 단락된 선택 라인을 개방함으로써 간단히 수정될 수가 있다. 데이터 라인은 그의 전체 길이를 통해 전도 상태를 유지하며, 선택 라인의 두 부분은 결합되는 개개의 레지스터 단들에 의해서 바이어스된다.
또 다른 제조상 문제점은 선택 라인들에서의 개방이다. 본 발명에서 이 문제는 특정 선택 라인에서 하나의 개방이 라인을 비전도 상태로 하지 않기 때문에 현저히 줄어들며, 개방 라인의 두 부분은 결합되는 개개의 구동기 단들에 의해서 바이어스 되며 개방 라인에 연결된 모든 액정 셀들은 바이어스 전압을 수신한다.
단의 입력부에서 단락이 발생하고 클럭 단자와 입력 단자에서 단락이 발생 가능하다. 이러한 조건은 분할 라인 세그먼트(26)가 개방된 후 조차도 선행단에 영향을 줄 수 있다. 본 발명의 레이아웃에서, 이러한 손상은 고장 단의 분할 라인 세그먼트(26)와 바로 선행 단의 단자(27')를 개방함으로써 수정되며, 이때 고장 단은 두 레지스터와 완전히 분리된다.

Claims (5)

  1. 행들과 열들로 배열된 표시 소자들의 매트릭스와, 데이터 신호들을 상기 표시 소자들의 행들에 인가하기 위한 수단과, 상기 표시 소자들의 열들에 전압을 바이어스하기 위한 복수의 선택 라인들을 가진 표시 장치에 있어서, 상기 선택 라인들을 순차적으로 선택하기 위한 중복 선택 라인 구동기들로서, 각 구동기가 입, 출력 단자를 가진 복수의 서수적으로 번호가 붙여진 단들을 포함하며, 각 단의 입력 단자는 바로 선행하는 단의 출력 단자에 연결되는, 상기 중복 선택 라인 구동기들을 포함하며, 상기 구동기들은 동시에 동작되고, 상기 구동기들의 대응 번호의 단들의 출력 단자들을 대응 번호의 선택 라인들의 반대 단부에 연결하고 바로 후속 단들의 입력 단자들에 연결되는 분할 라인 세그먼트를 구비함으로써, 하나의 선택 라인 구동기의 각 단은 고장 단과 결합된 분할라인 세그먼트를 개방하여 다른 선택라인 구동기의 대응 번호의 단으로부터 격리시킬 수 있는 표시 장치.
  2. 제1항에 있어서, 상기 선택 라인 구동기들은 상기 표시 장치의 반대쪽으로 배열되는 표시 장치.
  3. 제2항에 있어서, 상기 입, 출력 단자는 서로 근접하여 배열되는 표시 장치.
  4. 제1항에 있어서, 상기 입, 출력 단자는 서로 근접하여 배열되는 표시 장치.
  5. 행들과 열들로 배열된 표시 소자들의 어레이와, 데이터 신호들을 상기 표시 소자들의 행들에 인가하기 위한 수단과, 상기 표시 소자들의 열들에 전압을 바이어스하기 위한 복수의 선택 라인들을 가진 표시 장치에 있어서, 각각 입, 출력 단자를 갖는 복수의 순차적으로 번호 매겨진 단들을 갖는 제 1 및 제 2 선택 라인 구동기들과, 상기 제 1 선택 라인 구동기내의 각 단의 출력 단자를 동일하게 번호 붙인 선택 라인의 제 1 단부에 직결시키는 제 1 세트의 분할 라인 세그먼트들 및 상기 제 2 선택 라인 구동기내의 각 단의 출력 단자를 동일하게 번호 붙인 선택 라인의 제 2 단부에 직결시키는 제 2 세트의 분할 라인 세그먼트들과, 상기 제 1 선택 라인 구동기내의 바로 후속의 단들의 입력 단자들에 상기 선택 라인들의 상기 제 1 단부를 연결하는 제 1 세트의 도체들 및 상기 제 2 선택 라인 구동기내의 바로 후속의 단들의 입력 단자들에 상기 선택 라인들의 상기 제 2 단부를 연결하는 제 2 세트의 도체들을 포함하는 표시 장치.
KR1019930702536A 1991-02-28 1992-02-28 행과열로배열된표시소자들의어레이를가진표시장치 KR100295974B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US66027491A 1991-02-28 1991-02-28
US660,274 1991-02-28
PCT/FR1992/000187 WO1992015931A2 (fr) 1991-02-28 1992-02-28 Registres a decalage redondants pour dispositifs de balayage

Publications (2)

Publication Number Publication Date
KR930703644A KR930703644A (ko) 1993-11-30
KR100295974B1 true KR100295974B1 (ko) 2001-10-24

Family

ID=24648828

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930702536A KR100295974B1 (ko) 1991-02-28 1992-02-28 행과열로배열된표시소자들의어레이를가진표시장치

Country Status (6)

Country Link
US (1) US5796390A (ko)
EP (1) EP0573607B1 (ko)
JP (1) JP3283257B2 (ko)
KR (1) KR100295974B1 (ko)
DE (1) DE69232910T2 (ko)
WO (1) WO1992015931A2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0601649A1 (en) * 1992-12-10 1994-06-15 Koninklijke Philips Electronics N.V. Repairable redundantly-driven matrix display
TW215956B (en) * 1992-12-10 1993-11-11 Philips Electronics Nv Repairable matrix display
US5712653A (en) * 1993-12-27 1998-01-27 Sharp Kabushiki Kaisha Image display scanning circuit with outputs from sequentially switched pulse signals
KR100235589B1 (ko) * 1997-01-08 1999-12-15 구본준 박막트랜지스터 액정표시장치의 구동방법
KR100235590B1 (ko) * 1997-01-08 1999-12-15 구본준 박막트랜지스터 액정표시장치의 구동방법
US7375136B2 (en) * 2001-03-08 2008-05-20 Emory University pH-dependent NMDA receptor antagonists
TW589612B (en) * 2003-04-16 2004-06-01 Au Optronics Corp Display driving circuit
US7267555B2 (en) * 2005-10-18 2007-09-11 Au Optronics Corporation Electrical connectors between electronic devices
JP2011164328A (ja) * 2010-02-09 2011-08-25 Sony Corp 表示装置および電子機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59111197A (ja) * 1982-12-17 1984-06-27 シチズン時計株式会社 マトリクス型表示装置の駆動回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6180226A (ja) * 1984-09-28 1986-04-23 Toshiba Corp アクテイブ・マトリツクス駆動装置
JPS61236593A (ja) * 1985-04-12 1986-10-21 松下電器産業株式会社 表示装置および表示方法
JPH03179391A (ja) * 1989-12-07 1991-08-05 Sharp Corp 表示装置
US5063378A (en) * 1989-12-22 1991-11-05 David Sarnoff Research Center, Inc. Scanned liquid crystal display with select scanner redundancy
US5136622A (en) * 1991-02-28 1992-08-04 Thomson, S.A. Shift register, particularly for a liquid crystal display

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59111197A (ja) * 1982-12-17 1984-06-27 シチズン時計株式会社 マトリクス型表示装置の駆動回路

Also Published As

Publication number Publication date
EP0573607B1 (fr) 2003-01-29
WO1992015931A2 (fr) 1992-09-17
JP3283257B2 (ja) 2002-05-20
JPH06505606A (ja) 1994-06-23
US5796390A (en) 1998-08-18
WO1992015931A3 (fr) 1993-01-21
DE69232910T2 (de) 2003-11-13
EP0573607A1 (fr) 1993-12-15
DE69232910D1 (de) 2003-03-06
KR930703644A (ko) 1993-11-30

Similar Documents

Publication Publication Date Title
KR100212108B1 (ko) 액정 디스플레이 장치와 같은 디스플레이 장치용 집적된 테스트 회로
EP0506875B1 (en) Scanned liquid crystal display with select scanner redundancy
CN108806602B (zh) 有机发光显示面板
US20060202923A1 (en) Image Display Device and Method of Testing the Same
US4851827A (en) Matrix display devices with redundant driving transistor arrangement for improved fault tolerance
US5111060A (en) Electronic circuit equipped with redundant or spare circuit elements for every circuit element
US20180329544A1 (en) In-cell touch display device and methods for testing and manufacturing the same
US20200343270A1 (en) Array substrate and display panel
US6518945B1 (en) Replacing defective circuit elements by column and row shifting in a flat-panel display
US8704978B2 (en) LCD panel and fabricating method thereof
US20090296011A1 (en) Mother substrate for use in production of a liquid crystal display panel, manufacturing method thereof and display panel
US8132313B2 (en) Method for fabricating a LCD panel
JPS6357000B2 (ko)
US20180131373A1 (en) Force touch detection circuit, method and display panel
KR100295974B1 (ko) 행과열로배열된표시소자들의어레이를가진표시장치
US5298891A (en) Data line defect avoidance structure
WO2018152884A1 (zh) 一种测试阵列基板的栅极线的线路及方法
US5224102A (en) Design and test methodology for redundant shift registers
US8159646B2 (en) Active device array substrate with particular test circuit
JPS6120091A (ja) 画像表示装置
JPH0646345B2 (ja) アクテイブマトリクス基板
JPH06281944A (ja) 修復可能の冗長駆動マトリックス表示装置
TWI276037B (en) Combined inspection circuit and method for inspecting TFT liquid crystal display panels
TWI421568B (zh) 主動陣列基板、液晶顯示面板及製造液晶顯示面板之方法
JP2002229056A (ja) 表示装置用電極基板及びその検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090424

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee