KR100212867B1

KR100212867B1 - 선택 스캐너 용장성을 가지는 주사 액정 디스플레이

Info

Publication number: KR100212867B1
Application number: KR1019920701455A
Authority: KR
Inventors: 로날드 로치 윌리엄
Original assignee: 윌리암 제이. 버크; 사르노프 코포레이션
Priority date: 1989-12-22
Filing date: 1990-12-12
Publication date: 1999-08-02
Also published as: KR920704262A

Abstract

액정 디바이스(LCD) 디스플레이는 디스플레이내의 픽셀 전극을 어드레스하기 위하여 박막 트랜지스터(TFTS)와 접속되어 사용된 도전 행 선택라인과 칼럼데이터라인들의 그리드를 포함한다.

LCD 디스플레이는 행 선택라인을 위해 선택신호들을 수용하고 전파하기 위한 2개의 시프트 레지스터를 포함하고, 각 시프트 레지스터는 다수의 시프트 레지스터 스테이지를 포함하고, 하나의 스테이지는 각 행 선택라인에 연결되어 있다.

다수의 조합기 회로가 공급된다. 조합기 회로는 각 시프트 레지스터의 각 스테티지를 위한 것이다. 각 조합기 회로는 각 시프트 레지스터를 연속된 스테이지들 사이의 선택신호를 위한 전기전도를 제공하도록 구성되어 있다. 시프트 레지스터중 어느하나의 스테이지 내에서 에러가 탐지될 때, 결합 스테이지의 출력에 연결된 조합기 회로는 다른 시프트 레지스터의 대응 스테이지로부터 한 시프트 레지스트의 다음 스테이지까지 선택신호를 라우트 하기위해 재구성된다. 시프트 레지스터들과 결합 스테이지에 있을지라도 충분한 시프트 레지스터 용장성이 제공된다.

Description

[발명의 명칭]

선택 스캐너 용장성을 가지는 주사 액정 디스플레이

[발명의 분야]

본 발명은 액정 비디오 디스플레이(LCD)에 관한 것으로서, 특히 주사 액티브 매트릭스(AM) LCD제조에 있어서 용장 집적된 선택라인 구동회로에 관한 것이다.

[종래 기술의 설명]

LCD 디스플레이는 통상의 음극선관(CRT) 디스플레이에서 얻을 수 없는 여러 가지 이점을 제공한다. LCD의 박형화, 경량화, 낮은 전력소비 및 소형화는 휴대용 퍼스날 컴퓨터로부터 항공전자공학분야에 이르기까지 그 응용이 매우 다양하다.

비틀림 네마틱(twisted nemtic) 액정 재료를 사용하는 LCD 디스플레이는 공지되어 있다. 이런 형식의 디스플레이 시스템에서, 액정분자들은 전기장이 존재하지 않을 경우 출구 편광기(exit polarizer)를 통과하도록 편광을 비트는 방식으로 스스로 정렬된다. 전기장이 존재할 경우에는, 액정분자들은 편광이 비틀리지 않고 출구 편광기에 의해 차단되어지도록 스스로 정렬된다. 그리하여, 후발광된 LCD에 대해서, 관측자는 전기장이 존재하지 않는 상태에서는 밝은 픽셀을 보게되고, 전기장의 존재시에는 어두운 픽셀을 보게 된다.

어떤 LCD 디스플레이들에게 각 픽셀들은 액티브 매트릭스(AM)기술을 사용하여 활성화된다. AM LCD 디스플레이 장치에서, 액티브 디바이스(예를들면, 박막 트랜지스터 또는 TFT)가 각 픽셀 위치에 존재한다. 주사 AM LCD 디스플레이에서, 트랜지스터의 게이트 접점은 게이트 라인으로 알려진 선택라인들에 부착되고, 트랜지스터의 소스 접점은 데이터라인에 연결되고, 각 트랜지스터의 드레인 접점은 적어도 한 개가 투명한 두 전극 사이에 삽입된 액정 유전체층에 의해 형성된 콘덴서의 한쪽판에 연결된다. AM LCD 디스플레이는 행(라인)에 주사되는데, 각 행에 연관된 선택라인에 선택전압치를 가함으로써 동시에 각각의 행에 주사된다. 선택전압에 응답하여 행에 있는 TFT들은 각 데이터 라인들에 의해 제공된 전압치로 각 콘덴서를 충전시키도록 설정된다. 이 전압치들은 LC 재료에 가해진 전기장을 변화시켜서 행에 있는 각 픽셀 셀들을 밝게 하거나 어둡게 한다. 매트릭스의 모든 행들이 주사되었을 때 이미지가 LCD 매트릭스상에 형성된다.

적분 주사 AM LCD 어레이에서, 주사 및 데이터 논리는 각 픽셀 커패시터와 TFT들이 형성된 기판상에 직접 형성된다. 예를들어 데이터 논리는 디스플레이의 한 라인에 대해 데이터값들을 유지하기 위하여 시프트 레지스터 및 병렬 데이터 레지스터를 포함할 수 있다. 선택논리는 디스플레이의 한 프레임 간격내에서 최상위선 위치로부터 최하위선 위치까지 선택신호를 전파하기 위한 시프트 레지스터를 포함할 수 있다.

대규모 AM LCD 패널에 내재된 문제는 이 데이터 및 선택논리 그리고 데이터 라인 및 선택라인의 비교적 큰 전자 그리드를 통하는 단일 픽셀을 신뢰성이 높게 어드레싱하기 어렵다는 것이다. 전자빔을 전기적 및 자기적으로 원하는 지점으로 지향시킴으로써 픽셀이 간단하게 어드레스되는 CRT에 비하여, LCD 디스플레이는 각 픽셀에 대한 한쌍의 도전경로와 아울러 데이터 및 선택논리를 포함할 수 있다.

패널크기가 증가함에 따라, 데이터 및 주사논리와 도전경로들의 복잡성이 증가된다. 더욱이 픽셀 밀도가 증가함에 따라, 데이터 및 주사논리의 성분들이 작아지고 도전경로가 더 얇아지는 것이 요구되고 있다. 이 두가지는 LCD 디스플레이의 제조에 중요한 문제인 데이터 및 주사논리와 도전경로의 신뢰도를 향상시킨다.

캐슬베리의 미국특허번호 4,804,953은 LCD 셀들 사이에 데이터 및 게이트 라인들에 용장성을 제공하는 방법을 개시하고 있다. 데이터라인과 게이트 라인은 원하는 용장성을 제공하기 위하여 두 개의 금속화 단계동안에 각각 형성된다. 제1도전 데이터 라인층은 TFT 스위칭 소자들의 실리콘 게이트 전극과 동일한 처리단계에서 제조된다. 절연층은 게이트 절연재료와 동일한 처리단계에서 제조된다. 데이터라인에 대한 제2도전층은 소스 및 드레인 금속화와 동일한 처리단계에서 제조된다. 두 도전층들은 각 데이터라인 길이의 약 90% 정도와 접촉한다.

카와테(Kawate)에 허여된 미합중국 특허 제 4,368,523호는 용장성을 가지는 여러쌍의 데이터라인 및 선택라인의 제조에 관한 것이다. 이 구성에서, LCD 디스플레이의 각 섹은 4개의 TFT 스위치를 포함하고, 하나의 TFT 스위치는 데이터라인 및 선택라인을 가능한 각 조합에 대하여 1개씩 포함된다. 4개의 스위치중 어느 것이라도 셀을 제어할 수 있다. TFT 스위치에 결함이 있을 경우, 테스트 동안에 데이터 또는 선택라인이 검출되고, 세 개의 TFT 스위치들은 놔두고, 레이저를 사용하여 제거할 수 있다. 나머지 다른 데이터 라인 및/또는 나머지 다른 선택라인은 활성화된다. 그러므로 이 장치는 데이터라인 또는 선택라인과 TFT 스위치에서 발생하는 다수의 고장들을 회복시킬 수 이다.

선택라인 및 데이터라인들의 전자 그리드의 신뢰성이 상승함에 따라 AM LCD들의 양품율을 제한하는데 다른 고장 메카니즘들이 나타난다. 외부에서 주사된 LCD에 대하여, 디스플레이 장치와 외부 데이터 및 주사논리 사이의 다수의 접속에서의 고장은 이들 고장 메카니즘중 하나이다. 행과 열 구동기가 디스플레이 매트릭스의 외부에 있을 때 매트릭스 접속을 위한 구동기는 시스템의 신뢰도를 제한할 수 있다. 패널의 크기(다수의 드라이버-매트릭스 상호접속)가 점점 커짐에 따라 문제가 더 커진다.

선택라인 및 데이터라인 구동회로들의 AM 디스플레이(즉, 적분주사 AM 디스플레이)와 함께 유리기판상에 집적될 때, 외부 접속수는 디스플레이의 사이즈에 따라 70% 이상 감소된다. 이러한 형태의 디스플레이는 더욱 신뢰도가 높고, 더욱 콤팩트하며, 외부 주사 매트릭스에 비해 전력소모가 적다. 대부분의 이들 외부접속들을 제거하면 기판상에 잔여 리드를 더욱 크게 하기에 충분한 공간이 제공되어 더욱 신뢰성이 높아진다. 또한 이 면적은 데이터 및 주사 논리회로를 구현하는데 유용하다.

또한 카와테 특허에는 LCD 디스플레이의 데이터 및 선택논리가 디스플레이와 동일한 기판상에 집적되어 있으며, 용장성을 구현하는 실시예가 개시되어 있다. 1차 및 용장 선택논리는 디스플레이의 좌우측면에 각기 배치되고,1차 및 용장 데이터 논리는 디스플레이의 상하에 각기 배치된다. 만일 매트릭스의 한쪽의 선택논리내의 시프트 레지스터에 결함(defect) 스테이지가 있다면 장치의 반대쪽에 있는 시프트 레지스터를 대신 사용할 수 있다. 그러나 만일 선택논리 시프트 레지스터들이 둘다 결함 스테이지에 있으면 최하위 결함 스테이지 아래의 디스플레이의 일부는 사용될 수 없다. 왜냐하면 매트릭스의 행들에서 TFT들에 선택 펄스를 가할 방법이 없기 때문이다.

[본 발명의 요약]

본 발명은 용장 집적된 선택 스캐너 시프트 레지스터를 가지는 LCD 디스플레이를 구현하는 것이다. 용융링크를 포함하는 조합회로는 각각의 연속된 한쌍의 각 선택 시프트 레지스터 스테이지들 사이에 제공된다. 각각의 용장 시프트 레지스터에서 용융링크는 그것이 존재할 경우, 조합기의 한쪽에 연결된 스테이지로부터 다른쪽에 연결된 스테이지로 신호를 가하기 위하여 시프트 레지스터를 조절한다. 그러나 만일 시프트 레지스터 스테이지의 용융링크가 파손되었으면, 조합기의 출력부에서 시프트 레지스터의 스테이지에 가해진 신호는 이전 스테이지로부터가 아니라 용장 시프트 레지스터중 하나의 다른 스테이지로부터 나오게 된다.

[도면의 간단한 설명]

제1도는 본 발명의 실시예를 포함하는 LCD 디스플레이의 블록도이다.

제2도는 제1도에 도시한 LCD 디스플레이의 조합기와 시프트 레지스터의 세부를 도시한 블록도이다.

제3도는 제1도에 도시한 LCD 디스플레이의 TFT 구성의 측단면도이다.

제4도는 제1도에 도시한 LCD 디스플레이의 LCD 픽셀 엘리멘트를 확대 도시한 평면도이다.

제5도는 본 발명의 다른 실시예를 사용하는 LCD 디스플레이를 도시한 블록도이다.

제6도는 본 발명의 또다른 실시예를 사용하는 LCD 디스플레이를 도시한 블록도이다.

[발명의 상세한 설명]

제1도는 용장 선택 스캐너(16a)(16b)와 용장 데이터 레지스터(12a)(12b)가 기판(8)상에 LCD 어레이(11)로 집적된 디스플레이(10)를 도시한 것이다. 선택 스캐너(16a)(16b)는 각 스테이지들(18a-18p)이 조합회로(20a-20p)에 의해 연결되어진 각각의 선택 시프트 레지스터(18)(18')를 포함한다. 시프트 레지스터의 스테이지들은 LCD 어레이(11)의 선택라인(26)에 연결된 각 구동회로(36a-36p)에 각각 연결되어 있다.

선택라인(26)은 2개의 선택 시프트 레지스터(18)(18')의 대응 스테이지 및 조합기(20)에 도전성으로 연결되어 있다. 예를들어, 두 개의 시프트 레지스터의 제1스테이지들에서 단일 선택라인(26)은 구동회로(36a)(36i)를 통하여 각각의 시프트 레지스터 스테이지(18a)(18i)에 연결되어 있다. 선택라인(26)은 또한 조합회로(20a)(20b)에 연결되어 있다. 조합회로들은 각 시프트 레지스터들(18)(18')의 연속 스테이지들을 연결시키도록 구성되어 있다. 데이터라인(30)은 LCD 디스플레이에서 픽셀 칼럼당 하나의 데이터라인이 제공된다. 픽셀(32)은 각 선택라인(26)과 데이터라인(30)의 교차부분에 배치된다. 각 픽셀 셀은 LCD 및 관련 TFT 스위칭장치(도시하지 않음)를 포함한다. 선택 및 데이터회로는 TFT 스위칭장치로서 동일 단계들로 형성된다.

LCD 기판(8)상에 LCD 어레이, 데이터회로(10) 및 선택회로(16a)(16b)를 형성한 다음, 회로는 결함 경로 또는 결함 장치를 검출하기 위해 테스트 된다. 특히 중요한 것은 선택 시프트 레지스터 스테이지들(18a-18b)의 결함을 검출 및 수리하는 것이다. LCD 디스플레이의 제1라인이 활성화되면, 선택 전압치(예를 들면 15볼트)가 제1라인에 대한 시프트 레지스터 스테이지(18a)에 저장된다. 구동회로(36a)는 선택라인(26)에 선택전압을 공급한다. 다른 모든 스테이지들(18b-18h)은 비선택값(제로)을 포함하고 다른 구동회로들(36b-36p)은 비선택 선택전압치를 제공한다. 이 라인이 주사되면, 선택전압치는 다음 라인에 대한 스테이지(18b)에 저장되고 제로값이 제1스테이지(18a)에 저장된다. 그리하여 LCD 라인이 순차적으로 주사됨에 따라 시프트 레지스터(18)을 통해 선택신호가 전파된다. 시프트 레지스터 결함이 없는 경우 조합회로들(20a-20p)은 시프트 레지스터(18)를 통해 선택 비트의 전파에 영향을 주지 않는다.

스테이지(18a-18h)중 어느 것의 결함은 시프트 레지스터(18)를 통한 선택신호의 전파를 방해할 수 있으며, 따라서 결함하에서 디스플레이 라인들의 선택 및 주사를 방해할 수 있다. 선택 스캐너(16a 또는 16b)중 어느것에서의 결함을 허용하는 구조를 도입함으로써 LCD 디스플레이 장치의 양품율을 증가시키는 것이 본 발명의 목적이다.

가장 간단한 예로, 선택 스캐너(16a)(16b)중 어느 것에도 결함이 없고, 제2 스캐너가 실제로 용장성인 겨우, 두 스캐너 또는 스캐너중 어느하나는 디스플레이 라인을 구동시킬 수 있다. 선택 스캐너들(16a)(16b)에서의 어떠한 결함이 두 스캐너들중 어느하나로 한정되는 경우도 동일한 경우이다. 이 경우 결함을 포함하는 스캐너에 대한 접속들은 레이저로 심화될 수 있고 작동 스캐너는 그때까지 사용되어질 수 있다.

그러나, 만일 시프트 레지스터(18)(18')중 어느 하나를 통하여 선택 비트의 정상적인 전파를 방해하는 선택 스캐너(16a)(16b) 둘다 결함이 있다면, 스캐너(16a)(16b) 둘다로부터 시프트 레지스터 스테이지(18a-18p)를 조합하는 것이 바람직하다. 그래서 적어도 하나의 동작가능한 스테이지가 LCD(10)의 각 라인에 제공된다. 본 발명의 각 결함 시프트 레지스터 스테이지하에서 조합회로(20)에 레이저 수리를 통해 이 성능을 제공한다. 이하의 논의에서, 제1도에 도시한 시프트 레지스터 스테이지(18d)는 결함이 있는 것으로 가정될 것이다.

예시적인 제1시시예에서, 조합회로(20d)의 수리는 스테이지(18d)바로위의 스테이지(18e) 대신에 스캐너(16b)내의 스테이지(18l)로부터 선택신호를 받기위해 스캐너(16a)에서 스테이지(18e)를 구성한다. 동일한 방법으로 다수의 선택 스캐너 시프트 레지스터 결함들을 가진 동작가능한 LCD를 수리하는 것이 가능하다. 각 디스플레이 라인이 선택 스캐너(18) 둘다에 대하여 조합회로(20)에 제공되기 때문에, 한 스테이지가 한 라인에 대해 동작가능한 기능적 시프트 레지스터 스테이지(18a-18p)(디스플레이의 한쪽면으로부터의 선택라인당 적어도 1개)를 사용하는 것이 가능한다. 비록 LCD 디스플레이의 각면으로부터 선택 시프트 레지스터 스테이지(18a-18p)의 반 이상이 결함이 있더라도 충분히 기능적인 디스플레이는 회복 가능하다.

제2도는 제1도에 도시한 LCD의 선택 시프트 레지스터 스테이지(18d)와 전형적인 조합회로(20d)를 상세히 도시한 블록도이다. 구동회로(36d)는 당해 기술분야에 숙련된자라면 잘 알고있는 통상의 형태로 되어 있고 여기에 상세히 도시하지 않았다. 시프트 레지스터 스테이지(18d)는 신호 SCLK와 그이 역신호 NOT.SCLK에 의해 클럭되는 동적논리 주-종 플립플롭을 구성하는 통과 게이트(40)(44) 및 CMOS 인버터(42)(46)을 포함한다. SELECT 신호, SCLK 및 NOT.SCLK 신호는 통과 게이트(40)에 공급된다. SCLK 펄스가 P-채널 게이트에서 로우이고, NOT.SCLK가 N-채널 게이트에서 하이 일 때, SELECT(활성화된 하이신호)가 통과 게이트(40)에 공급되고, 신호 S1을 공급하기 위해 인버터(42)에 의해 반전된다. 통과 게이트(44)는 SCLK가 로우일 때 신호 S1을 통과시키지 않는다. SCLK가 하이이고 NOT.SCLK가 로우이면 통과 게이트(40)가 턴오프되고, 통과 게이트(42)가 턴온되어 신호 S1이 인버터(46)에 게이트(42)를 통과하게 된다. 전압 레벨은 인버터(46)에 저장된 S2로 반전되고, 조합회로(20)와 구동회로(36)로 출력된다.

조합회로(20d)는 시프트 레지스터 스테이지(18d)로부터 신호 S2를 받으며 또한 조합회로(20d)와 선택라인(27)에 도전성으로 연결된 라인(60)로부터 시프트 레지스터 스테이지 값을 받는다. 조합회로(20d)는 다음 시프트 레지스터 스테이지(18e)에 두 신호들중 어느 하나만을 공급한다.

제2도는 레이저 수리가 되지 않았을 때 조합회로(20d)의 구성을 도시한 것이다. 조합회로(20d)는 전송 게이트(50)(52), 2개의 CMOS인 버터(54a)(54b)를 포함하는 래치(54), 용융 링크(58), 및 리세트 게이트(56)를 포함한다.

리세트 게이트(56)가 정상적으로 턴오프하면, 15볼트 신호(62)가 래치(54)에 가해지지 않는다. 용융링크(58)와 래치(54) 사이의 도전 경로는 인버터(54A)의 출력신호가 하이로 되면 인버터(54B)의 출력신호가 로우로 되게한다. 이 구성에서, 로우신호는 전송 게이트(52)의 N-채널 게이트에 가해지고 하이신호는 전송 게이트(52)의 P-채널에 가해진다. 이 신호들은 전송 게이트(52)를 턴오프하며 그로 인해 라인(60)상의 선택라인신호는 게이트(52)를 통과하지 못한다. 또한 이 구성에서, 래치(54)에 의해 공급된 신호들은 전송 게이트(50)의 P-채널 게이트에 로우신호를 가하고, 전송 게이트(50)의 N-채널 게이트에 하이신호를 가한다. 이것은 전송 게이트(50)를 턴온시키며, 출력신호인 시프트 레지스터 게이트(18d)의 신호(S2)는 시프트 레지스터(18e)의 입력단자에 게이트를 통해 전송된다. 시프트 레지스터 스테이지(18d)가 동작 가능한한, 이 조합기 구성은 시프트 레지스터 스테이지(18d)로부터 (18e)까지 선택 비트를 통과하게 하는데 적당한다.

그러나, 테스트중에 시프트 레지스터 스테이지(18d)에서 문제가 검출되면, 18d를 제외한 다른 스테이지로부터 시프트 레지스터 스테이지(18e)에 가해진 값을 취하는 것이 바람직하다. 조합회로(20d)로부터 용융링크(58)를 턴온하기 위하여 외부 소스로부터 라인(66)으로 가해질 수 있다. 이 신호에 응답하여, 라인(62)으로부터의 하이신호는 인버터(54A)의 입력단자에 인가되어 인버터(54A)(54B)에 의해 공급되는 출력신호들이 각각 로우이거나 하이가된다. 이 신호들은 전송 게이트(50)를 턴오프하고 전송 게이트(52)를 턴온한다.

그러므로, 용융링크 접속(58)이 파손될 때, 조합회로(20d)는 시프트 레지스터 스테이지(18d)로부터 스테이지(18e)까지 선택 비트를 더 이상 통과시키기 않는다. 그 대신에 LCD 디스플레이의 다른쪽에 시프트 레지스터(18')의 대응 시프트 레지스터 스테이지(18l)로부터 선택 비트를 통과시킨다. 이 신호는 선택라인(27)과 라인(60)을 경유하여 공급된다.

제3도는 제1도에 도시된 LCD의 TFT 구성의 측단면도이다. TFT(34)는 다음과 같이 구성된다; 저온(섭씨 560도)증착된 실리콘(80)의 800-1500옹그스트롬 층이 기판(8)상에 적층된다. 이 층은 저면 픽셀 전극으로 기능할 수 있다. 실리콘이 패턴화된후 800옹그스트롬 두께의 열산화물(SiO₂)은 게이트 절연체(28)로서 작용되도록 성장된다. 폴리실리콘 재료는 섭씨 560도에서 증착되고 패턴화된다. 이 폴리실리콘 재료는 TFT 게이트(84)와 마찬가지로 선택(게이트)라인(26)으로서 작용한다. P-형 트랜지스터에 대해서, 소스(80a)와 드레인(80b) 영역을 도핑하는데 붕소 불순물이 사용 될 수 있다. n-형 트랜지스터에 대해서, 소스(80a)와 드레인(80b)은 인을 주입한 철이다. P와 n형 트랜지스터 둘에 대해서, 게이트 재료(84)는 인으로써 n-형을 고도핑한다. 불순물은 증기로 활성화되고, 단위면적당 100옴의 면적저항을 가지는 폴리실리콘 게이트를 생성한다. 이어서 기판(8)은 도핑된 산화물층 다음에 오는 저온은 Si₃N₄유리층(98)으로 코팅된다. 또한 이 투명한 유리층은 디스플레이 픽셀을 코팅한다. 다음에, 산화물과 유전층들과 알루미늄 금속화(86)을 통해 개방된 접점들이 증착되고 한정된다. 인듐-주석 산화물층이 증착되고, 픽셀 전극을 형성한다.

제4도는 제1도에 도시한 LCD의 부분의 확대도를 도시한 평면도이다. 픽셀(32)는 각 선택라인(26)과 데이터라인(30)의 교차점에 공급된다. 각 픽셀은 TFT장치(34)와 디스플레이 전극(90)을 포함한다. 선택라인(26), 데이터라인(30) 및 TFT(34)는 LCD 면적의 비교적 적은 부분을 점유하고 해상도를 향상시킨다. 알루미늄 금속화층(86)은 LCD(10)에 대한 데이터라인(30)을 제공한다. 이외에도, 또한 폴리실리콘 선택(게이트)라인들(26)은 데이터라인들의 부근을 제외하고 데이터라인들을 증착하는데 사용되는 동일한 금속화 과정동안에 알루미늄으로 코팅된다. 이 금속화는 선택라인들의 신뢰도를 향상시키는 분로(shunt path)를 제공하기 위하여 선택라인들(26)의 기본 폴리실리콘 도전경로에 전기적으로 연결된다.

본 발명의 제2실시예는 비교적 대형 디스플레이에 유용하고, 디스플레이의 한쪽으로부터 다른쪽으로 선택라인(26)을 따라 전파되는 신호에 의해 약간의 저항-용량(RC) 지연이 생기게 될 수도 있다. 이들 대형 디스플레이에서, 바로 직전의 스테이지보다 디스플레이 상부에 더 가까운 시프트 레지스터 스테이지로부터 선택신호를 픽업하는 것이 바람직하다. 그러므로, 사용될 시프트 레지스터 스테이지의 선택은 선택 스캐너에서 결함이 없는 디스플레이의 성능과 매칭하는데 적합하게 될 수 있다. 상기 설명한 예에서, 라인(60)은 라인(25)으로부터 선택신호에 연결되어 스테이지(18l)에 연결된 라인(27)보다는 오히려 시프트 레지스터(18')의 스테이지 (18K)에 연결되어진다.

본 발명의 제3실시예는 조합회로(20d)가 리세트 펄스의 외부 인가에 응답하여 용장 시프트 레지스터 스테이지들중 하나로부터 선택 비티의 전자적 재경로 설정을 제공하는 것이다. 테스트는 본 발명의 제1실시예와 동일한 방법으로 수행되어질 수 있으나, 고장검출이 뒤따르게되고, 레이저 수리는 결함있는 시프트 레지스터 스테이지를 보상하는 것을 요구하지 않는다. 대신에 선택신호 또는 선택신호의 조합으로 특정 전위와 리세트 펄스가 결함있는 스테이지 주변에 선택신호를 재경로설정하기 위하여 조합회로를 조건설정한다.

또한, 제3실시예의 향상된 버전이 예상되어진다. 즉, 조합기(20)내에 고장-안정(fail-safe)회로가 수리 또는 단선이 없이 결함이 있는 시프트 레지스터 스테이지를 검출하고 보상하는데 사용되어지는 것이다. 이 고장-안전 회로는 선택 시프트 레지스터 스테이지 스턱 온(stuck on) 또는 스턱 하이 또는 스턱 로우와 같은 조건을 탐지하고, 선택라인(26)으로부터 자동적으로 신호를 재경로설정한다. 고장안전회로의 복잡성으로 최소화하기 위하여 자동적으로 검출되는 다수의 결함의 여태를 제한하는 것이 바람직하다. 이예에서, 검출되지 않은 결함은 상술한 레이저 수리에 의하여 보정될 수 있다.

제5도는 본 발명의 제4실시예를 사용하는 LCD의 블록도를 도시한 것이다. 이 실시예에서는 제2완성 시프트 레지스터(19)는 시프트 레지스터(18)과 LCD의 동일한 쪽에 병렬로 부가되어 있다. 본 발명의 이 실시예에서, 시프트 레지스터(18')는 제거될 수도 있다. 이 시프트 레지스터(19)는 시프트 레지스터(18)로부터 충분히 떨어져 있어서 단일결함(특히 마스크상의 덕트의 반점)이 단일 선택라인을 구동하는 양 레지스터 스테이지들과 연관된 스테이지들에 영향을 미치지 않을 것이다.

제4실시예는 제1실시예에 비해서 2가지의 잠재적 잇점이 있다.

첫째, 요구되어지는 구동회로수가 절반정도이다. 시프트 레지스트(18), 시프트 레지스터(19) 또는 이 두 개의 시프트 레지스터로부터의 스테이지들의 조합이 구동회로(36)의 단일칼럼으로써 스캐닝기능을 수행하기에 충분하다. 이것은 디바이스의 수와 디스플레이의 전체 면적을 줄일 수 있음을 나타낸다.

둘째, 선택 비트신호가 레지스터(19)로부터 레지스터(18)로 재경로설정 될 때 선택라인(26)을 지나는 신호의 전파에 기인하는 RC 지역이 없다. 제1실시예에서 논의했던 바와 같이, 조합회로에 보조입력의 연결은 이 RC 지연들에 대한 보상으로 특별히 재경로설정되어질 수 있다. 그러나, 이 구성에서는, 상기 실시예가 용장구동회로를 갖는한 각 주사라인에 대하여 하나의 구동기만이 있게 된다. 더욱이 본 발명의 이 실시예에서는 손상된 주사라인을 보상하기 위해 디스프레이의 양면에 선택회로를 사용하는 것이 불가능하다. 더욱이, 두 개의 시프트 레지스터(18)(19)에 영향을 주는 비교적 큰 결점들이 디스플레이를 작동블가능하게 한다.

제6도는 본 발명의 제5실시예를 사용한 LCD를 도시한 블록도이다. 제5실시예에서는 LCD 디스플레이(10)의 어느 한쪽에 두쌍의 시프트 레지스터(18,19)(18',19')가 배치되어 있다. 더욱이 LCD 디스플레이의 양쪽에는 구동회로들(36)의 완성 칼럼이 있다. 제5실시예에는 더욱 큰 용장성을 가지면 제4실시예의 모든 특징들을 제공한다. 더욱이, 좌측의 시프트 레지스터와 구동회로들의 우측의 시프트 레지스터와 구동회로들로부터 물리적으로 떨어져 있어서 모든 시프트 레지스터들의 동일한 스테이지에 영향을 주는 단일 결함의 동일성의 본질적으로 더욱 작다.

다른 실시예들을 비해 이 방법의 주요 결점들은 4개의 완성 시프트 레지스터들을 구성하는데 사용되어진 추가의 장치들의 수 및 이에 따른 면적 증가이다.

본 발명은 상기 실시예들로써만 기술되었으나 첨부한 특허청구범위의 정신과 범위내에서 수정된 실시예들이 가능한다.

Claims

다수의 행과 열을 가지는 매트릭스내에 배열된 선택가능한 픽셀 셀들의 어레이를 포함하고, 상기 각 픽셀 셀이 픽셀 셀들의 행 중에서 하나와 픽셀 셀의 열 중에서 하나를 선택하므로써 어드레스되는 주사 액티브 매트릭스 디스플레이에서, 상기 픽셀 셀들의 각 행을 용장 선택하기 위한 장치에 있어서, 상기 픽셀 셀들의 각 행에 제1선택신호를 연속적으로 가하기 위해 상기 픽셀 셀들의 각기 다른 행에 각각 연결된 복수의 스테이지를 갖는 시프트 레지스터 수단; 상기 픽셀 셀들의 각 행에 제2선택신호를 연속적으로 가하기 위한 교대 선택 수단; 및 상기 시프트 레지스터의 각각의 다음 스테이지에 제1선택신호 또는 제2선택신호를 선택적으로 가하기 위해, 상기 시프트 레지스터의 복수의 스테이지에 그리고 상기 교대 선택 수단에 각각 연결된 다수의 조합기 수단을 포함하며, 상기 픽셀 셀의 각 행에 제2선택신호를 연속적으로 가하기 위한 수단은 상기 픽셀 셀의 각기 다른 행에 각각 연결된 다수의 스테이지들을 가지는 추가의 시프트 레지스터 수단을 포함하며, 상기 조합기 수단의 각각은 상기 시프트 레지스터 수단과 추가의 시프트 레지스터 수단의 대응 스테이지들에 각각 연결된 제1 및 제2입력단자를 가지는 것을 특징으로 하는 픽셀 셀들의 각 행을 용장 선택하는 장치.
제1항에 있어서, 상기 시프트 레지스터 수단과 추가의 시프트 레지스터 수단의 대응 스테이지들은 상기 픽셀 셀들의 다수의 행들중 각기 다른 하나에 의해 분리되는 것을 특징으로 하는 픽셀 셀들의 각 행을 용장 선택하는 장치.
제1항에 있어서, 상기 시프트 레지스터 수단과 추가의 시프트 레지스터 수단은 서로 인접하게 그리고 상기 픽셀 셀들의 다수의 행의 소정 단부에 배치되는 것을 특징으로 하는 픽셀 셀들의 각 행을 용장 선택하는 장치.
제1항에 있어서, 상기 조합기 수단의 각각은 상기 제2선택신호에 대하여 상대적으로 상기 제1선택신호를 통과시키도록 구성되고, 상기 조합기 수단의 각각은 상기 제1선택신호 대신에 상기 제2선택신호를 통과시키기 위해 레이저광의 펄스에 의해 차단되어질 수 있는 용융 링크를 포함하는 것을 특징으로 하는 픽셀 셀들의 각 행을 용장 선택하는 장치.
제1항에 있어서, 상기 액티브 매트릭스 디스플레이는 각각 액정물질과 상기 액정물질을 선택적으로 활성화시키는 박막 트랜지스터를 포함하는 광전도 셀의 어레이를 포함하고, 상기 박막 트랜지스터는 일 세트의 처리공정으로 제조되며, 상기 시프트 레지스터 및 추가의 시프트 레지스터는 상기 광전도 셀내의 박막 트랜지스터를 제조하는데 사용된 처리공정들을 이용하여 만들어진 박막 트랜지스터를 포함하는 것을 특징으로 하는 픽셀 셀들의 각 행을 용장 선택하는 장치.
제5항에 있어서, 상기 박막 트랜지스터의 각각은 게이트 전극과, 폴리실리콘으로 제조된 주 도전 채널과, 상기 픽셀 셀의 열에 상기 주 도전채널을 다른 박막 트랜지스터에 연결시키기 위한 금속 도체를 포함하며, 상기 픽셀 셀들의 다수의 행의 각 게이트 전극들은 폴리실리콘으로 제조된 도전 경로에 의해 연결되고, 상기 금속 도체로 형성된 도전 경로에 의해 분로된 부분을 가지는 것을 특징으로 하는 픽셀 셀들의 각 행을 용장 선택하는 장치.
제1항에 있어서, 상기 시프트 레지스터 수단들은 제1 및 제2콤포넌트 시프트 레지스터 수단을 포함하고, 각 콤포넌트 시프트 레지스터 수단은 픽셀 셀들의 각 행에 제1선택신호와 용장성의 제1선택신호를 가하기 위해 다수의스 테이지를 가지며, 상기 제1 및 제2콤포넌트 시프트 레지스터 수단의 각 스테이지는 입력단자와 상기 입력단자에 제1선택신호 또는 용장성의 제1선택신호를 선택적으로 가하기위해 연결된 콤포넌트 조합기 수단을 가지는 것을 특징으로 하는 픽셀 셀들의 각 행을 용장 선택하는 장치.
다수의 행들을 가지는 매트릭스 내에 배열된 어드레스 가능한 액정 디바이스(LCD) 픽셀 셀들을 포함하고, 상기 LCD 픽셀 셀들은 상기 픽셀 셀의 각 행을 순차적으로 선택함으로써 활성화되는 주사 액정 액티브 매트릭스 디스플레이어에서, 픽셀 셀들의 각 행을 용장 선택하는 장치에 있어서, 각각 입력단자 및 출력단자를 가지는 다수의 스테이지를 가지는 제1시프트 레지스터 수단을 포함하는데, 상기 출력단자의 각각은 상기 픽셀 셀들의 다수의 행의 각각에 제1선택신호를 연속적으로 가하기 위해, 연속하는 다음 스테이지의 입력단자에 그리고 상기 LCD 픽셀 셀들의 다수의 행중 각기 다른 하나에 연결되며; 각각 입력단자 및 출력단자를 가지는 다수의 스테이지를 가지는 제2시프트 레지스터 수단을 포함하는데, 상기 출력단자의 각각은 픽셀 셀들의 다수의 행의 각각에 제2선택신호를 연속적으로 가하기 위해, 연속하는 다음 스테이지의 입력단자에 그리고 픽셀 셀의 다수의 행중 각기 다른 어느 하나에 연결되며; 상기 제1시프트 레지스터 수단의 각기 연속하는 다음 스테이지에 제1 및 제2선택신호중 하나를 선택적으로 가하기 위해, 상기 제1시프트 레지스터 수단의 다수의 스테이지중 각기 다른 하나의 출력단자에 연결된 제1입력단자 및 상기 제2시프트 레지스터의 다수의 스테이지중 각기 다른 하나의 출력단자에 연결된 제2입력단자를 가지는 다수의 제1조합기 수단; 및 상기 제2시프트 레지스터 수단의 각기 연속하는 다음 스테이지에 제1 및 제2선택신호중 하나를 선택적으로 가하기 위해, 상기 제2시프트 레지스터 수단의 다수의 스테이지중 각기 다른 하나의 출력단자에 연결된 제1입력단자 및 상기 제1시프트 레지스터의 다수의 스테이지중 각기 다른 하나의 출력단자에 연결된 제2입력단자를 가지는 다수의 제2조합기 수단을 포함하는 것을 특징으로 하는 픽셀 셀들의 각 행을 용장 선택하는 장치.