JPH03179391A - 表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、複数の絵素がマトリクス状に配列された２次
元配列形の画１象表示部を持つ表示装置に関する。

従来の技術 第３図は、従来のアクティブフトリクス駆動方式の液晶
表示装置における表示を極基板であるアクティブマトリ
クス基板ｌ上での＠路措成を概略的に示す回路図である
。

第３図において、画像表示部２には走査電極となる複数
本のゲートパスライン）′と１３号電極となる複数本の
ソースパスラインＸとが互いに直角に立木交差するよう
に配列されてねり、これらのゲートパスラインＹとソー
スパスラインＸが交差する位置毎に、つまりマトリクス
状に絵素（図ではコンデンサで表している〉の構成要素
である絵素電極とこの絵素電極に映像信号を選択的に供
給するためのスイッチング素子である；１膜トランジス
タ（Ｔｈ１ｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ；　　
以下、ＴＦＴと略称する）３とがそれぞれ配置されてい
る。ＴＦＴ３のゲートＴＬ極はゲートパスラインＹに、
ソース’ｘｉはソースパスラインＸに、ドレインＴＬ８
ｉｉは絵素電極にそれぞれ接続されている。

ゲート駆動回１？３４は画像表示部２の各ゲートパスラ
インＹにその線順次に従ってＴＦＴ３をオン駆動させる
に２号を与えるための回路であり、ソース駆動回路５は
画像表示部２の各ソースパスラインＸにその線順次に従
って映＠信弓を与えるための回路である。

上記アクティブマトリクス基板ｌと図示しない対向基板
との間に液晶層を介在させることによって液晶パネルが
構成され、アクティブマトリクス基板１の絵素’ｔｉと
対向基板側の対向ＴＬ極とで挟まれる液晶層の各部が絵
素となる。

上記アクティブマトリクス基板１は、画像表示部２、ゲ
ート駆動回路４、ソース駆動回路５を単一基板上に形成
しているので、一般的に商品化されているアクティブマ
ｌ〜リクス駆動方式の液晶表示装置の場合に比べて、小
形ｆヒ、構成の簡略化、コストの低減などの点で格段に
右利である。

すなわち、画像表示部１のみが基板上に形成されたアク
ティブマトリクス基板を用いている現在一般的な液晶表
示装置よりも、上記アクティブマトリクス基板１を用い
た液晶表示装置の方が、（１）数百にものぼる外部接続
端子の本数を格段に低減して信頼性の向上を図ることが
できる。

（２）アクティブマトリクス基板１の周囲に外ｆｆけさ
れるＩＣチップが不要になり、その分コストを低減でき
る。

（３〉ビデオカメラのビューファインダなどに用いる場
合、液晶パネルの小形化に有利であり付加価値を高める
ことができる、などの利点を有する。

ところで、第３図のように画像表示部２、ゲート駆動回
路４およびソース駆動回路５を同一基板上に形成した場
合、たとえば画像表示部２が正常であってもゲート駆動
回路４やソース駆動回路５に欠陥が存在すると、そのア
クティブマトリクス３Ｆｊ、１は不良となってしまう。

すなわち、画像表示部２とと乙にゲート駆動回路４やソ
ース駆動回路５を同一基板上に形成すると、アクティブ
マトリクス基板１の製造歩留まりが低下するという問題
が起こる。

この歩留まりを改善するものとして、第４図に示ず上う
にアクティブマＩ・リクス基板１１のゲートパスライン
Ｙの両端にそれぞれ別々のゲート駆動回路１４ａ、１４
ｂを接続する一方、ソースパスラインＸの両端にもそれ
ぞれ別々のソース駆動回路１５ａ、１．５ｂを接続した
駆動回路の冗長横道がすでに提案されている（特開昭６
２−１０６９６）。

第４図に才３いて、ゲートパスラインＹと第１のゲート
駆動回路１４ａとの間、ゲートパスラインＹと第二のゲ
ート駆動回路１４ｂとの間、ソースパスラインＸと第１
のソース駆動回路１５ａとの間、ソースパスラインＸと
第２のソース駆動回路１５ｂとの間にはＴＦＴからなる
切替えスイ・ソチ１６．１７．１８．１９がそれぞれ介
挿されている０画像表示部１２の構成は第３［２Ｉのア
クティブマ）・リクス基板ｌの場合と同じであり、ゲー
トパスラインＹ、ソースパスラインＸのほかＴＦＴ　１
３や絵素（コンデンサで表している）を構成する絵素を
極などを含む。

上記アクティブマトリクス基板１１において、たとえば
２つのゲート駆動回路１４ａ、１４ｂのうち第２のグー
ｌ−駆動回路１４ｂに欠陥がある場合、切替えスイッチ
１６をオン状態、切替えスイッチ１７をオフ状態に設定
することによって、正常な第１のゲート駆動回路１４ａ
がゲートパスラインＹに接続され、欠陥のある第２のゲ
ート駆動回路１４ｂはゲートパスラインＹから霊気的に
切り離される。ソース駆動回路１５ａ、１５ｂの場合も
同様に、いずれか一方に欠陥があるとき切替えスイッチ
１８．１９のオン、オフ状態を切替え設定することによ
って、正常なソース駆動回路だけがソースパスラインＸ
に接続される。なお、切替えスイッチ１６．１７，１８
．１９に代え、；容断可能な配線でゲートパスラインＹ
とグー１−駆動回路１４ａ、１４ｂの間およびソースパ
スラインＸとソース駆動回路１５ａ、１５１）の間を接
続し、欠ＵＳＥのある駆動回路側の配線を溶断するよう
にしてし同じである。

このよう（こして、」二記アクティブマトリクス基板＋
−１の馬と７には駆動回路の一部に欠陥があっても、こ
れを良品とすることができ製造歩留まりがそれだけン″
；；まることに在る。

発明が解決しようとする課題 しかしながら、上達した冗反梢造のアクティブマトリク
ス基板１１では、一対のグーｌ−駆動回路１４ａ１４１
＋の両方あるいは一対のソース駆動回！３１５Ｘ１，１
５ｂの両方に欠陥がある場合、アクティブマトリクス基
板１１としての正常な動１１を行えないので基板全体も
不良となってしまう。

このため、製造の歩留まりの改首という観点からは、な
！５不十分であるという問題点があった。

したがって本発明の目的は、製造の歩留まりを高めるこ
とのできる表示装置を提供することである。

課題を解決するための手段 本発明は、２次元配列形の画像表示部と、この画像表示
部の各行を順次駆動可能な第１の駆動回路と、 前記画像表示部の各列を順次駆動可能な第２の駆動回路
とが単一基板上に形成された表示装置において、 前記第１わよび第２の駆動回路の少なくとも一方は、前
記画像表示部を各々独立に駆動可能な一対の駆動回路か
ら成り、 前記一対の駆動回路は、前記画像表示部の対応する各行
または各列をそれぞれ分担して順次指定する複数個のシ
フトレジスタを備え、かつそれらの−・対の駆動回路の
うち１つの駆動回１３内の任意のシフトレジスタと、こ
のシフトレジスタに１対１に対応する他の１つの駆動回
路内の任意のシフトレジスタとのいずれか一方を、選択
的に前記画像表示部かち切り離すための切替え手段を備
えることを特徴とする表示装置である。

ｆｌ：用 本発明によれば、たとえば一対の行駆動回路の両方に欠
陥がある場合でも、その欠陥箇所が第１の行駆動回路内
では任意のシフトレジスタであり、第２の行駆動回路内
では上記シフトレジスタと１対１に対応しないシフ１−
レジスタであれば、切替え手段による切替え設定により
、上記各シフトレジスタを画（☆表示部の各行から切り
離し、これらのシフトレジスタに１対１に対応する別の
行駆動回路内のシフトレジスタを画像表示部の各行に接
続させることによ−）で正常な動作を行わせることがで
きる。一対の列駆動回路に欠陥がある場合も同様である
。

実施例 第１（］は、本発明の一実施例である表示装置の表示電
極基板上の回路構成を概略的に示す回路図である。この
実施例の表示装置は、アクティブマトリクス駆動１１式
の液晶表示装置であって、第１図に示す表示電極基板は
アクティブマトリクス基板２１である。

上記アクティブマトリクス基板２１上には画像表示部２
２と、一対のゲート駆動回路２４ａ、２４ｂと、一対の
ソース駆動回路２５ａ、２５ｂとが形成されている。

上記画像表示部２２には、走３：電極となる複数本のゲ
ートパスラインＹ１．Ｙ２．・・・、　Ｙ　ｍ　（以下
、任意のゲートパスラインについてはｒＴ号Ｙで表す）
と信号ｔｔｉとなる複数本のソースパスラインＸｉ、Ｘ
２．Ｘ３．Ｘ４．−、Ｘｎ−３，Ｘｎ−２Ｘｎ−１，Ｘ
ｎ（以下、任意のソースパスラインについては符号Ｘで
表す）とが互いに立体交差するように配列されており、
これらのゲーＩ・パスラインＹとソースパスラインＸが
交差する位置毎に、つまりマトリクス状に絵素（図では
コンデンサで表している）の構成要素である絵素電極と
、この絵素電極に映像信号を選択的に供給するためのス
イッチング素子であるＴＰＴ２３とがそれぞれ配置され
ている。ＴＰＴ２３のゲート電極はゲートパスラインＹ
に、ソースｔｉはソースパスラインＸに、ドレイン電極
は絵素電極にそれぞｈ接続されている。

ゲート駆動回路２４ａ、２・１ｂは、画像表示部２２の
各ゲートパスラインＹにその線ｊ噴；欠に従ってＴＰＴ
２Ｂをオン駆動させる信号を与えるための回！８であり
、ソース駆動回路２５ａ、２５ｂｌま画像表示部２２の
各ソースパスラインＸにその線順次にｆｅって映像信号
を与えるための回路である。

上記一対のゲーＩ・駆動回路２４ａ、２４ｂζよ、それ
ぞれ図示しないシフトレジスタを含み、・□ノ）シフト
レジスタにスタート１３号を入力するためのスターＩ・
信号入力ライン３６１と、ジット動ｆＹ用のタロツク信
号を入力するためのクロックｆ：Ｊ′−ラノ、カライン
３５とが各ゲート駆動回路２４ａ、２＝１ｂのシフト−
５′スタに共通に接続されている。

、・シたがって、上記一対のゲート駆動回ｊ３２−１　
ａ２４ｂは、それぞれ独立に画像表示部２２の各ＴＰＴ
２３をオン駆動する機能を持つ。

また、上記一対のソース駆動回路２５ａ、２５ｂのうち
の第１のソース駆動回路２５　ａは、互いに並列に配列
された４個のシフ１〜レジスタ２６．．Ｌ２６　ｂ　、
　２６　ｃ　、　２６　ｄと、ソースパスラインＸの本
数に対応する腹数咽のＴ　Ｆ　Ｔ　３０　ａとで構成さ
れている。その４ｇのシフＩ・レジスタ２６ａ〜２６（
］のうち、第１のシフトレジスタ２６．１の各１−Ｑ　
ｌｊそれ÷れＴ　Ｆ　Ｔ　３０　；、１を介してた端が
ら数えて順次３本置きのソースパスラインＸｉ　　Ｘ５
Ｘ　ｎ−３に対応（ｆけて接続さ！している。ナなわち
、シフトレジスタ２６ａの３　ｒ２は、対応するＴＰＴ
３０ａのゲート主怪に接続さｈ　、そのＴＩＴＴ３０Ｘ
１のルイン′：ｒＬ臣は対応するソースパスラインＸｔ
こ接続されている。同様にして、第２のシフトレジスタ
２６ｂの各段は、それぞれＴＦＴ３０　ｙｔを介して左
端がら２番目のソースパスラインＸ２より数えて順次３
木置きのソースパスラインＸ　２　、　Ｘ　６　、−　
、　Ｘ　ｎ−２に対応ＩＹけて接続される。また第３の
シフトレジスタ２６Ｃの各段は、それぞれＴＦＴ　３０
　ａを介してに端が／、３番目のソースパスラインＸ３
より数えて順次３本置きのソースパスラインＸ３．Ｘ７
．−、Ｘｒ＋−１に対応（寸けて接続される。さらに第
４のシフトレジスタ２６ｄの３ｒ２は、それぞれＴＦＴ
３０ａを介して左端かち１番目のソースパスラインＸ−
１より数えて順次３本置きのソースパスラインＸ４．Ｘ
８Ｘ　ｎ　ｉ：ｔＪ応付けて接続されている。このよう
に、複数列のシフトレジスタで１つの駆動回路を構成す
ることで、シフト動（￥″に必要なりロック周波数の低
減が図られる。

これんのシフｌ−レジスタ２６　ａ〜２６ｄには、それ
ぞれスタート１３号を入力するためのスタート信号入力
ライン３１ａ、３１ｂ、３１ｃ、３１ｄと、シフト動ｆ
ト用クロック信号を入カッ°るためのクロック信号入力
ライン３２ａ、３２ｂ、３２Ｃ３，２ｄとが接続されて
いる。

さらに、上記各ＴＰＴ３０ａのソース電□は、映像信号
を入力する映像信号入力端子３６にそれぞれ接続されて
いる。

同様にして、第２のソース駆動回路２５ｂも互いに並列
に配列された４ｇのシフトレジスタ３３ａ　　３３ｂ　
　３３ｃ、３３ｄと、ソースパスラインＹの本数に対応
する複数のＴＦＴ３０ｂとで構成されている。その４明
のシフ１〜レジスタ３３ａ〜３３ｄのうち、第１のジフ
トレジスタ３３ａは第１のソース駆動回路２５ａの第１
のシフ）・レジスタ２６ａに、第２のシフトレジスタ３
３ｂは第１のソース駆動回路２５ａの第２のシフトレジ
スタ２６ｂに、第３のシフトレジスタ３３ｃは第１のソ
ース駆動回！？ｒ　２５　ａの第３のシフトレジスタ２
６ｃに、第４のシフ１レジスタ３３ｄは第１のソース駆
動回路２５ａの第４のシフトレジスタ２６ｄにそれぞれ
対応している。

また、これら４個のシフ）・レジスタ３３ａ〜３３ｄは
、対応するシフトレジスタ２６ａ〜２６ｄと共通のスタ
ー）・信号入力ライン３１ａ〜３１ｄおよびクロック信
号入力ライン３２ａ〜３２　ｄに接続されている。さら
に、各ＴＦＴ３０ｂのソースＪ１％ｒｆｌは、上述した
第１のソース駆動回路２５ａ開のＴＦＴ３０ａと共通の
映像信号入力ライン３６にそれぞれ接続されている。

したがって、一対のソース駆動回Ｓδ２５ａ、２５ｂは
、それぞれ独立にソースパスラインＸに映像信号を与え
る機能を持つ。

また、ゲートパスラインＹおよびソースパスラインＸの
少なくともゲート駆動回路２４ａ、２４１）やソース駆
動回路２６ａ、２６ｂとの接続部の配線（ま、エツチン
グによって選択的に溶断可能としである。

上記アクティブマトリクス基板２１と図示しない対向基
板との間に液晶層を介在させることによって液晶パネル
が構成され、アクティブマトリクス基板２１の＃２素Ｔ
Ｌ極と対向基板側の対向電極とで挟まれる液晶層の各部
が絵素となる。

次に、」二記ンα品表示装置に！５けるアクティブマト
リクス基板２１の概略的な動作について説明する。スタ
ー１〜信号人カライン３４！ｊよびクロ・／り侶号入カ
ライン３５から与えられるスタート信号わよびクロック
信号によって、ゲート駆１・力回路２＝ｌａ、２４ｂか
らゲートパスラインＹに対してその線順次に従ってＴＰ
Ｔ２３をオン駆動する信号が与えられる。これによって
、画像表示部２２の各行のＴＰＴ２　Ｂがその行順序に
従ってオン動１１する。

一方、ソース駆動回路２５ａ、２５ｂは、ゲート駆動回
路２４ａ、２４ｂが１行分のＴＰＴ２３をオン駆動する
１走査期間を周期として、１行分の絵素に対応する映像
信号を各ソースパスラインＸに与える動作を行う。すな
わち、第１のソース駆動回路２５ａについて言えば、第
１のシフトレジスタ２６ａはスタート信号入力ライン３
１ａおよびクロック「こ９入カライン３２ａから与えら
れるスター＋−ｔＸ号、！３よびクロック信号に基づく
シフト動作によって、ソースパスラインＸｉ、Ｘ５Ｘ　
９　、−　　Ｘ　ｎ　−３に対応するＴＦＴ３０ａを順
次オン駆動し、第２のシフトレジスタ２６ｂはスター）
・広号入カライン３１ｂおよびクロック信号人力ライン
３２ｂから与えられるスタート信ぢむよびクロック信号
に基づくシフト駆動（’Ｉ＝によってソースパスライン
Ｘ２．Ｘ６．ＸＩＯ，・・・、Ｘｌ・ｔムー２に対応す
るＴＦＴ３０ａを順次オン駆動し、第３のシフトレジス
タ２６ｃはスタート信号式カライン３１ｃおよびクロッ
ク信号入力ライン３２ｃから１５．えちれるスタート信
号およびクロック信号に基づくシフト動作によって、ソ
ースバスライフＸ３．Ｘ７．Ｘｉ　１．−−、Ｘｎ−１
に対応するＴＦＴ３０ａを順次オシ駆動し、第４のシフ
トレジスタ２６ｄはスタート信号式カライン３１　ｄ　
！３よびりロック信号入力ライン３２ｄから与えられる
スタート信号わよび７０７２７３号に基づくシフト動作
によ−）で、ソースバスライフＸ４．Ｘ８．Ｘ１２、−
Ｘｎに対応するＴＦＴ３０ａを順次オン駆動する。

また、各シフトレジスタ２６ａ〜’２６ｄのシフ）・動
作は、そのシフト動作のクロック周期に合わせて、第１
のシフトレジスタ２６ａから第４のシフトレジスタ２６
ｄへと順次開始されるように、スタート信号のタイミン
グが設定されている。したがって、ＴＦＴ３０ａは、対
応するソースパスラインＸの線順次に従ってオン動作す
ることになり、映像ｆ３号入力端子３６から与えられる
映像信号がＴＦＴ３０ａ、２３を経て対応する絵素の絵
ｆ　ＴＬｆ！にそれぞれ与えられる。

上記動ｆｔ　＋よ、第２のソース駆動回路２５ｂにおい
ても同様である。

このような、グーｌ−駆動回路２４ａ、２４ｂとソース
駆動回路２５ａ、２５ｂとの動作によって、上記アクテ
ィブマトリクス基板２１を構成要素とする液晶パネルに
映像信号に対応した画像が表示される。

ところで、上記アクティブマトリクス基板２１において
、たとえば第１のソース駆動回路２５ａにおける第１の
シフトレジスタ２６ａに欠陥があり、また第２のソース
駆動回路２６ｂにおける第３のシフトレジスタ３３ｃに
欠陥があるときでも、以下のように処理することによっ
て、このアクティブマトリクス基板２１を良品とするこ
とができる。

すなわち、第１のソース駆動回路２５ａ側の欠陥を持つ
第１のシフトレジスタ２　（Ｊ　Ｅｔの各段にに、ｆ応
するＴＦＴ３０ａとソースパスラインＸとの接続部の配
線をエツチングによって溶断して、そのシフトレジスタ
２６ａを画像表示部２２から切り離すとともに、第２の
ソース駆動回路２５ｂ側の欠陥を持つ第３のシフトレジ
スタ３３ｃの各段に対応するＴＦＴ３０ｂとソースパス
ラインＸとの接続部の配線もエツチングによって溶断し
て、そのシフトレジスタ３３ｃを画像表示部２２から切
り離す、切り離されたシフトレジスタ２６ａについては
、これと同じ機能を持つ別のシフトし′；Ｚり３３　ａ
がその役割を担い、また切り離されたもう１つのシフト
レジスタ３３ｃについても、これと同じｖ１能を持つ別
のシフｌ−レジスタ２６（がその役割を担うので、この
ような切り離しの処理を行った後も、アクティブマトリ
クス基板２１は正常な動作を行うことができる。つまり
、第１のソース駆動回路２５ａの欠陥箇所と第２のソー
ス駆動回路２５ｂの欠陥箇所とが異なる限り、２−）の
ソース駆動回路２５’ａ、２５ｂは互いの欠陥箇所を相
互に補完し合うことができる。

このように、従来のアクティブマトリクス基板では不良
品となってしまう欠陥がある場合でも、上記アクティブ
マトリクス基板２１では良品とすることができるので、
それだけ製造の歩留まりが改善されることになる。

上記アクティブマトリクス基板２１では、各ソース駆動
回路２５ａ、２５ｂのシフトレジスタを４個としている
が、このシフトレジスタの個数をＸとした場合、欠陥の
発生が互いに独立した事象であると見做すことができる
ことから、駆動回路全体を冗長構造の基本単位とする従
来のアクティブマトリクス基板における歩留まりＰＬと
、駆動回路の構成要素である個々のシフトレジスタを冗
長構造の基本単位とする上記構成のアクティブマトリク
ス基板２１における歩留まりＰ２との間には、次式で示
す関係が成り立つ。

Ｐ２＝　Ｃ１−［ｌ−１１−（１〜ｐｔ）””！　””
］２：］”・・・（１）第２図は、ｘ＝４　、ｘ＝８の
ときの歩留まりＰｌ、Ｐ２の関係をグラフで示している
。同図から明らかなように、シフトレジスタの個数Ｘが
増加するほど、従来のアクティブマトリクス基板に比べ
上記実施例のアクティブマトリクス基板２１の歩留まり
が一層向上することがわかる。

な才３、上記実施例では、ソース駆動回路２５ユ２５ｂ
のジフトレジ′スタ２６　ａ　〜２６　ｄ　、　３３　
：ｔ〜３３ｄを対１とした場すについて説明したが、こ
れに限らずゲート駆動口ｉ？３２４ａ、２４ｂのシフト
レジスタについて適用しても、同様の結果をｆｅること
かできる。

また上記実施例では、配線をエツチングによって溶断し
、欠陥のあるシフトレジスタを画像表示部２２から切り
離す例に′）いて示したが、配線を物理的に切断したり
、レーザ光を照射することによって切断してもよく、さ
らには第４図に示した従来例のＡ□のように、ＴＰＴな
どのスイッチング素子を切替え手段として用い、適宜欠
陥を持つ側のシフトレジスタを電気的に切り離すように
してもよい。

さらに上記実施例では、アクティブマトリクス駆動方式
の液晶表示装置の場合について説明しているが、単純マ
トリクス駆動方式の液晶表示装置やＥＬ表示装置など他
の表示装置にら同様に適用することができる。

発明の効果 以上のように本発明の表示装置によれば、複数個のシフ
トレジスタを１１戒要素として持つ同−機能の駆動回路
を一対設け、一方の駆動回路の任意のシフトレジスタに
欠陥がある場合にそのシフトレジスタを切替え手段の切
替え設定によって画像表示部か？、切り離し、そのシフ
トレジスタに１対ｌに対応するもう一方の駆動回路のシ
フトレジスタで補完するように構成しているので、一対
の駆動回路の両方に欠陥がある場合でも良品となる確率
が高くなり、製造の歩留まりがそれだけ向上する。

【図面の簡単な説明】

第１図は本発明の一実施例である表示装置にむける表示
電極基板上での回路構成を示す回路図。 第２図はその表示電極基板の歩留まりと従来の表示電極
基板の歩留まりとを比較して示すグラフ、第３（２Ｉは
従来の表示電極基板上での回路構成を示す回路図、第４
ＴｈＪは従来の冗長Ｎ４造を持つ表示型Ｆ！ｉｉＸ板上
での回路構成を示す回路図である。

Claims (1)

1. 【特許請求の範囲】 ２次元配列形の画像表示部と、 この画像表示部の各行を順次駆動可能な第１の駆動回路
   と、 前記画像表示部の各列を順次駆動可能な第２の駆動回路
   とが単一基板上に形成された表示装置において、 前記第１および第２の駆動回路の少なくとも一方は、前
   記画像表示部を各々独立に駆動可能な一対の駆動回路か
   ら成り、 前記一対の駆動回路は、前記画像表示部の対応する各行
   または各列をそれぞれ分担して順次指定する複数個のシ
   フトレジスタを備え、かつそれらの一対の駆動回路のう
   ち１つの駆動回路内の任意のシフトレジスタと、このシ
   フトレジスタに１対１に対応する他の１つの駆動回路内
   の任意のシフトレジスタとのいずれか一方を、選択的に
   前記画像表示部から切り離すための切替え手段を備える
   ことを特徴とする表示装置。