JP3068646B2 - 重複選択スキヤナを備えた被走査型液晶表示装置 - Google Patents

重複選択スキヤナを備えた被走査型液晶表示装置

Info

Publication number
JP3068646B2
JP3068646B2 JP3503235A JP50323591A JP3068646B2 JP 3068646 B2 JP3068646 B2 JP 3068646B2 JP 3503235 A JP3503235 A JP 3503235A JP 50323591 A JP50323591 A JP 50323591A JP 3068646 B2 JP3068646 B2 JP 3068646B2
Authority
JP
Japan
Prior art keywords
shift register
register means
stages
stage
selection signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3503235A
Other languages
English (en)
Other versions
JPH05502737A (ja
Inventor
ローチ，ウイリアム・ロナルド
Original Assignee
サーノフ コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サーノフ コーポレイション filed Critical サーノフ コーポレイション
Publication of JPH05502737A publication Critical patent/JPH05502737A/ja
Application granted granted Critical
Publication of JP3068646B2 publication Critical patent/JP3068646B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】 発明の背景 技術分野 本発明は液晶（LCD）ビデオ表示装置、特に、被走査
型能動マトリックス（AM）LCDの製造への重複集積選択
ライン駆動回路の使用に関する。
LCDディスプレイは、従来のCRTディスプレイにはない
長所を持つ。LCDの薄さ、軽量性、低電力消費性及び剛
性は、ポータブルパーソナルコンピュータから航空機の
ディスプレイに至る広範な適用対象に利点をもたらす。
ねじれネマチック液晶物質を用いたLCDディスプレイ
が周知である。この種のディスプレイでは、電界をかけ
ない状態では液晶分子が偏光にねじれを与え、出力偏光
器を通過させる。一方電界がかけられると、液晶分子は
偏光をねじれさせることなく出力偏光器により遮蔽され
る。これにより、バックライト型LCDディスプレイで
は、電界不存在の場合には明ピクセルが、電界存在の場
合には暗ピクセルが、それぞれ視認される。
LCDディスプレイにおける個々のピクセルは、AM（能
動マトリックス）技術により励起される。AM LCDディ
スプレイでは、能動素子（例えば薄膜トランジスタまた
はTFT）が各ピクセル箇所に配設されている。被走査型A
M LCDディスプレイでは、トランジスタのゲート接点が
選択ライン（ゲートラインとしても知られる）に、ソー
ス接点がデータラインに、そしてドレイン接点が２個の
電極に挟まれた液晶誘電層により形成されたコンデンサ
の一方のプレートに、それぞれ接続されている。両電極
のうち、少なくとも一方は光透過性である。AMディスプ
レイは、選択電圧をその列の選択ラインへ印加すること
により、１回に１列（ライン）が走査される。選択電圧
に応答して、その列中のTFTが、その対応コンデンサを
データラインからの供給電位値になるまで充電させるよ
う、設定される。これらの充電値は、液晶物質へ加えら
れる電界を変化させて各列中のピクセルセルを明化又は
暗化する。マトリックスの全列が走査された時に、LCD
マトリックス上に画像が形成される。
集積被走査型AM LCDアレイにおいて、走査及びデー
タ論理回路は、各ピクセルコンデンサ及びTFTが形成さ
れている基板上に直接構成される。データ論理回路に
は、ディスプレイの１ラインに対するデータ値を保持す
るためのシフトレジスタ及び並列データレジスタ等が含
まれる。選択論理回路には、ディスプレイの頂部側ライ
ン位置から底部側ライン位置へ向けて、１フレーム間隔
で選択信号を伝播させるためのシフトレジスタが含まれ
る。
大型AM LCDパネルの開発における基本的な問題は、
このデータ論理回路及び選択論理回路、そしてデータラ
イン及び選択ラインの比較的大型の電子グリッドを介し
て単一ピクセルを高信頼性でアドレスするのが困難であ
ることである。電子ビームを電気的及び磁気的に所望位
置へ送るだけでピクセルがアドレス指定されるCRTとは
異なり、LCDディスプレイでは、各ピクセルに対して一
対の導電路に加えてデータ論理回路及び選択論理回路が
更に含まれるのである。
パネルのサイズが大きくなると、これに比例して導電
路におけるデータ論理回路及び走査論理回路も一層複雑
化する。また、ピクセル密度が増大すれば、データ論理
回路及び走査論理回路の成分を小さくし、導電路を薄く
するのが好ましい。これらの両効果により、データ論理
回路及び走査論理回路と導電路の確実性がLCDディスプ
レイ製造時の重要項目となる。
米国特許第4,804,953号（発明者:Castleberry）に
は、LCDセル間においてデータライン及びゲートライン
を重複構成する方法が記載されている。データライン及
びゲートラインは２つの金属被覆工程のいずれかにおい
て形成され、所望の重複構造が得られる。第１導電ライ
ン層は、TFTスイッチング素子のシリコンゲート電極と
同じ工程で製造される。絶縁層は、ゲート絶縁物質と同
じ工程で製造される。データラインの第２導電層は、リ
ース及びドレインの金属被覆と同じ工程で製造される。
これら両導電性層は、データライン長の約90％にわたっ
て互いに接触している。
米国特許第4,368,523号（発明者:Kawate）には、デー
タライン及び選択ラインの重複対が構成されるLCD装置
が開示されている。この装置では、LCDディスプレイの
各セルは４個のTFTスイッチを含み、各スイッチがデー
タラインと選択ラインの可能な組み合わせに対応してい
る。いずれのスイッチでも、セルを制御することができ
る。テスト中にTFT、データライン又は選択ラインに故
障が検出されると、当該故障ラインはレーザで切断さ
れ、残りの３個のTFT、他のデータライン及び／又は他
の選択ラインを駆動する。こうして、この引例の装置に
よれば、データライン及び選択ライン内、そしてTFTス
イッチ中における多重故障の修復が可能となる。
選択ライン及びデータラインの電子グリッドの確実性
が増大すれば、他の故障機構がAM LCDの歩留まり制限
を顕著に示すようになる。例えば、このような故障機構
としては、外部から走査されるLCDにおけるディスプレ
イ装置と外部データ及び走査論理回路との間における種
々の接続構造中に生じる故障が挙げられる。列（ロー）
と行（コラム）の駆動器がディスプレイマトリックスの
外部に配設されている時は、この駆動器とマトリックス
との接続構造によって、システムの確実性が制限され
る。これは、パネルのサイズ（及び駆動器−マトリック
スの接続数）が増大するに従って深刻な問題となる。
選択ライン及びデータライン駆動回路がAMディスプレ
イ（即ち集積被走査型AMディスプレイ）と共にガラス基
板上へ集積されると、外部接続数はディスプレイサイズ
にもよるが、70％以上低減できる。この形式のディスプ
レイは、外部被走査型マトリックスに比して確実性が高
く、コンパクトであり、消費電力も少なくてすむ。これ
ら外部接続の大部分を排除することによって、基板上に
残るリードを大きくするに十分なスペースを確保でき、
この結果確実性を一層向上できる。また、このスペース
は、データ及び走査論理回路の組み込みのために使用す
ることもできる。
上記Kawate特許には、ディスプレイと同じ基板上にLC
Dディスプレイのデータ及び選択論理回路が集積され、
重複配置された装置も示されている。主選択論理回路及
び重複選択論理回路は、ディスプレイの左側及び右側に
それぞれ配置されており、また主データ論理回路及び重
複データ論理回路は、ディスプレイの頂部及び底部にそ
れぞれ配置されている。もし、マトリックスの一方側に
おける選択論理回路中のシフトレジスタに故障段が存在
するならば、装置の他方側のシフトレジスタが代用され
る。両側のシフトレジスタ双方に故障段がある場合に
は、故障部の最下端より下方のディスプレイ部分が使用
されなくなる。これらのマトリックス列のTFTに選択パ
ルスを供給するすべがないからである。
発明の概要 本発明は、選択走査型重複シフトレジスタを持つLCD
ディスプレイに関する。溶断リンクを含む組合せ回路が
選択シフトレジスタ段の各連続対間に設けられている。
各重複シフトレジスタに溶断リンクが設けられている場
合には、これが組合せ回路の一方側に接続された段から
の信号を他方側に接続された段へ供給するようにシフト
レジスタをセットする作用を果たす。もし、シフトレジ
スタ段の溶断リングが切断された場合には、組合せ回路
出力におけるシフトレジスタ段への信号供給は、前段か
らではなく、重複シフトレジスタの異なる段から行われ
ることとなる。
図面の簡単な説明 図１は、本発明の実施例を含むLCDディスプレイのブ
ロック図。
図２は、図１に示したLCDディスプレイの組合せ回路
及びシフトレジスタの細部を示すブロック図。
図３は、図１に示したLCDディスプレイにおけるTFT構
造の側断面図。
図４は、図１に示したLCDディスプレイにおけるLCDピ
クセル素子の拡大平面図。
図５は、本発明に係る他の実施例を用いたLCDディス
プレイを示すブロック図。
図６は、本発明の更に他の実施例を用いたLCDディス
プレイを示すブロック図である。
実施例 図１はLCDディスプレイ10を示し。重複した選択スキ
ャナ16a,16b及び重複したデータレジスタ12a,12bが基板
８上にLCDアレイ11と共に集積配置されている。選択ス
キャナ16a及び16bは、それぞれ選択シフトレジスタ18,1
8′を含み、該両シフトレジスタ内の各段18a−18pが組
合せ回路20a−20pにより接続されている。シフトレジス
タの各段18a〜18pは、LCDアレイ11の選択ライン26へ接
続された各駆動回路36a−36pに接続されている。
選択ライン26は、２個の選択シフトレジスタ18,18′
の対応段、及び組合せ回路20へ接続されている。例え
ば、２個のシフトレジスタの各々内の第１段目におい
て、単一選択ライン26が駆動回路36a,36iを介して各シ
フトレジスタ段18aおよび18iに接続されている。ライン
26も組合せ回路20a,20iに接続されている。各組合せ回
路は、シフトレジスタ18と18′との各々において連続す
る段を相互に接続するよう構成されている。データライ
ン30は、ディスプレイ中におけるピクセルの各行に対し
て１つのデータラインが割り当てられた構成である。ピ
クセル32は、各ゲートライン26及びデータライン30の交
差点に配置されている。各ピクセルセルは、LCD及びTFT
切替装置（不図示）を含む。選択及びデータ回路は、TF
T切替装置と同じ段に形成されている。
LCD基板８上にLCDアレイ、データ回路10及び選択回路
16a,16bを形成した後、各回路の導電路又は素子に故障
がないかどうかテストされる。ここで注目すべきは、選
択シフトレジスタ段18a−18pにおける故障検出及び修復
である。ディスプレイの第１ラインが励起されると、選
択電圧値（例:15ボルト）が第１ラインにおけるシフト
レジスタ段18a内に記憶される。駆動回路36aは、ゲート
ライン26へこの選択電圧を供給する。他の全ての段18b
−18hは非選択値（０）を含み、また他の全ての駆動器3
6b−36pは非選択ゲート電圧値を供給する。このライン
が走査されると、次ラインへの選択電圧値が段18b中に
記憶され、ゼロ値が第１段18a内に記憶される。従っ
て、選択電圧値を示す選択信号は、LCDラインが順次走
査されるに従ってシフトレジスタ18を介して伝播してゆ
く。シフトレジスタに故障段が存在しないときは、組合
せ回路20a−20pは、シフトレジスタ18を介した選択ビッ
トの伝播には影響を及ぼさない。段18a−18hのいずれか
が故障すると、選択信号がシフトレジスタ18を介して伝
播するのが阻止され、これによって故障部より下方にお
けるディスプレイラインの選択及び走査が行われなくな
る。本発明の目的は、選択スキャナ16aまたは16bの何れ
かにおける故障を許容しうる構造を導入することによ
り、LCDディスプレイ装置構造の歩留まりを向上させる
ことにある。
最も簡単な場合として、選択スキャナ16a又は16bのい
ずれにも故障が存在しないケースを考える。この時、第
２のスキャナは全く不必要であり、両スキャナ又はどち
らかがディスプレイラインを駆動可能である。同様に簡
単なケースとして、選択スキャナ16a,16bの故障がいず
れか一方のスキャナに限られる場合には、故障スキャナ
への接続をレーザで切断して、他方の機能するスキャナ
を使用することができる。
しかし、もしシフトレジスタ18または18′のいずれか
一方に通じる選択ビットの通常伝播を阻止するように選
択スキャナ16a及び16b双方に故障が存在する場合には、
両選択スキャナ16a及び16bからのシフトレジスタ段18a
−18pを組み合わせることが望ましい。これにより、少
なくともひとつの動作段がLCD10の各ラインに対して設
けられることになる。本発明は、レーザ修復操作によっ
て、各故障シフトレジスタ段下方の組合せ回路20へこの
性能も与えるものである。以下の説明において、図１に
おけるシフトレジスタ段18dは故障をもつものと想定す
る。
本発明の第１実施例において、組合せ回路20dの修復
は、選択スキャナ16a中の段18eが、その直上方段18dか
らの信号ではなく選択スキャナ16b中の段18lからの選択
信号を受信するように設定することで達成される。同様
の方法で、選択スキャナのシフトレジスタに多数の故障
をもつ作動可能なLCDを修復することもできる。各ディ
スプレイラインには両シフトレジスタに対して組合せ回
路20が配置されているので、１つのラインに対して１つ
の段が作動可能である限り、機能しているシフトレジス
タ段18a−18p（ディスプレイのどちらかの側からの各選
択ライン毎に一段）の任意の組合せを使用することがで
きる。ディスプレイの各側からの選択シフトレジスタ段
18a−18pの半分にまで故障が生じても、完全に機能しう
るディスプレイに修復することが可能である。
図２は、図１に示したLCDの典型的組合せ回路20d及び
選択シフトレジスタ段18dの詳細を示したブロック図で
ある。駆動回路36dは、当業者には周知の従来の形態の
ものであり、詳述は省く。シフトレジスタ段18dは、ダ
イナミック・マスタスレーブ・フリップフロップを形成
するパスゲート40及び44、そしてCMOSインバータ42及び
46を含む。該フリップフロップは、クロック信号（SCL
K）及びその反転信号である反転クロック信号（NOT.SCL
K）によりクロック同期される。SELECT（選択信号）,SC
LK（クロック信号）及びNOT.SCLK（反転クロック信号）
は、パスゲート40へ供給される。SCLKパルスがＰチャン
ネルゲートで低く、反転クロック信号がＮチャンネルゲ
ートで高い時、選択信号（アクティブハイ（HIGH））信
号がパスゲート40へ供給されると共に、インバータ42に
より反転されて信号S1を発生する。S1の値は、インバー
タ42のゲートのコンデンサ（不図示）に記憶される。パ
スゲート44は、クロック信号が低いあいだは信号S1を通
過させない。クロックパルスが高くて反転クロック信号
が低い時には、パスゲート40はオフされてパスゲート42
がオンされ、これによって信号S1がゲート42を介してイ
ンバータ46へ入力する。そして、電圧レベルがS2に反転
され、このS2がインバータ46に記憶されると共に、組合
せ回路20及び駆動器36双方へ向けて出力される。
組合せ回路20dは、シフトレジスタ段18dからの信号S2
を受けると共に、ライン60からのシフトレジスタ段の値
も受ける。ライン60は、組合せ回路20dと選択ライン27
とを導電的につながっている。組合せ回路20dは、これ
ら２個の信号の一方だけを次レジスタ段18eへ供給す
る。
図２は、レーザ修復が行われない時の組合せ回路20d
の構成を示す。組合せ回路20dは、転送ゲート50及び5
2、２つのMOSインバータ54a及び54bから成るラッチ54、
溶断可能なリンク58、そしてリセットゲート56を含む。
リセットゲート56は通常オフされ、これにより15ボル
ト信号62はラッチ54へ供給されない。溶断リンク58とラ
ッチ54との間の導電路により、インバータ54Aの出力信
号が高くなり、インバータ54Bからの出力信号が低くな
る。この構成では、LOW信号が転送ゲート52のＮチャン
ネルゲートに供給され、HIGH信号が転送ゲート52のＰチ
ャンネルゲートに供給される。これらの信号が転送ゲー
ト52をオフし、これによってライン60上の選択ライン信
号はゲート52を通過できなくなる。この構成において、
ラッチ54により供給される信号は、LOW信号を転送ゲー
ト50のＰチャンネルゲート50へ供給し、HIGH信号を転送
ゲート50のＮチャンネルゲートへ供給する。これによっ
て転送ゲート50がオンし、出力信号であるシフトレジス
タ段18dの信号S2がゲート50を経てシフトレジスタ段18e
の入力端子へ供給される。シフトレジスタ段18dが作動
可能であるならば、この組合せ回路構造は、シフトレジ
スタ段18dから18eへ選択ビットを送るのに好適である。
しかし、もしテスト中においてシフトレジスタ段18d
の内部に故障が検出された場合には、段18dと別の段か
らシフトレジスタ段18eへ値を取り出すことが望まし
い。組合せ回路20dからリンク58を溶断除去するために
レーザが使用される。リセットゲート56をオンするた
め、外部パルス発生器からライン66に対してリセットパ
ルスが印加される。この信号に応答して、ライン62から
のHIGH信号がインバータ54Aの入力端子へ供給され、こ
れによりインバータ54A及び54Bからの出力信号がそれぞ
れローおよびハイとなる。これらの信号が転送ゲート50
をオフすると共に、転送ゲート52をオンする。
このように、リンク58が溶断されると、組合せ回路20
dはもはやシフトレジスタ段18dから段18eへ選択ビット
を通過させない。その代わりに、シフトレジスタ18′の
対応シフトレジスタ段18iから選択ビットが、LCDディス
プレイの他方側へ送られる。この信号は、選択ライン27
及びライン60を介して供給される。
図３は、図１に示すLCDのTFT構造の側断面図である。
TFT34は、次のように形成される。すなわち、基板８上
に低温（560℃）で堆積される800〜1500Åのシリコン層
80が基板８上に堆積される。この層は、底部ピクセル電
極として機能する。シリコンがパターン形成された後、
800Å厚の熱酸化物（SiO2）が成長されゲート絶縁体82
として利用される。そして、ポリシリコン物質が560℃
で被覆され、パターン形成される。このポリシリコン物
質は、TFTゲート84及び選択（ゲート）ライン26の双方
として利用される。ｐ型トランジスタにおいては、ソー
ス80a及びドレイン80bの各領域をそれぞれドープするた
めに、ボロン注入が行われる。ｎ型トランジスタにおい
ては、ソース80a及びドレイン80bの各領域に、リンがイ
オン注入される。ｐ及びｎ型の両トランジスタに対して
は、ゲート物質84がリンでｎ型に高濃度にドープされ
る。注入物質は蒸気中で活性化され、スクエア当り100
Ωのシート抵抗をもつポリシリコンゲートが生成され
る。基板８は、その後低温Si3N4ガラス層98およびドー
プされた酸化物層でそれぞれ被覆される。この透明ガラ
ス層は、ディスプレイピクセルをも被覆する。その後、
コンタクトが酸化物及び誘電層を通して開口され、アル
ミニウム金属被覆層86が被着，固定される。そして、イ
ンジウム−スズ酸化物層がピクセル電極として被着，固
定される。
図４は、図１に示したLCDの部分拡大図である。ピク
セル32は、選択ライン26とデータライン30との各交差部
に設けられている。各ピクセルは、TFT装置34及び表示
電極90を含む。選択ライン26,データライン30及びTFT34
はLCD領域の比較的小さい部分を占めるから、解像度を
向上させることが可能である。アルミニウム金属被覆層
86は、LCD10に対するデータライン30を供給する。更
に、ポリシリコン選択（ゲート）ライン26は、データラ
イン近傍を除いて、データライン被覆のための同様な金
属被覆プロセス中にアルミニウムで被覆される。この金
属被覆層は、下方に存在する選択ライン26のポリシリコ
ン導電路へ電気接続され、これにより選択ラインの確実
性向上に寄与する分流路が形成される。
本発明の第２実施例は、ディスプレイの一方側から他
方側への選択ライン26に沿って伝播する信号に、かなり
の抵抗−コンデンサ（RC）遅延が生じるような比較的大
型のディスプレイに有用である。こうした大規模ディス
プレイでは、直前の段よりも、ディスプレイの頂部に近
いシフトレジスタ段からの選択信号をピックアップする
のが望ましい。使用されるシフトレジスタ段の選択は、
こうして最適化され、選択スキャナ中に故障のないディ
スプレイと同等の性能が保持される。上述の実施例にお
いて、ライン60は、段181に接続されたライン27からの
信号ではなく、シフトレジスタ18′の段18kに接続され
たライン25からの選択信号を受信するように接続されて
いる。
本発明の第３実施例では、組合せ回路20dは、リセッ
トパルスの外部印加に応答して重複シフトレジスタ段か
らの選択ビットを再度電気的に経路指定する。テスト
も、本発明第１実施例と同様に行われるが、故障検出に
続いて、レーザ修復は故障シフトレジスタ段を補償する
のに必要でない点が異なる。その代わりに、選択信号、
又は選択信号とリセットパルスとの組合せによる特定電
位によって、組合せ回路が故障段周辺の選択信号を再経
路指定するようになる。
第３実施例の改良として、組合せ回路20内におけるフ
ェールセーフ回路が用いられる。これによれば、修復又
は断続する必要なく故障シフトレジスタ段の検出補償が
可能となる。このフェールセーフ回路は、選択シフトレ
ジスタ段のオン，ハイまたはローに持続の状態を検出
し、選択ライン26からの信号を自動的に再経路指定す
る。フェールセーフ回路の複雑性を最小限にとどめるた
め、自動検出される故障の種類数を制限した方がよい。
図示例では、上述のように、未検出故障はレーザ修復に
て調整される。
本発明による第４実施例を用いたLCDのブロック図を
図５に示す。図示例において、全部揃った第２のシフト
レジスタ19は、LCDディスプレイと平行且つシフトレジ
スタ18と同じ側に付加されている。この実施例では、シ
フトレジスタ18′は排除可能である。シフトレジスタ19
はシフトレジスタ18から十分に隔離され、これにより単
一の故障（例：マスク上における一片の塵等）が単一の
選択ラインを励起する両レジスタ段と連携した段へ影響
を及ぼしそうにない。
この第４実施例では、第１実施例に比して利点が２つ
ある。第１に、駆動回路数が半分で済むことである。シ
フトレジスタ18及び19又は両シフトレジスタ段の組合せ
のいずれかだけで、駆動回路36の単一行に対する走査機
能を十分に発揮させうる。これは、装置数及びディスプ
レイ総領域双方を節約できることを意味する。
第２に、選択ビット信号がレジスタ18へ再送出された
時、選択ライン26に対する信号伝播に起因するRC遅延は
存在しない。第１実施例でも説明したように、組合せ回
路への補助入力の接続は、RC遅延を補償するための特別
な経路指定が必要となる。しかし、この構成では、前実
施例では重複駆動回路を持つのに対し、各走査ラインに
単一の駆動回路しか備えていない。加えて、この実施例
では、故障した走査ラインの補償のためにディスプレイ
の両側上に選択回路を使用できない。更に、両シフトレ
ジスタ18と19双方に影響を及ぼす比較的大きな故障が生
じると、ディスプレイが作動不能になる可能性がある。
図６は、本発明の第５実施例を用いたLCDを示すブロ
ック図である。この実施例では、LCDディスプレイ10の
各側にそれぞれ配置された２対のシフトレジスタ18,19
及び18′,19′が設けられている。更に、LCDディスプレ
イの何れの側にも駆動回路36の完全行が存在する。この
実施例によれば、一層大きな重複性を以って第４実施例
の全特徴を得ることができる。加えて、左シフトレジス
タ及び駆動回路が右シフトレジスタ及び駆動回路から物
理的に離れているので、全シフトレジスタにおける同じ
段に影響を与える単一故障の可能性が実質上小さく抑制
される。
他の実施例と比較して、この方法の主要な欠点は、４
個の完全シフトレジスタを形成するために使用される特
別装置数及び付属要素数が、その領域で増大することで
ある。
以上、本発明を実施例に基づき説明してきたが、添付
の特許請求の範囲に記載の思想範囲内で、種々の変更，
改良を加えることも可能である。
フロントページの続き (56)参考文献 特開 昭60−64394（ＪＰ，Ａ) 特開 平１−225996（ＪＰ，Ａ) 特開 昭60−164791（ＪＰ，Ａ) 特開 平１−213623（ＪＰ，Ａ) 特開 平３−197925（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/133 G02F 1/136 G09G 3/36

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】ピクセルセルの個々の列を重複選択する装
    置であって、複数の列と複数の行とを有しマトリックス
    状に配置された選択可能なピクセルセルのアレイを含む
    被走査型能動マトリックスディスプレイにおいて各ピク
    セルセルは前記列の一つと前記行の一つとを選ぶことに
    よってアドレス指定され、 複数の段を有し、各段がピクセルセルのそれぞれ異なる
    列へ接続され、第１の選択信号をピクセルセルの各列へ
    連続的に供給するための第１のシフトレジスタ手段と、 複数の段を有し、各段がピクセルセルのそれぞれ異なる
    列へ接続され、第２選択信号をピクセルセルの各列へ連
    続的に供給するための第２のシフトレジスタ手段と、 各々が、前記第１のシフトレジスタ手段の前記複数の段
    のそれぞれ異なる段から前記第１の選択信号を受けるよ
    うに結合された第１の入力端子、前記第２のシフトレジ
    スタ手段の前記複数の段のそれぞれ異なる各段から前記
    第２の選択信号を受けるように結合された第２の入力端
    子、および前記第１の選択信号叉は前記第２の選択信号
    を前記第１のシフトレジスタ手段の各次段へ選択的に供
    給するための出力端子、を有する複数の組合せ手段と、 を備える装置。
  2. 【請求項２】前記第１のシフトレジスタ手段と前記第２
    のシフトレジスタ手段との対応段は、ピクセルセルの前
    記複数の列の内の２以上の列によって隔離されている、
    請求項１に記載の装置。
  3. 【請求項３】前記第１のシフトレジスタ手段及び前記第
    ２のシフトレジスタ手段は、相互に隣接し、且つピクセ
    ルセルの前記複数の列の所定端に隣接して配置されてい
    る、請求項１に記載の装置。
  4. 【請求項４】前記組合せ手段の各々は、前記第２の選択
    信号ではなく前記第１の選択信号を通過させるように構
    成されており、 前記組合せ手段の各々は、前記第１の選択信号の代りに
    前記第２の選択信号を通過させるように前記各組合せ手
    段を条件付けるために、レーザ光で切断可能な溶断リン
    クを有する、請求項１に記載の装置。
  5. 【請求項５】前記能動マトリックスディスプレイは導光
    セルのアレイを含み、各導光セルは、液晶物質と、前記
    液晶物質を選択的に駆動するための薄膜トランジスタと
    を含み、前記薄膜トランジスタは一組の処理工程により
    製造され、前記第１のシフトレジスタ手段及び前記第２
    のシフトレジスタ手段は、前記導光セル内に該薄膜トラ
    ンジスタを製造するために用いられる該処理工程を用い
    て製造される薄膜トランジスタを含む、請求項１に記載
    の装置。
  6. 【請求項６】前記薄膜トランジスタの各々は、ポリシリ
    コンから構成されるゲート電極及び主導電チャネルと、
    前記ピクセルセルの行内において前記主導電チャネルを
    他の前記薄膜トランジスタへ接続するための金属導電体
    とを含み、 ピクセルセルの前記複数の列の各々における該トランジ
    スタのゲート電極は、前記金属導電体から形成された導
    電路によって分流される部分を有し且つポリシリコンか
    ら構成される導電路によって接続される、請求項５に記
    載の装置。
  7. 【請求項７】第３の選択信号および第４の選択信号をピ
    クセルセルの各列へ加えるための複数の段をそれぞれ有
    する第３および第４のシフトレジスタ手段を更に備え、 前記第３および第４のシフトレジスタ手段の各々の各段
    は、入力端子を有する成分シフトレジスタ段と、前記第
    ３のシフトレジスタ手段の該複数の段のそれぞれ異なる
    段から前記第３の選択信号を受けるように結合された第
    １の入力端子、および前記第４のシフトレジスタ手段の
    該複数の段のそれぞれ異なる段から前記第４の選択信号
    を受けるように結合された第２の入力端子、および前記
    成分シフトレジスタ段の前記入力端子へ前記第３の選択
    信号または前記第４の選択信号を選択的に加えるように
    接続された出力端子を有する成分組合せ手段と、を含む
    請求項１に記載の装置。
  8. 【請求項８】ピクセルセルの個々の列を重複選択する装
    置であって、複数の列を有し、マトリックス状に配列さ
    れたアドレス指定可能な液晶デバイスピクセルセルのア
    レイを含む被走査型能動マトリックスディスプレイにお
    いて前記液晶デバイスピクセルセルはピクセルセルの前
    記列の各々を順次選択することによって駆動され、 複数の段を含み、第１の選択信号をピクセルセルの前記
    複数の列の各々へ連続的に供給するための第１のシフト
    レジスタ手段を備え、各々の段は入力端子及び出力端子
    を有し、前記出力端子の各々は、液晶デバイスピクセル
    セルの前記複数の列のそれぞれ異なる列に接続され、 複数の段を含み、第２の選択信号をピクセルセルの前記
    複数の列の各々へ連続的に供給するための第２のシフト
    レジスタ手段を備え、各々の段は入力端子及び出力端子
    を有し、前記出力端子の各々は、液晶デバイスピクセル
    セルの前記複数の列のそれぞれ異なる列に接続され、 前記第１及び第２の選択信号のうちの一方を前記第１の
    シフトレジスタ手段のそれぞれの次の連続する段へ選択
    的に供給するための複数の第１の組合せ手段を備え、各
    第１の組合せ手段は、前記第１のシフトレジスタ手段の
    該複数の段のそれぞれ異なる段の該出力端子に接続され
    た第１の入力端子と、前記第２のシフトレジスタ手段の
    該複数の段のそれぞれ異なる段の該出力端子に接続され
    た第２の入力端子と、前記第１のシフトレジスタ手段の
    該複数の段のうちの次に続く段の入力端子に接続された
    出力端子とを有し、 前記第１及び第２の選択信号のうちの一方を前記第２の
    シフトレジスタ手段のそれぞれの次の連続する段へ選択
    的に供給するための複数の第２の組合せ手段を備え、各
    第２の組合せ手段は、前記第２のシフトレジスタ手段の
    該複数の段のそれぞれ異なる段の該出力端子に接続され
    た第１の入力端子と、前記第１のシフトレジスタ手段の
    該複数の段のそれぞれ異なる段の該出力端子に接続され
    た第２の入力端子と、前記第２のシフトレジスタ手段の
    該複数の段のうちの次に続く段の入力端子に接続された
    出力端子とを有する、装置。
JP3503235A 1989-12-22 1990-12-12 重複選択スキヤナを備えた被走査型液晶表示装置 Expired - Fee Related JP3068646B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US445,191 1989-12-22
US07/455,191 US5063378A (en) 1989-12-22 1989-12-22 Scanned liquid crystal display with select scanner redundancy

Publications (2)

Publication Number Publication Date
JPH05502737A JPH05502737A (ja) 1993-05-13
JP3068646B2 true JP3068646B2 (ja) 2000-07-24

Family

ID=23807763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3503235A Expired - Fee Related JP3068646B2 (ja) 1989-12-22 1990-12-12 重複選択スキヤナを備えた被走査型液晶表示装置

Country Status (6)

Country Link
US (1) US5063378A (ja)
EP (1) EP0506875B1 (ja)
JP (1) JP3068646B2 (ja)
DE (1) DE69022248T2 (ja)
ES (1) ES2076519T3 (ja)
WO (1) WO1991010225A1 (ja)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992015931A2 (fr) * 1991-02-28 1992-09-17 Thomson-Lcd Registres a decalage redondants pour dispositifs de balayage
JP2587546B2 (ja) * 1991-03-22 1997-03-05 株式会社ジーティシー 走査回路
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
US5302966A (en) 1992-06-02 1994-04-12 David Sarnoff Research Center, Inc. Active matrix electroluminescent display and method of operation
GB9219836D0 (en) * 1992-09-18 1992-10-28 Philips Electronics Uk Ltd Electronic drive circuits for active matrix devices,and a method of self-tasting and programming such circuits
US5859627A (en) * 1992-10-19 1999-01-12 Fujitsu Limited Driving circuit for liquid-crystal display device
EP0601649A1 (en) * 1992-12-10 1994-06-15 Koninklijke Philips Electronics N.V. Repairable redundantly-driven matrix display
TW215956B (en) * 1992-12-10 1993-11-11 Philips Electronics Nv Repairable matrix display
US5313222A (en) * 1992-12-24 1994-05-17 Yuen Foong Yu H. K. Co., Ltd. Select driver circuit for an LCD display
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
US7081938B1 (en) 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5555001A (en) * 1994-03-08 1996-09-10 Prime View Hk Limited Redundant scheme for LCD display with integrated data driving circuit
US5619223A (en) * 1994-04-14 1997-04-08 Prime View Hk Limited Apparatus for increasing the effective yield of displays with integregated row select driver circuit
US6747627B1 (en) 1994-04-22 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device
JP3402400B2 (ja) * 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
JPH0850465A (ja) * 1994-05-30 1996-02-20 Sanyo Electric Co Ltd シフトレジスタ及び表示装置の駆動回路
US5956008A (en) * 1994-09-06 1999-09-21 Semiconductor Energy Laboratory Co., Driver circuit for active matrix display and method of operating same
JPH08212793A (ja) * 1994-11-29 1996-08-20 Sanyo Electric Co Ltd シフトレジスタおよび表示装置
US5814529A (en) * 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
KR100195276B1 (ko) * 1995-12-01 1999-06-15 윤종용 구동회로를 내장한 액정 표시장치 및 그 구동방법
JP3333367B2 (ja) * 1995-12-04 2002-10-15 富士通株式会社 ヘッドアクチュエータ
US6697037B1 (en) 1996-04-29 2004-02-24 International Business Machines Corporation TFT LCD active data line repair
KR100214484B1 (ko) * 1996-06-07 1999-08-02 구본준 순차 및 이중스캐닝방식을 위한 티에프티-엘씨디구동회로
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
US6191770B1 (en) * 1997-12-11 2001-02-20 Lg. Philips Lcd Co., Ltd. Apparatus and method for testing driving circuit in liquid crystal display
JP2000310969A (ja) * 1999-02-25 2000-11-07 Canon Inc 画像表示装置及び画像表示装置の駆動方法
JP2000321599A (ja) * 1999-05-10 2000-11-24 Hitachi Ltd 液晶表示装置
US6476790B1 (en) * 1999-08-18 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Display device and a driver circuit thereof
US6515648B1 (en) * 1999-08-31 2003-02-04 Semiconductor Energy Laboratory Co., Ltd. Shift register circuit, driving circuit of display device, and display device using the driving circuit
US7187805B1 (en) * 1999-11-23 2007-03-06 Xerox Corporation Maximum likelihood estimation of JPEG quantization values
US6816143B1 (en) * 1999-11-23 2004-11-09 Koninklijke Philips Electronics N.V. Self diagnostic and repair in matrix display panel
JP3857020B2 (ja) 2000-05-12 2006-12-13 富士通株式会社 圧電アクチュエータおよび情報記憶装置
US6605903B2 (en) * 2000-11-30 2003-08-12 Intel Corporation Selectively activating display column sections
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
TWI270919B (en) 2002-04-15 2007-01-11 Semiconductor Energy Lab Display device and method of fabricating the same
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
TW589612B (en) * 2003-04-16 2004-06-01 Au Optronics Corp Display driving circuit
GB0319409D0 (en) * 2003-08-19 2003-09-17 Koninkl Philips Electronics Nv Flexible display device and electronic device
US7633470B2 (en) 2003-09-29 2009-12-15 Michael Gillis Kane Driver circuit, as for an OLED display
US7310077B2 (en) * 2003-09-29 2007-12-18 Michael Gillis Kane Pixel circuit for an active matrix organic light-emitting diode display
JP4732709B2 (ja) * 2004-05-20 2011-07-27 株式会社半導体エネルギー研究所 シフトレジスタ及びそれを用いた電子機器
KR20070052501A (ko) * 2005-11-17 2007-05-22 엘지.필립스 엘시디 주식회사 게이트 구동회로와 그 리페어 방법 및 이를 이용한액정표시장치
KR101157940B1 (ko) * 2005-12-08 2012-06-25 엘지디스플레이 주식회사 게이트 구동회로 및 이의 리페어방법
TWI514037B (zh) * 2006-04-07 2015-12-21 Kopin Corp 液晶顯示器之加熱器
KR101232160B1 (ko) 2006-06-16 2013-02-12 엘지디스플레이 주식회사 표시장치와 그 제조방법
TWI345188B (en) * 2006-08-16 2011-07-11 Au Optronics Corp Display device, shift register array and method for driving a pixel array
TWI344629B (en) * 2006-08-21 2011-07-01 Au Optronics Corp Display and display panel thereof
TWI409531B (zh) * 2008-04-02 2013-09-21 Chunghwa Picture Tubes Ltd 液晶面板及其驅動方法
TWI400514B (zh) * 2009-01-08 2013-07-01 Au Optronics Corp 顯示面板
US9618783B2 (en) 2012-11-30 2017-04-11 Kopin Corporation Resistor meshes for display heating
US11122221B2 (en) 2016-02-26 2021-09-14 Shenzhen Xpectvision Technology Co., Ltd. Semiconductor image detector having redundant memory and/or memory bypass
IL248845B (en) 2016-11-08 2018-03-29 Elbit Systems Ltd Fault-tolerant display
CN107818989B (zh) * 2017-10-20 2020-08-04 武汉华星光电技术有限公司 阵列基板及其制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4368523A (en) * 1979-12-20 1983-01-11 Tokyo Shibaura Denki Kabushiki Kaisha Liquid crystal display device having redundant pairs of address buses
US4427978A (en) * 1981-08-31 1984-01-24 Marshall Williams Multiplexed liquid crystal display having a gray scale image
JPS59111197A (ja) * 1982-12-17 1984-06-27 シチズン時計株式会社 マトリクス型表示装置の駆動回路
JPS59121391A (ja) * 1982-12-28 1984-07-13 シチズン時計株式会社 液晶表示装置
JPS59221183A (ja) * 1983-05-31 1984-12-12 Seiko Epson Corp 液晶表示式受像装置の駆動方式
JPS61236593A (ja) * 1985-04-12 1986-10-21 松下電器産業株式会社 表示装置および表示方法
US4694348A (en) * 1985-06-14 1987-09-15 Citizen Watch Co., Ltd. Method of driving liquid crystal display panel of TV receiver
FR2585167B1 (fr) * 1985-07-19 1993-05-07 Gen Electric Structures conductrices redondantes pour affichages a cristaux liquides commandes par des transistors a effet de champ en couche mince
JPS6255625A (ja) * 1985-09-05 1987-03-11 Canon Inc 液晶装置
US4766430A (en) * 1986-12-19 1988-08-23 General Electric Company Display device drive circuit
US4742346A (en) * 1986-12-19 1988-05-03 Rca Corporation System for applying grey scale codes to the pixels of a display device

Also Published As

Publication number Publication date
ES2076519T3 (es) 1995-11-01
EP0506875A1 (en) 1992-10-07
JPH05502737A (ja) 1993-05-13
EP0506875A4 (en) 1993-06-02
DE69022248T2 (de) 1996-02-29
EP0506875B1 (en) 1995-09-06
US5063378A (en) 1991-11-05
WO1991010225A1 (en) 1991-07-11
DE69022248D1 (de) 1995-10-12

Similar Documents

Publication Publication Date Title
JP3068646B2 (ja) 重複選択スキヤナを備えた被走査型液晶表示装置
US5465053A (en) Electronic drive circuits for active matrix devices, and a method of self-testing and programming such circuits
US6518945B1 (en) Replacing defective circuit elements by column and row shifting in a flat-panel display
US4851827A (en) Matrix display devices with redundant driving transistor arrangement for improved fault tolerance
US7576723B2 (en) Driving apparatus for display device and display panel thereof
US4678282A (en) Active display matrix addressable without crossed lines on any one substrate and method of using the same
JP3122003B2 (ja) アクティブマトリクス基板
EP0465111B1 (en) Liquid crystal display device
US5111060A (en) Electronic circuit equipped with redundant or spare circuit elements for every circuit element
KR0175723B1 (ko) 액티브 매트릭스 표시장치
GB2223618A (en) Display devices
US4823126A (en) Display device and a display method
US5956008A (en) Driver circuit for active matrix display and method of operating same
JP3210432B2 (ja) 液晶表示装置
US6467057B1 (en) Scan driver of LCD with fault detection and correction function
KR100235589B1 (ko) 박막트랜지스터 액정표시장치의 구동방법
KR100212867B1 (ko) 선택 스캐너 용장성을 가지는 주사 액정 디스플레이
JPH06281944A (ja) 修復可能の冗長駆動マトリックス表示装置
JPH0646345B2 (ja) アクテイブマトリクス基板
JP3311835B2 (ja) 表示装置用駆動回路およびそれを用いた液晶表示装置
KR20010110159A (ko) 회로기판 및 평면표시장치
KR100920346B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
JPH06214210A (ja) マトリクス表示装置
KR950008938B1 (ko) 액정 표시장치
JPS61243487A (ja) アクテイブマトリクス基板

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees