JP2007114761A - ディスプレイパネルに用いるゲートドライバ及びその修正方法、並びにディスプレイパネル - Google Patents

ディスプレイパネルに用いるゲートドライバ及びその修正方法、並びにディスプレイパネル Download PDF

Info

Publication number
JP2007114761A
JP2007114761A JP2006253928A JP2006253928A JP2007114761A JP 2007114761 A JP2007114761 A JP 2007114761A JP 2006253928 A JP2006253928 A JP 2006253928A JP 2006253928 A JP2006253928 A JP 2006253928A JP 2007114761 A JP2007114761 A JP 2007114761A
Authority
JP
Japan
Prior art keywords
shift register
backup
input end
normally open
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006253928A
Other languages
English (en)
Inventor
Junqing Wei
俊卿 魏
Yang-En Wu
仰恩 呉
Wei-Cheng Lin
威呈 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of JP2007114761A publication Critical patent/JP2007114761A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】ディスプレイパネルに用いるゲートドライバを提供する。
【解決手段】バックアップシフトレジスタモジュールは、少なくとも二つのバックアップシフトレジスタからなり、故障メインシフトレジスタを修復する。第一常開接続リンクは、第一バックアップシフトレジスタの入力端とメインシフトレジスタ中の全奇数シフトレジスタの入力端間に設置され、第二常開接続リンクは第一バックアップシフトレジスタの出力端と全偶数シフトレジスタの入力端間に設置される。第三常開接続リンクは第二バックアップシフトレジスタの入力端と全偶数シフトレジスタの入力端間に設置され、第四常開接続リンクは第二バックアップシフトレジスタの出力端と全奇数シフトレジスタの入力端間に設置される。
【選択図】図３

Description

本発明はフラットパネル（ｆｌａｔ ｐａｎｅｌ）液晶ディスプレイに関するものであって、特に、液晶ディスプレイパネルに用いるゲートドライバに関するものである。
従来技術として、薄膜トランジスタ液晶ディスプレイ（以下、ＴＦＴ―ＬＣＤと略す）パネルが知られている。図１は、従来のＴＦＴ―ＬＣＤパネル１０を示す図で、ディスプレイモジュール２０からなり、二次元配列された複数の画素２１を有する。これらの画素は、複数のデータライン（ｄａｔａ ｌｉｎｅ；図１におけるディスプレイモジュール２０内へ配線される縦もしくは垂直方向のライン）Ｄ１〜Ｄｎ、及び、複数のゲートライン（ｇａｔｅ ｌｉｎｅ；図１におけるディスプレイモジュール２０内へ配線される横もしくは水平方向のライン）Ｇ１〜Ｇｍにより制御される。これらのデータラインはデータソースドライバ３０に接続され、ゲートラインはゲートドライバ４０に接続される。プリント回路基板（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ，ＰＣＢ）５０は、イメージ（ｉｍａｇｅ）データを電圧信号に転換するのに必要な回路を有し、制御バス５２によりデータソースドライバ３０及びゲートドライバ４０に接続される。
近年、アモルファスシリコンゲートドライバ（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ ｇａｔｅ ｄｒｉｖｅｒ，以下ＡＳＧＤと略す）は、画素の二次元配列をサポートする同一基板上に直接形成される集積回路（ＩＣ）として、液晶ディスプレイゲートドライバに用いられるシリコンチップゲートドライバに置き換わってきている。ＡＳＧＤの技術を応用すると、余分な素子が少なくて済むため、製造コストが抑制されるという利点がある。
図２ａは、従来のＡＳＧＤにおけるゲートドライバ回路中のシフトレジスタを示し、複数のシフトレジスタ（ｓｈｉｆｔ ｒｅｇｉｓｔｅｒ，ＳＲ）を有するシフトレジスタモジュール７０からなる。各シフトレジスタは、入力端（Ｉｎ）、出力端（Ｏｕｔ）、電源端（Ｖｓ）、第一クロック信号端（Ｃｋ１）及び第二クロック信号端（Ｃｋ２）を有する。制御バス５２からの信号（図１を参照）は、負電圧Ｖｓｓ、スタートパルス信号Ｖｓｔ、クロック信号Ｖｃｋ及び逆クロック信号ｘＶｃｋを有する。逆クロック信号ｘＶｃｋの位相は、クロック信号Ｖｃｋの１８０°後の位相である。Ｖｓｓは各シフトレジスタの電圧源端（Ｖｓ）に供給される。Ｖｓｔはシフトレジスタモジュール７０の中の第１番目のシフトレジスタである第一シフトレジスタ（図２ａにおけるシフトレジスタモジュール内の最上段に配置されたＳＲ００１）の入力端（Ｉｎ）に供給される。クロック信号Ｖｃｋ及び逆クロック信号ｘＶｃｋは、それぞれ、第一クロック信号端（Ｃｋ１）及び第二クロック信号端（Ｃｋ２）に供給され、各奇数番目のシフトレジスタ（図２ａでは、ＳＲ００１及びＳＲ００３）は、Ｖｃｋ≧Ｃｋ１とｘＶｃｋ≧Ｃｋ２の方式で接続され、各偶数番目のシフトレジスタ（図２ａでは、ＳＲ００２）は、Ｖｃｋ≧Ｃｋ２とｘＶｃｋ≧Ｃｋ１の方式で接続される。シフトレジスタの出力端（Ｏｕｔ）は、ＴＦＴ−ＬＣＤの二次元配列のゲートライン（図２ａでは、ゲートライン００１、ゲートライン００２及びゲートライン００３）に接続され、各ゲートラインは画素の一列（図１参照）に接続される。
シフトレジスタモジュール７０中の各シフトレジスタ間は直列接続される。スタートパルス信号Ｖｓｔが第１番目のシフトレジスタＳＲ００１に到達すると、ＳＲ００１は、クロック信号Ｖｃｋに応じて、出力パルスを第１番目のゲートラインのゲートライン００１に提供する。同じ出力パルスは第２番目のシフトレジスタＳＲ００２の入力端（Ｉｎ）にも提供される。ＳＲ００２は、逆クロック信号ｘＶｃｋに基づいて、出力パルスを第２番目のゲートラインのゲートライン００２に供給する。ＳＲ００２からの出力パルスは第３番目のシフトレジスタＳＲ００３の入力端にも供給され、ＳＲ００３からの出力パルスは、パルス信号Ｖｃｋに基づいて、第３番目のゲートラインのゲートライン００３に供給される。これらの各ゲートラインは、順に、正電圧信号を受信する。奇数番号付けされたシフトレジスタ（図２ａでは、ＳＲ００１及びＳＲ００３）は、クロック信号Ｖｃｋと同時に作動し、偶数番号付けされたシフトレジスタ（図２ａでは、ＳＲ００２）は逆クロック信号ｘＶｃｋと同時に作動する。
図２ｂは、Ｖｃｋ、ｘＶｃｋ、Ｖｓｔとシフトレジスタ（ＳＲ００１―ＯｕｔないしＳＲ００３―Ｏｕｔ）のタイミングを示す出力の信号波形図である。
各シフトレジスタ間は直列接続されるので、シフトレジスタモジュール７０中のシフトレジスタが一つでも故障或いは作動不能になると、後続のシフトレジスタの作動が不能になる。このため、一つのシフトレジスタが故障した場合には、取り換える必要があった。しかも、ゲートドライバは画素の二次元配列をサポートする同一基板上に直接形成されるため、一つのシフトレジスタを取り換えるには、ＴＦＴ―ＬＣＤパネル全体を取り換えねばならないので、非常にコストがかかっていた。
従って、ＴＦＴ−ＬＣＤパネル中のその他の素子がまず保存もしくは確保されている状況下で、シフトレジスタモジュールを修復する方法及び装置が必要とされていた。
本発明は、ＴＦＴ−ＬＣＤパネル中のその他の素子がまず保存もしくは確保される状況下で、メインシフトレジスタモジュールを修復する方法及び装置を提供することを目的とする。
上述の目的を達成するために、本発明は、バックアップシフトレジスタモジュールを提供することにより、メインシフトレジスタモジュールを修復する方法を提供する。メインシフトレジスタモジュールは、直列接続された複数の奇数番号付けされたシフトレジスタ及び複数の偶数番号付けされたシフトレジスタからなる。バックアップシフトレジスタモジュールは、メインシフトレジスタモジュールをサポートする同一基板上に形成される。バックアップシフトレジスタモジュールは、第一バックアップシフトレジスタと第二バックアップシフトレジスタとからなる。
第一常開接続リンク（ｎｏｒｍａｌｌｙ ｏｐｅｎ ｃｏｎｎｅｃｔａｂｌｅ ｌｉｎｋ）は第一バックアップシフトレジスタの入力端とメインシフトレジスタモジュール中のシフトレジスタの全ての奇数番号付けされたシフトレジスタの入力端間に設置され、第二常開接続リンクは第一バックアップシフトレジスタの出力端とメインシフトレジスタモジュール中のシフトレジスタの全ての偶数番号付けされたシフトレジスタの入力端間に設置される。同様に、第三常開接続リンクは第二バックアップシフトレジスタの入力端とメインシフトレジスタモジュール中のシフトレジスタの全ての偶数番号付けされたシフトレジスタの入力端間に設置され、第四常開接続リンクは第二バックアップシフトレジスタの出力端とメインシフトレジスタモジュール中のシフトレジスタの全ての奇数番号付けされたシフトレジスタの入力端間に設置される。
メインシフトレジスタモジュール中の一つの奇数番号付けされたシフトレジスタが故障（ｄｅｆｅｃｔｉｖｅ）した場合、その故障したシフトレジスタの入力端と出力端は、縦列リンクから切断される。同時に、故障したシフトレジスタの入力端と第一バックアップシフトレジスタの入力端間のリンクが互いに接続され、続く偶数番号付けされたシフトレジスタの入力端と第一バックアップシフトレジスタの出力端間のリンクも互いに接続される。同様に、メインシフトレジスタモジュール中の一つの偶数番号付けされたシフトレジスタが故障した場合、その故障したシフトレジスタの入力端と出力端は縦列リンク中から切断される。同時に、故障したシフトレジスタの入力端と第二バックアップシフトレジスタの入力端間のリンクが互いに接続され、続く奇数番号付けされたシフトレジスタの入力端と第二バックアップシフトレジスタの出力端間のリンクも互いに接続される。
本発明は、ディスプレイパネルに適用されるゲートドライバであって、Ｎ個の複数のシフトレジスタを有し、前記Ｎは１以上の整数であり、前記シフトレジスタのそれぞれは、入力端と出力端とを有し、且つ、前記シフトレジスタは縦列リンクに接続され、第Ｋ番目の前記シフトレジスタであるシフトレジスタＫの入力端は該シフトレジスタＫの前の順番のシフトレジスタであるシフトレジスタ（Ｋ−１）の出力端に接続され、前記ＫはＮより小さい正の整数である前記各シフトレジスタを含むメインシフトレジスタモジュールと、少なくとも第一バックアップシフトレジスタと第二バックアップシフトレジスタを有するバックアップシフトレジスタモジュールと、からなり、前記Ｎ個からなる複数のシフトレジスタ中の各シフトレジスタｉは、前記Ｎが奇数の時、前記ｉは１からＮの奇数の正の整数で、前記Ｎが偶数の時、前記ｉは１から（Ｎ−１）の奇数の正の整数で、前記シフトレジスタｉの入力端と前記第一バックアップシフトレジスタの入力端との間に設置される第一常開接続リンクと、前記シフトレジスタｉの次の順番の第（ｉ＋１）番目のシフトレジスタ（ｉ＋１）の入力端と前記第一バックアップシフトレジスタの出力端との間に設置される第二常開接続リンクと、前記Ｎシフトレジスタ中の各シフトレジスタｊは、前記Ｎが奇数の時、前記ｊは２から（Ｎ−１）の偶数の正の整数で、前記Ｎが偶数の時、前記ｊは２からＮの偶数の正の整数で、前記シフトレジスタｊの入力端と前記第二バックアップシフトレジスタの入力端との間に設置される第三常開接続リンクと、前記シフトレジスタ（ｊ＋１）の入力端と前記第二バックアップシフトレジスタの出力端との間に設置される第四常開接続リンクと、からなり、前記シフトレジスタｉが故障した場合、前記シフトレジスタｉの入力端と前記第一バックアップシフトレジスタの入力端との間の前記第一常開接続リンクが接続し、前記シフトレジスタ（ｉ＋１）の入力端と前記第一バックアップシフトレジスタの出力端との間の第二常開接続リンクが接続し、シフトレジスタｉの入力端と出力端とが前記縦列リンクから切断され、前記シフトレジスタｊが故障した場合、前記シフトレジスタｊの入力端と前記第二バックアップシフトレジスタの入力端との間の前記第三常開接続リンクが接続し、前記シフトレジスタ（ｊ＋１）の入力端と前記第二バックアップシフトレジスタの出力端との間の前記第四常開接続リンクが接続し、前記シフトレジスタｊの入力端と出力端とは前記縦列リンクから切断されることが好ましい。
また、本発明のゲートドライバは、バックアップシフトレジスタモジュールが、少なくとも１つの奇数番号付けされたバックアップシフトレジスタと、少なくとも１つの偶数番号付けされたバックアップシフトレジスタとを有し、第一バックアップシフトレジスタが、奇数番号付けされたバックアップシフトレジスタを有し、第二バックアップシフトレジスタは、偶数番号付けされたバックアップシフトレジスタを有することが好ましく、また、本発明のゲートドライバは、バックアップシフトレジスタモジュールが、更に、複数の奇数番号付けされたバックアップシフトレジスタ及び複数の偶数番号付けされたバックアップシフトレジスタを有し、第一バックアップシフトレジスタが、奇数番号付けされたバックアップシフトレジスタを有し、第二バックアップシフトレジスタが、偶数番号付けされたバックアップシフトレジスタを有することが好ましい。
また、本発明のゲートドライバは、更に、第一パルス信号と第二パルス信号とを提供し、第二パルス信号は第一パルス信号の１８０°後の位相である制御バスを有し、第一バックアップシフトレジスタ及びシフトレジスタｉは第一クロック信号端と第二クロック信号端とを有し、第一バックアップシフトレジスタ及びシフトレジスタｉの第一クロック信号端は、それぞれ、第一パルス信号に接続され、第一バックアップシフトレジスタ及びシフトレジスタｉの第二クロック信号端は、それぞれ、第二パルス信号に接続され、第一バックアップシフトレジスタが、シフトレジスタｉを置き換えることができ、第二バックアップシフトレジスタ及びシフトレジスタｊは第一クロック信号端と第二クロック信号端とを有し、第二バックアップシフトレジスタ及びシフトレジスタｊの第一クロック信号端は、それぞれ、第二パルス信号に接続され、第二バックアップシフトレジスタ及びシフトレジスタｊの第二クロック信号端は、それぞれ、第一パルス信号に接続され、第二バックアップシフトレジスタが、シフトレジスタｊを置き換えることができることが望ましい。
また、本発明は、ディスプレイパネルに適用されるゲートドライバの修復方法であって、前記ゲートドライバは、Ｎ個の複数のシフトレジスタを含むシフトレジスタモジュールからなり、前記Ｎは１以上の整数で、前記シフトレジスタのそれぞれは、入力端と出力端とを有し、且つ、前記シフトレジスタは縦列リンクに接続され、第Ｋ番目の前記シフトレジスタであるシフトレジスタＫの入力端は、該シフトレジスタＫの１つ前の順番のシフトレジスタであるシフトレジスタ（Ｋ−１）の出力端に接続され、前記Ｋは前記Ｎより小さい正の整数であり、前記ゲートドライバの修復方法は、バックアップシフトレジスタモジュールと前記シフトレジスタモジュールとを接続し、前記バックアップシフトレジスタモジュールは、少なくとも第一バックアップシフトレジスタと第二バックアップシフトレジスタとを有し、前記Ｎ個のシフトレジスタ中の各シフトレジスタｉは、前記Ｎが奇数の時、前記ｉは１からＮの奇数の正の整数で、前記Ｎが偶数の時、前記ｉは１から（Ｎ−１）の奇数の正の整数で、前記シフトレジスタｉの入力端と前記第一バックアップシフトレジスタの入力端との間に設置される第一常開接続リンクと、前記シフトレジスタｉの次の順番の（ｉ＋１）番目のシフトレジスタ（ｉ＋１）の入力端と前記第一バックアップシフトレジスタの出力端との間に設置される第二常開接続リンクと、前記Ｎ個のシフトレジスタ中の各シフトレジスタｊは、前記Ｎが奇数の時、前記ｉは２から（Ｎ−１）の偶数の正の整数で、前記Ｎが偶数の時、前記ｊは２からＮの偶数の正の整数で、前記シフトレジスタｊの入力端と前記第二バックアップシフトレジスタの入力端との間に設置される第三常開接続リンクと、前記シフトレジスタｊの次の順番の（ｊ＋１）番目のシフトレジスタ（ｊ＋１）の入力端と前記第二バックアップシフトレジスタの出力端との間に設置される第四常開接続リンクと、からなり、前記シフトレジスタｉが故障した場合、前記シフトレジスタｉの入力端と前記第一バックアップシフトレジスタの入力端との間の前記第一常開接続リンクが接続し、前記シフトレジスタ（ｉ＋１）の入力端と前記第一バックアップシフトレジスタの出力端との間の前記第二常開接続リンクが接続し、前記シフトレジスタｉの入力端と出力端とが前記縦列リンクから切断され、前記シフトレジスタｊが故障した場合、前記シフトレジスタｊの入力端と前記第二バックアップシフトレジスタの入力端との間の前記第三常開接続リンクが接続し、前記シフトレジスタ（ｊ＋１）の入力端と前記第二バックアップシフトレジスタの出力端との間の前記第四常開接続リンクが接続し、前記シフトレジスタｊの入力端と出力端とは前記縦列リンクから切断されることが好ましい。
また、本発明のゲートドライバの修復方法は、前記バックアップシフトレジスタモジュールが、更に、少なくとも奇数番号付けされたバックアップシフトレジスタと偶数番号付けされたバックアップシフトレジスタとを有し、前記第一バックアップシフトレジスタは前記奇数番号付けされたバックアップシフトレジスタを有し、前記第二バックアップシフトレジスタが前記偶数番号付けされたバックアップシフトレジスタを有することが好ましく、前記バックアップシフトレジスタモジュールが、更に、複数の奇数番号付けされたバックアップシフトレジスタ及び複数の偶数番号付けされたバックアップシフトレジスタを有し、前記第一バックアップシフトレジスタが前記奇数番号付けされたバックアップシフトレジスタを有し、前記第二バックアップシフトレジスタは前記偶数番号付けされたバックアップシフトレジスタを有することが好ましい。また、本発明のゲートドライバの修復方法は、前記ゲートドライバが、更に、第一パルス信号と第二パルス信号を提供し、前記第二パルス信号は前記第一パルス信号の１８０°後の位相である制御バスを有し、前記第一バックアップシフトレジスタ及び前記シフトレジスタｉが第一クロック信号端と第二クロック信号端とを有し、前記第一クロック信号端が前記第一パルス信号に接続され、前記第二クロック信号端は前記第二パルス信号に接続され、前記第一バックアップシフトレジスタが、前記シフトレジスタｉを置き換えることができ、前記第二バックアップシフトレジスタ及び前記シフトレジスタｊが第一クロック信号端と第二クロック信号端とを有し、前記第一クロック信号端が前記第二パルス信号に接続され、第二クロック信号端は前記第一パルス信号に接続され、前記第二バックアップシフトレジスタが、前記シフトレジスタｊを置き換えることができることが望ましい。
また、本発明は、ディスプレイパネルであって、複数の画素からなる画素の二次元配列と、前記画素に接続される複数のゲートラインを有し、前記ゲートラインが制御信号を前記画素中に提供するディスプレイモジュールと、前記ディスプレイモジュールに設置され、それぞれが複数の信号線を有し、前記ゲートライン中の数本に接続されるゲートラインと、からなり、前記ゲートライン中の少なくとも数個のゲートドライバは、Ｎ個の複数のシフトレジスタを含むシフトレジスタモジュールからなり、前記Ｎは１以上の整数で、前記シフトレジスタのそれぞれは、入力端と出力端とを有し、且つ、前記シフトレジスタは縦列リンクに接続され、第Ｋ番目の前記シフトレジスタであるシフトレジスタＫの入力端は、該シフトレジスタＫの１つ前の順番のシフトレジスタであるシフトレジスタ（Ｋ−１）の出力端に接続され、前記Ｋは前記Ｎより小さい正の整数であるメインシフトレジスタモジュールと、少なくとも第一バックアップシフトレジスタと第二バックアップシフトレジスタとを有するバックアップシフトレジスタモジュールと、からなり、前記Ｎ個のシフトレジスタ中の各シフトレジスタｉは、前記Ｎが奇数の時、前記ｉは１からＮの奇数の正の整数で、前記Ｎが偶数の時、前記ｉは１から（Ｎ−１）の奇数の正の整数で、前記シフトレジスタｉの入力端と前記第一バックアップシフトレジスタの入力端との間に設置される第一常開接続リンクと、前記シフトレジスタｉの次の順番の（ｉ＋１）番目のシフトレジスタ（ｉ＋１）の入力端と前記第一バックアップシフトレジスタの出力端との間に設置される第二常開接続リンクと、前記Ｎ個のシフトレジスタ中の各シフトレジスタｊは、前記Ｎが奇数の時、前記ｊは２から（Ｎ−１）の偶数の正の整数であり、前記Ｎが偶数の時、前記ｊは２からＮの偶数の正の整数で、前記シフトレジスタｊの入力端と前記第二バックアップシフトレジスタの入力端との間に設置される第三常開接続リンクと、前記シフトレジスタｊの次の順番の（ｊ＋１）番目のシフトレジスタ（ｊ＋１）の入力端と前記第二バックアップシフトレジスタの出力端との間に設置される第四常開接続リンクと、からなり、前記シフトレジスタｉが故障した場合、前記シフトレジスタｉの入力端と前記第一バックアップシフトレジスタの入力端との間の前記第一常開接続リンクが接続し、前記シフトレジスタ（ｉ＋１）の入力端と前記第一バックアップシフトレジスタの出力端との間の前記第二常開接続リンクが接続し、前記シフトレジスタｉの入力端と出力端とは前記縦列リンクから切断され、前記シフトレジスタｊが故障した場合、前記シフトレジスタｊの入力端と前記第二バックアップシフトレジスタの入力端との間の第三常開接続リンクが接続し、前記シフトレジスタ（ｊ＋１）の入力端と前記第二バックアップシフトレジスタの出力端との間の前記第四常開接続リンクが接続し、前記シフトレジスタｊの入力端と出力端とは前記縦列リンクから切断されることが好ましい。
また、本発明のディスプレイパネルは、前記バックアップシフトレジスタモジュールが、更に、少なくとも奇数番号付けされたバックアップシフトレジスタと偶数番号付けされたバックアップシフトレジスタを有し、前記第一バックアップシフトレジスタが前記奇数番号付けされたバックアップシフトレジスタを有し、前記第二バックアップシフトレジスタが前記偶数番号付けされたバックアップシフトレジスタを有することが好ましく、また、前記バックアップシフトレジスタモジュールが、更に、複数の奇数番号付けされたバックアップシフトレジスタ及び複数の偶数番号付けされたバックアップシフトレジスタを有し、前記第一バックアップシフトレジスタが前記奇数番号付けされたバックアップシフトレジスタを有し、前記第二バックアップシフトレジスタが前記偶数番号付けされたバックアップシフトレジスタを有することが好ましい。
また、本発明のディスプレイパネルは、更に、第一パルス信号と第二パルス信号とを提供し、前記第二パルス信号が前記第一パルス信号の１８０°後の位相である制御バスを有し、前記第一バックアップシフトレジスタ及び前記シフトレジスタｉが第一クロック信号端と第二クロック信号端とを有し、前記第一クロック信号端が前記第一パルス信号に接続され、前記第二クロック信号端が前記第二パルス信号に接続され、前記第一バックアップシフトレジスタが、前記シフトレジスタｉを置き換えることができ、前記第二バックアップシフトレジスタ及び前記シフトレジスタｊが第一クロック信号端と第二クロック信号端とを有し、前記第一クロック信号端が前記第二パルス信号に接続され、前記第二クロック信号端が前記第一パルス信号に接続され、前記第二バックアップシフトレジスタが、前記シフトレジスタｊを置き換えることができることが望ましい。また、前記ゲートドライバがアモルファスシリコンから形成されることが好ましい。そして、更に、基板を有し、前記画素と前記ゲートドライバとが前記基板上に形成されることが望ましい。
本発明により、ＴＦＴ−ＬＣＤパネル中のその他の素子がまず保存もしくは確保される状況下で、メインシフトレジスタモジュールを修復する方法及び装置が提供される。
図３は、本発明の第一実施例によるメインシフトレジスタモジュール及びバックアップシフトレジスタモジュールの回路図である。ゲートドライバ１００は、メインシフトレジスタモジュール１１０とバックアップシフトレジスタモジュール１２０とからなる。メインシフトレジスタモジュール１１０とバックアップシフトレジスタモジュール１２０は並列接続的に設置され、且つ、両者におけるシフトレジスタ（ＳＲ）とバックアップシフトレジスタとの個数は同一である。図３では、両者は６個ずつが示されており、ＳＲ００１ないしＳＲ００６は、第１番目のシフトレジスタがＳＲ００１であり、第６番目のシフトレジスタがＳＲ００６であることを示している。また、これらのメインシフトレジスタモジュール中の各シフトレジスタと横もしくは水平方向に対向するように並列に示されているバックアップシフトレジスタモジュールの中のＳＲ’００１ないしＳＲ’００６は、同様に、第１番目のバックアップシフトレジスタがＳＲ’００１であり、第６番目のバックアップシフトレジスタがＳＲ’００６であることを示している。ここで、前記メインシフトレジスタモジュール及び前記バックアップシフトレジスタモジュールの各々のシフトレジスタが７個以上、すなわち第７番目以上有していてもよい。
バックアップシフトレジスタモジュール１２０中の各バックアップシフトレジスタの出力端は、各常開式リンクにより、それぞれ次の順番のバックアップシフトレジスタに直列接続される。一方、メインシフトレジスタモジュール１１０中の各シフトレジスタも互いに直列接続され、各シフトレジスタの出力端は次の順番のシフトレジスタの入力端に電気的に接続される。制御バスからの制御信号は負電圧Ｖｓｓ、スタートパルス信号Ｖｓｔ、クロック信号（第一パルス信号）Ｖｃｋ及び逆クロック信号（第二パルス信号）ｘＶｃｋを有する。そして、この制御信号はメインシフトレジスタモジュールとバックアップシフトレジスタモジュールとを通過する。Ｖｓｔ信号線はメインシフトレジスタモジュール１１０中の第一シフトレジスタ（図３における一番上に設けられた第１番目のシフトレジスタＳＲ００１）の入力端（Ｉｎ）に接続される。また、各シフトレジスタ及び各バックアップシフトレジスタは、それぞれ、入力端（Ｉｎ）、出力端（Ｏｕｔ）、電源端（Ｖｓ）、第一クロック信号端（Ｃｋ１）及び第二クロック信号端（Ｃｋ２）を有する。
メインシフトレジスタモジュール１１０とバックアップシフトレジスタモジュール１２０との間の相互接続（ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）は、各バックアップシフトレジスタの入力端を、常開式リンクにより、メインシフトレジスタモジュール中の対応するシフトレジスタの入力端に接続させる。
一般的な操作の場合、全てのバックアップシフトレジスタは出力がない。これは、バックアップシフトレジスタとメインシフトレジスタモジュール中のシフトレジスタとの間のリンクが全て開いているからであり、図３ないし図７では、このリンクが開いている状態を白丸印により表示している。
メインシフトレジスタモジュール１１０が正常に作動している場合、バックアップシフトレジスタは作動しない。しかし、メインシフトレジスタモジュール１１０中の一つ或いは複数のシフトレジスタが故障した場合、その故障したシフトレジスタは迂回されて、バックアップシフトレジスタモジュール１２０中の対応するバックアップシフトレジスタにより置き換えられる。これは、故障したシフトレジスタをその対応するバックアップシフトレジスタに接続することにより達成される。
例えば、図４は、メインシフトレジスタモジュール１１０中の第３番目のシフトレジスタである第三シフトレジスタ（図４中の斜線を付したシフトレジスタ）ＳＲ００３が故障した場合を示している。尚、この図４を含め、後述する図６及び図７において、故障したシフトレジスタを、故障シフトレジスタともいうこととする。ＳＲ００３の入力端と出力端は、それぞれ、縦列リンクの点１（図４において太線を描いて、番号１を付した箇所）及び点２（図４において太線を描いて、番号２を付した箇所）において切断され、縦列リンク中から除かれる。
同時に、メインシフトレジスタモジュール１１０中のそのＳＲ００３よりも１つ前の第２番目に配置されたシフトレジスタＳＲ００２の出力端は、点３と点４（いずれも図４における二重丸印の箇所）とを電気的に接続することにより、故障したシフトレジスタＳＲ００３に対応するバックアップシフトレジスタＳＲ’００３の入力端に接続される。この他、バックアップシフトレジスタＳＲ’００３の出力信号は、点５（図４における二重丸印の箇所）を電気的に接続することにより、メインシフトレジスタモジュール１１０におけるＳＲ００３の次の順番の第４番目に配置されたシフトレジスタＳＲ００４に接続される。点３、点４及び点５の電気的接続法としてはそれぞれ、溶接（ｗｅｌｄｉｎｇ）或いは類似の方法が可能である。
同時に、例えば、シフトレジスタＳＲ００３に対応するバックアップシフトレジスタＳＲ’００３とその前の順番のバックアップシフトレジスタＳＲ’００２との間は、切断（ｃｕｔｔｉｎｇ）の方法により切断される。溶接と切断との方法により、メインシフトレジスタモジュール１１０中の故障シフトレジスタは、対応するバックアップシフトレジスタにより置き換えることができる。メインシフトレジスタモジュール１１０中の故障シフトレジスタの個数は１個或いは複数個である。事実上、メインシフトレジスタモジュール１１０中の全てのシフトレジスタは、対応するバックアップシフトレジスタモジュール１２０により置き換えることができる。
図５は、本発明の第二実施例によるメインシフトレジスタモジュール及びバックアップシフトレジスタモジュールの回路図である。ゲートドライバ１００’は、メインシフトレジスタモジュール１１０とバックアップシフトレジスタモジュール１３０からなる。バックアップシフトレジスタモジュール１３０中のバックアップシフトレジスタの個数は、メインシフトレジスタモジュール１１０中のシフトレジスタの個数より少ない。よって、基板上において、バックアップシフトレジスタモジュール１３０はメインシフトレジスタモジュール１１０より占有する空間が小さいことになる。つまり、占有空間が小さいバックアップシフトレジスタモジュールを応用することにより、ＴＦＴ−ＬＣＤパネルの総面積（ｆｏｏｔｐｒｉｎｔ）を縮小することができる。
図５で示される第二実施例中、１個のバックアップシフトレジスタＲ１と別の１個のバックアップシフトレジスタＲ２の合計２個のバックアップシフトレジスタは、メインシフトレジスタモジュール１１０中の合計６個のシフトレジスタ（第１番目に配置されるシフトレジスタのＳＲ００１ないし第６番目に配置されるシフトレジスタのＳＲ００６）をバックアップすることができる。メインシフトレジスタモジュール１１０中の合計６個のシフトレジスタと合計２個のバックアップシフトレジスタＲ１、Ｒ２は制御バスに並列接続される。
ここで、メインシフトレジスタモジュールのシフトレジスタが合計７個以上、すなわち第７番目以上を有していてもよく、バックアップシフトレジスタモジュールのバックアップシフトレジスタが合計３個以上、すなわち第３番目以上を有していてもよい。但し、バックアップシフトレジスタの合計数はシフトレジスタの合計数よりも少なくする。しかし、クロック信号ＶｃｋがＲ２のＣｋ２端、Ｒ１のＣｋ１端とメインシフトレジスタモジュール１１０中の全ての奇数番号付けされたシフトフトレジスタに供給され、逆クロック信号ｘＶｃｋはＲ２のＣｋ１端、Ｒ１のＣｋ２端とメインシフトレジスタモジュール１１０中の全ての偶数番号付けされたシフトレジスタに供給される。
図５で示されるように、二本のローカルバスラインＡとＢは、バックアップシフトレジスタモジュール１３０中に設置される。Ｒ１の入力端（Ｉｎ）とＲ２の出力端（Ｏｕｔ）は、ローカルバスラインＡに接続され、且つ、Ｒ１の出力端（Ｏｕｔ）とＲ２の入力端（Ｉｎ）はローカルバスラインＢに接続される。これにより、メインシフトレジスタモジュール１１０中の故障した奇数番号付けされたシフトレジスタはＲ１により置き換えることができ、故障した偶数番号付けされたシフトレジスタはＲ２により置き換えることができる。しかし、メインシフトレジスタモジュール１１０中の故障シフトレジスタだけが置き換えられる。この他、ローカルバスラインＡとメインシフトレジスタモジュール１１０中の各奇数番号付けされたシフトレジスタの入力端間に第一常開式リンクを有し、ローカルバスラインＢとメインシフトレジスタモジュール１１０中の各偶数番号付けされたシフトレジスタの入力端間は第二常開式リンクを有する。
一般的な操作の場合、バックアップシフトレジスタモジュール１３０とメインシフトレジスタモジュール１１０との間は接続がなく、その間のリンクは常に開放されている常開の状態であるため、白丸により表示する。しかし、メインシフトレジスタモジュール中の１つのシフトレジスタが故障した場合、この故障したシフトレジスタ（もしくは以下、故障シフトレジスタともいう）は迂回され、バックアップシフトレジスタモジュール中の対応するシフトレジスタにより置き換えられる。
図６で示されるように、故障シフトレジスタが奇数番号付けされたシフトレジスタ、例えば、第３番目に配置された第三シフトレジスタＳＲ００３である場合、ＳＲ００３の入力端と出力端はそれぞれ、縦列リンクの点１１、点１２（いずれも図６において太線を描いて、番号１１及び１２をそれぞれ付した箇所））から切断され、縦列リンク中から切断される。同時に、それよりも前の第２番目に配置されたシフトレジスタＳＲ００２の出力端はローカルバスラインＡにより、バックアップシフトレジスタＢ１の入力端（Ｉｎ）に電気的に接続され、且つ、ＳＲ００３の次のシフトレジスタＳＲ００４の入力端は、ローカルバスラインＢにより、Ｂ１の出力端（Ｏｕｔ）に電気的に接続される。電気的接続は、それぞれ、点１５及び点１６の溶接（いずれも図６において二重丸印を描いて、番号１５及び１６をそれぞれ付した箇所）により得られる。この他、バックアップシフトレジスタＢ１とＢ２との間の接続は、ローカルバスラインＡ上の点１３とローカルバスラインＢ上の点１４の切断により切断される。
図７で示されるように、故障シフトレジスタが偶数番号付けされたシフトレジスタ、例えば、メインシフトレジスタモジュール中の第４番目に配置された第四シフトレジスタＳＲ００４である場合、ＳＲ００４の入力端と出力端は、それぞれ、点３１と点３２（いずれも図７において太線を描いて、番号３１及び３２をそれぞれ付した箇所））から切断され、縦列リンクから切断される。同時に、その前に配置されたシフトレジスタＳＲ００３の出力端はバスラインＢにより、Ｂ２の入力端（Ｉｎ）に電気的に接続され、且つ、次のシフトレジスタＳＲ００５の入力端は、ローカルバスラインＡにより、Ｂ２の出力端（Ｏｕｔ）に電気的に接続される。電気的接続は、それぞれ、点３５及び３６の溶接（いずれも図７において二重丸印を描いて、番号３５及び３６をそれぞれ付した箇所）により得られる。この他、Ｂ１とＢ２との間の接続は、ローカルバスラインＡ上の点３３とバスラインＢ上の点３４の切断により切断される。
図５ないし図７で示されるように、二つの相互接続されたシフトレジスタは、メインシフトレジスタモジュール中の故障シフトレジスタを置き換えることができる。メインシフトレジスタモジュール中の更に多くの故障シフトレジスタを置き換えるために、バックアップシフトレジスタモジュール中に更に多くのバックアップシフトレジスタペアを提供することができる。各バックアップシフトレジスタのペアの入力端と出力端（例えば、図７においては、Ｂ１とＢ２とが一対のバックアップシフトレジスタの一対を形成している。この一対のＢ１とＢ２の各入力端と出力端とをいう。）は、ローカルバスラインのペア（例えば、図７においては、ローカルバスラインのＡとＢとが一対を形成している。）に接続され、図５ないし図７には図示されない一対以上の複数のバックアップシフトレジスタのペアは一対のローカルバスラインを共用する。
本発明のゲートドライバは、ディスプレイパネルに適用し、Ｎ個の複数のシフトレジスタを有し、前記Ｎは１以上の整数であり、前記シフトレジスタのそれぞれは、入力端と出力端とを有し、且つ、前記シフトレジスタは縦列リンクに接続され、第Ｋ番目の前記シフトレジスタであるシフトレジスタＫの入力端は該シフトレジスタＫの前の順番のシフトレジスタであるシフトレジスタ（Ｋ−１）の出力端に接続され、前記ＫはＮより小さい正の整数である前記各シフトレジスタを含むメインシフトレジスタモジュールと、少なくとも第一バックアップシフトレジスタと第二バックアップシフトレジスタを有するバックアップシフトレジスタモジュールと、からなり、前記Ｎ個からなる複数のシフトレジスタ中の各シフトレジスタｉは、前記Ｎが奇数の時、前記ｉは１からＮの奇数の正の整数で、前記Ｎが偶数の時、前記ｉは１から（Ｎ−１）の奇数の正の整数で、前記シフトレジスタｉの入力端と前記第一バックアップシフトレジスタの入力端との間に設置される第一常開接続リンクと、前記シフトレジスタｉの次の順番の第（ｉ＋１）番目のシフトレジスタ（ｉ＋１）の入力端と前記第一バックアップシフトレジスタの出力端との間に設置される第二常開接続リンクと、前記Ｎシフトレジスタ中の各シフトレジスタｊは、前記Ｎが奇数の時、前記ｊは２から（Ｎ−１）の偶数の正の整数で、前記Ｎが偶数の時、前記ｊは２からＮの偶数の正の整数で、前記シフトレジスタｊの入力端と前記第二バックアップシフトレジスタの入力端との間に設置される第三常開接続リンクと、前記シフトレジスタ（ｊ＋１）の入力端と前記第二バックアップシフトレジスタの出力端との間に設置される第四常開接続リンクと、からなり、前記シフトレジスタｉが故障した場合、前記シフトレジスタｉの入力端と前記第一バックアップシフトレジスタの入力端との間の前記第一常開接続リンクが接続し、前記シフトレジスタ（ｉ＋１）の入力端と前記第一バックアップシフトレジスタの出力端との間の第二常開接続リンクが接続し、シフトレジスタｉの入力端と出力端とが前記縦列リンクから切断され、前記シフトレジスタｊが故障した場合、前記シフトレジスタｊの入力端と前記第二バックアップシフトレジスタの入力端との間の前記第三常開接続リンクが接続し、前記シフトレジスタ（ｊ＋１）の入力端と前記第二バックアップシフトレジスタの出力端との間の前記第四常開接続リンクが接続し、前記シフトレジスタｊの入力端と出力端とは前記縦列リンクから切断される。
本発明は、ディスプレイパネルに適用するゲートドライバの修復方法も提供し、ゲートドライバは、Ｎ個の複数のシフトレジスタを含むシフトレジスタモジュールからなり、前記Ｎは１以上の整数で、前記シフトレジスタのそれぞれは、入力端と出力端とを有し、且つ、前記シフトレジスタは縦列リンクに接続され、第Ｋ番目の前記シフトレジスタであるシフトレジスタＫの入力端は、該シフトレジスタＫの１つ前の順番のシフトレジスタであるシフトレジスタ（Ｋ−１）の出力端に接続され、前記Ｋは前記Ｎより小さい正の整数であり、前記ゲートドライバの修復方法は、以下の工程を含む。
１）バックアップシフトレジスタモジュールと前記シフトレジスタモジュールとを接続し、前記バックアップシフトレジスタモジュールは、少なくとも第一バックアップシフトレジスタと第二バックアップシフトレジスタとを有し、前記Ｎ個のシフトレジスタ中の各シフトレジスタｉは、前記Ｎが奇数の時、前記ｉは１からＮの奇数の正の整数で、前記Ｎが偶数の時、前記ｉは１から（Ｎ−１）の奇数の正の整数で、前記シフトレジスタｉの入力端と前記第一バックアップシフトレジスタの入力端との間に設置される第一常開接続リンクと、前記シフトレジスタｉの次の順番の（ｉ＋１）番目のシフトレジスタ（ｉ＋１）の入力端と前記第一バックアップシフトレジスタの出力端との間に設置される第二常開接続リンクと、
前記Ｎ個のシフトレジスタ中の各シフトレジスタｊは、前記Ｎが奇数の時、前記ｉは２から（Ｎ−１）の偶数の正の整数で、前記Ｎが偶数の時、前記ｊは２からＮの偶数の正の整数で、前記シフトレジスタｊの入力端と前記第二バックアップシフトレジスタの入力端との間に設置される第三常開接続リンクと、前記シフトレジスタｊの次の順番の（ｊ＋１）番目のシフトレジスタ（ｊ＋１）の入力端と前記第二バックアップシフトレジスタの出力端との間に設置される第四常開接続リンクとからなる。
２）前記シフトレジスタｉが故障した場合、前記シフトレジスタｉの入力端と前記第一バックアップシフトレジスタの入力端との間の前記第一常開接続リンクが接続し、前記シフトレジスタ（ｉ＋１）の入力端と前記第一バックアップシフトレジスタの出力端との間の前記第二常開接続リンクが接続し、前記シフトレジスタｉの入力端と出力端とが前記縦列リンクから切断され、前記シフトレジスタｊが故障した場合、前記シフトレジスタｊの入力端と前記第二バックアップシフトレジスタの入力端との間の前記第三常開接続リンクが接続し、前記シフトレジスタ（ｊ＋１）の入力端と前記第二バックアップシフトレジスタの出力端との間の前記第四常開接続リンクが接続し、前記シフトレジスタｊの入力端と出力端とは前記縦列リンクから切断される。
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変更を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
従来のＴＦＴ−ＬＣＤディスプレイを示す図である。 従来のゲートドライバ回路中のシフトレジスタを示す図である。 Ｖｃｋ、ｘＶｃｋ、Ｖｓｔ、及び、シフトレジスタ出力の信号波形図である。 本発明の第一実施例によるメインシフトレジスタモジュール及びバックアップシフトレジスタモジュールの回路図である。 本発明の第一実施例による、メインシフトレジスタモジュール中の故障シフトレジスタが、バックアップシフトレジスタモジュール中のシフトレジスタにより置き換えられることを示す回路図である。 本発明の第二実施例によるバックアップシフトレジスタモジュール及びメインシフトレジスタモジュールの回路図である。 本発明の第二実施例による、メインシフトレジスタモジュール中の奇数故障シフトレジスタが、バックアップシフトレジスタモジュール中のバックアップシフトレジスタにより置き換えられることを示す回路図である。 本発明の第二実施例による、メインシフトレジスタモジュール中の偶数故障シフトレジスタが、バックアップシフトレジスタモジュール中のバックアップシフトレジスタにより置き換えらことを示す回路図である。
符号の説明
１０ ＴＦＴ−ＬＣＤパネル
２０ ディスプレイモジュール
２１ 画素
Ｄ１−Ｄｎ データライン
Ｇ１−Ｇｍ ゲートライン
３０ データソースドライバ
４０ ゲートドライバ
５０ プリント回路基板
５２ 制御バス
７０ シフトレジスタモジュール
Ｖｓｓ 負電圧
Ｖｓｔ スタートパルス信号
Ｖｃｋ クロック信号
ｘＶｃｋ 逆クロック信号
Ｉｎ 入力端
Ｏｕｔ 出力端
Ｖｓ 電源端
Ｃｋ１ 第一クロック信号端
Ｃｋ２ 第二クロック信号端
ＳＲ００１−ＳＲ００６ シフトレジスタ
１００、１００’ ゲートドライバ
１１０ メインシフトレジスタモジュール
１２０、１３０ バックアップシフトレジスタモジュール
Ｒ１、Ｒ２、Ｂ１、Ｂ２ バックアップシフトレジスタ
Ａ、Ｂ ローカルバスライン

Claims (14)

  1. ディスプレイパネルに適用されるゲートドライバであって、
    Ｎ個の複数のシフトレジスタを有し、前記Ｎは１以上の整数であり、前記シフトレジスタのそれぞれは、入力端と出力端とを有し、且つ、前記シフトレジスタは縦列リンクに接続され、第Ｋ番目の前記シフトレジスタであるシフトレジスタＫの入力端は該シフトレジスタＫの前の順番のシフトレジスタであるシフトレジスタ（Ｋ−１）の出力端に接続され、前記ＫはＮより小さい正の整数である前記各シフトレジスタを含むメインシフトレジスタモジュールと、少なくとも第一バックアップシフトレジスタと第二バックアップシフトレジスタを有するバックアップシフトレジスタモジュールと、からなり、
    前記Ｎ個からなる複数のシフトレジスタ中の各シフトレジスタｉは、前記Ｎが奇数の時、前記ｉは１からＮの奇数の正の整数で、前記Ｎが偶数の時、前記ｉは１から（Ｎ−１）の奇数の正の整数で、
    前記シフトレジスタｉの入力端と前記第一バックアップシフトレジスタの入力端との間に設置される第一常開接続リンクと、
    前記シフトレジスタｉの次の順番の第（ｉ＋１）番目のシフトレジスタ（ｉ＋１）の入力端と前記第一バックアップシフトレジスタの出力端との間に設置される第二常開接続リンクと、
    前記Ｎシフトレジスタ中の各シフトレジスタｊは、前記Ｎが奇数の時、前記ｊは２から（Ｎ−１）の偶数の正の整数で、前記Ｎが偶数の時、前記ｊは２からＮの偶数の正の整数で、
    前記シフトレジスタｊの入力端と前記第二バックアップシフトレジスタの入力端との間に設置される第三常開接続リンクと、
    前記シフトレジスタ（ｊ＋１）の入力端と前記第二バックアップシフトレジスタの出力端との間に設置される第四常開接続リンクと、からなり、
    前記シフトレジスタｉが故障した場合、前記シフトレジスタｉの入力端と前記第一バックアップシフトレジスタの入力端との間の前記第一常開接続リンクが接続し、前記シフトレジスタ（ｉ＋１）の入力端と前記第一バックアップシフトレジスタの出力端との間の第二常開接続リンクが接続し、シフトレジスタｉの入力端と出力端とが前記縦列リンクから切断され、
    前記シフトレジスタｊが故障した場合、前記シフトレジスタｊの入力端と前記第二バックアップシフトレジスタの入力端との間の前記第三常開接続リンクが接続し、前記シフトレジスタ（ｊ＋１）の入力端と前記第二バックアップシフトレジスタの出力端との間の前記第四常開接続リンクが接続し、前記シフトレジスタｊの入力端と出力端とは前記縦列リンクから切断されることを特徴とするゲートドライバ。
  2. 前記バックアップシフトレジスタモジュールは、少なくとも１つの奇数番号付けされたバックアップシフトレジスタと、少なくとも１つの偶数番号付けされたバックアップシフトレジスタとを有し、前記第一バックアップシフトレジスタは、前記奇数番号付けされたバックアップシフトレジスタを有し、前記第二バックアップシフトレジスタは、前記偶数番号付けされたバックアップシフトレジスタを有する請求項１に記載のゲートドライバ。
  3. 前記バックアップシフトレジスタモジュールは、更に、複数の奇数番号付けされたバックアップシフトレジスタ及び複数の偶数番号付けされたバックアップシフトレジスタを有し、前記第一バックアップシフトレジスタは、前記奇数番号付けされたバックアップシフトレジスタを有し、前記第二バックアップシフトレジスタは、前記偶数番号付けされたバックアップシフトレジスタを有する請求項１に記載のゲートドライバ。
  4. 更に、第一パルス信号と第二パルス信号とを提供し、前記第二パルス信号は前記第一パルス信号の１８０°後の位相である制御バスを有し、
    前記第一バックアップシフトレジスタ及び前記シフトレジスタｉは第一クロック信号端と第二クロック信号端とを有し、前記第一バックアップシフトレジスタ及び前記シフトレジスタｉの前記第一クロック信号端は、それぞれ、前記第一パルス信号に接続され、前記第一バックアップシフトレジスタ及び前記シフトレジスタｉの前記第二クロック信号端は、それぞれ、前記第二パルス信号に接続され、前記第一バックアップシフトレジスタが、前記シフトレジスタｉを置き換えることができ、
    前記第二バックアップシフトレジスタ及び前記シフトレジスタｊは第一クロック信号端と第二クロック信号端とを有し、前記第二バックアップシフトレジスタ及び前記シフトレジスタｊの前記第一クロック信号端は、それぞれ、前記第二パルス信号に接続され、前記第二バックアップシフトレジスタ及び前記シフトレジスタｊの前記第二クロック信号端は、それぞれ、前記第一パルス信号に接続され、前記第二バックアップシフトレジスタが、前記シフトレジスタｊを置き換えることができる請求項２に記載のゲートドライバ。
  5. ディスプレイパネルに適用されるゲートドライバの修復方法であって、前記ゲートドライバは、Ｎ個の複数のシフトレジスタを含むシフトレジスタモジュールからなり、前記Ｎは１以上の整数で、前記シフトレジスタのそれぞれは、入力端と出力端とを有し、且つ、前記シフトレジスタは縦列リンクに接続され、第Ｋ番目の前記シフトレジスタであるシフトレジスタＫの入力端は、該シフトレジスタＫの１つ前の順番のシフトレジスタであるシフトレジスタ（Ｋ−１）の出力端に接続され、前記Ｋは前記Ｎより小さい正の整数であり、前記ゲートドライバの修復方法は、
    バックアップシフトレジスタモジュールと前記シフトレジスタモジュールとを接続し、前記バックアップシフトレジスタモジュールは、少なくとも第一バックアップシフトレジスタと第二バックアップシフトレジスタとを有し、前記Ｎ個のシフトレジスタ中の各シフトレジスタｉは、前記Ｎが奇数の時、前記ｉは１からＮの奇数の正の整数で、前記Ｎが偶数の時、前記ｉは１から（Ｎ−１）の奇数の正の整数で、
    前記シフトレジスタｉの入力端と前記第一バックアップシフトレジスタの入力端との間に設置される第一常開接続リンクと、
    前記シフトレジスタｉの次の順番の（ｉ＋１）番目のシフトレジスタ（ｉ＋１）の入力端と前記第一バックアップシフトレジスタの出力端との間に設置される第二常開接続リンクと、
    前記Ｎ個のシフトレジスタ中の各シフトレジスタｊは、前記Ｎが奇数の時、前記ｉは２から（Ｎ−１）の偶数の正の整数で、前記Ｎが偶数の時、前記ｊは２からＮの偶数の正の整数で、
    前記シフトレジスタｊの入力端と前記第二バックアップシフトレジスタの入力端との間に設置される第三常開接続リンクと、
    前記シフトレジスタｊの次の順番の（ｊ＋１）番目のシフトレジスタ（ｊ＋１）の入力端と前記第二バックアップシフトレジスタの出力端との間に設置される第四常開接続リンクと、からなり、
    前記シフトレジスタｉが故障した場合、前記シフトレジスタｉの入力端と前記第一バックアップシフトレジスタの入力端との間の前記第一常開接続リンクが接続し、前記シフトレジスタ（ｉ＋１）の入力端と前記第一バックアップシフトレジスタの出力端との間の前記第二常開接続リンクが接続し、前記シフトレジスタｉの入力端と出力端とが前記縦列リンクから切断され、
    前記シフトレジスタｊが故障した場合、前記シフトレジスタｊの入力端と前記第二バックアップシフトレジスタの入力端との間の前記第三常開接続リンクが接続し、前記シフトレジスタ（ｊ＋１）の入力端と前記第二バックアップシフトレジスタの出力端との間の前記第四常開接続リンクが接続し、前記シフトレジスタｊの入力端と出力端とは前記縦列リンクから切断されることを特徴とするゲートドライバの修復方法。
  6. 前記バックアップシフトレジスタモジュールは、更に、少なくとも奇数番号付けされたバックアップシフトレジスタと偶数番号付けされたバックアップシフトレジスタとを有し、前記第一バックアップシフトレジスタは前記奇数番号付けされたバックアップシフトレジスタを有し、前記第二バックアップシフトレジスタは前記偶数番号付けされたバックアップシフトレジスタを有する請求項５に記載のゲートドライバの修復方法。
  7. 前記バックアップシフトレジスタモジュールは、更に、複数の奇数番号付けされたバックアップシフトレジスタ及び複数の偶数番号付けされたバックアップシフトレジスタを有し、前記第一バックアップシフトレジスタは前記奇数番号付けされたバックアップシフトレジスタを有し、前記第二バックアップシフトレジスタは前記偶数番号付けされたバックアップシフトレジスタを有する請求項５に記載のゲートドライバの修復方法。
  8. 前記ゲートドライバは、更に、第一パルス信号と第二パルス信号を提供し、前記第二パルス信号は前記第一パルス信号の１８０°後の位相である制御バスを有し、
    前記第一バックアップシフトレジスタ及び前記シフトレジスタｉは第一クロック信号端と第二クロック信号端とを有し、前記第一クロック信号端は前記第一パルス信号に接続され、前記第二クロック信号端は前記第二パルス信号に接続され、前記第一バックアップシフトレジスタが、前記シフトレジスタｉを置き換えることができ、
    前記第二バックアップシフトレジスタ及び前記シフトレジスタｊは第一クロック信号端と第二クロック信号端とを有し、前記第一クロック信号端は前記第二パルス信号に接続され、第二クロック信号端は前記第一パルス信号に接続され、前記第二バックアップシフトレジスタが、前記シフトレジスタｊを置き換えることができる請求項６に記載のゲートドライバの修復方法。
  9. ディスプレイパネルであって、
    複数の画素からなる画素の二次元配列と、前記画素に接続される複数のゲートラインを有し、前記ゲートラインが制御信号を前記画素中に提供するディスプレイモジュールと、
    前記ディスプレイモジュールに設置され、それぞれが複数の信号線を有し、前記ゲートライン中の数本に連接されるゲートラインと、からなり、前記ゲートライン中の少なくとも数個のゲートドライバは、
    Ｎ個の複数のシフトレジスタを含むシフトレジスタモジュールからなり、前記Ｎは１以上の整数で、前記シフトレジスタのそれぞれは、入力端と出力端とを有し、且つ、前記シフトレジスタは縦列リンクに接続され、第Ｋ番目の前記シフトレジスタであるシフトレジスタＫの入力端は、
    該シフトレジスタＫの１つ前の順番のシフトレジスタであるシフトレジスタ（Ｋ−１）の出力端に接続され、前記Ｋは前記Ｎより小さい正の整数であるメインシフトレジスタモジュールと、
    少なくとも第一バックアップシフトレジスタと第二バックアップシフトレジスタとを有するバックアップシフトレジスタモジュールと、からなり、
    前記Ｎ個のシフトレジスタ中の各シフトレジスタｉは、前記Ｎが奇数の時、前記ｉは１からＮの奇数の正の整数で、前記Ｎが偶数の時、前記ｉは１から（Ｎ−１）の奇数の正の整数で、
    前記シフトレジスタｉの入力端と前記第一バックアップシフトレジスタの入力端との間に設置される第一常開接続リンクと、
    前記シフトレジスタｉの次の順番の（ｉ＋１）番目のシフトレジスタ（ｉ＋１）の入力端と前記第一バックアップシフトレジスタの出力端との間に設置される第二常開接続リンクと、
    前記Ｎ個のシフトレジスタ中の各シフトレジスタｊは、前記Ｎが奇数の時、前記ｊは２から（Ｎ−１）の偶数の正の整数であり、前記Ｎが偶数の時、前記ｊは２からＮの偶数の正の整数で、
    前記シフトレジスタｊの入力端と前記第二バックアップシフトレジスタの入力端との間に設置される第三常開接続リンクと、
    前記シフトレジスタｊの次の順番の（ｊ＋１）番目のシフトレジスタ（ｊ＋１）の入力端と前記第二バックアップシフトレジスタの出力端との間に設置される第四常開接続リンクと、からなり、
    前記シフトレジスタｉが故障した場合、前記シフトレジスタｉの入力端と前記第一バックアップシフトレジスタの入力端との間の前記第一常開接続リンクが接続し、前記シフトレジスタ（ｉ＋１）の入力端と前記第一バックアップシフトレジスタの出力端との間の前記第二常開接続リンクが接続し、前記シフトレジスタｉの入力端と出力端とは前記縦列リンクから切断され、
    前記シフトレジスタｊが故障した場合、前記シフトレジスタｊの入力端と前記第二バックアップシフトレジスタの入力端との間の第三常開接続リンクが接続し、前記シフトレジスタ（ｊ＋１）の入力端と前記第二バックアップシフトレジスタの出力端との間の前記第四常開接続リンクが接続し、前記シフトレジスタｊの入力端と出力端とは前記縦列リンクから切断されることを特徴とするディスプレイパネル。
  10. 前記バックアップシフトレジスタモジュールは、更に、少なくとも奇数番号付けされたバックアップシフトレジスタと偶数番号付けされたバックアップシフトレジスタを有し、前記第一バックアップシフトレジスタは前記奇数番号付けされたバックアップシフトレジスタを有し、前記第二バックアップシフトレジスタは前記偶数番号付けされたバックアップシフトレジスタを有する請求項９に記載のディスプレイパネル。
  11. 前記バックアップシフトレジスタモジュールは、更に、複数の奇数番号付けされたバックアップシフトレジスタ及び複数の偶数番号付けされたバックアップシフトレジスタを有し、前記第一バックアップシフトレジスタは前記奇数番号付けされたバックアップシフトレジスタを有し、前記第二バックアップシフトレジスタは前記偶数番号付けされたバックアップシフトレジスタを有する請求項９に記載のディスプレイパネル。
  12. 更に、第一パルス信号と第二パルス信号とを提供し、前記第二パルス信号は前記第一パルス信号の１８０°後の位相である制御バスを有し、
    前記第一バックアップシフトレジスタ及び前記シフトレジスタｉは第一クロック信号端と第二クロック信号端とを有し、前記第一クロック信号端は前記第一パルス信号に接続され、前記第二クロック信号端は前記第二パルス信号に接続され、前記第一バックアップシフトレジスタが、前記シフトレジスタｉを置き換えることができ、
    前記第二バックアップシフトレジスタ及び前記シフトレジスタｊは第一クロック信号端と第二クロック信号端とを有し、前記第一クロック信号端は前記第二パルス信号に接続され、前記第二クロック信号端は前記第一パルス信号に接続され、前記第二バックアップシフトレジスタが、前記シフトレジスタｊを置き換えることができる請求項１０に記載のディスプレイパネル。
  13. 前記ゲートドライバはアモルファスシリコンから形成される請求項９に記載のディスプレイパネル。
  14. 更に、基板を有し、前記画素と前記ゲートドライバとは前記基板上に形成される請求項９に記載のディスプレイパネル。
JP2006253928A 2005-10-18 2006-09-20 ディスプレイパネルに用いるゲートドライバ及びその修正方法、並びにディスプレイパネル Pending JP2007114761A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US72788505P 2005-10-18 2005-10-18
US11/302,917 US7636077B2 (en) 2005-10-18 2005-12-13 Backup shift register module for a gateline driving circuit

Publications (1)

Publication Number Publication Date
JP2007114761A true JP2007114761A (ja) 2007-05-10

Family

ID=37297743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006253928A Pending JP2007114761A (ja) 2005-10-18 2006-09-20 ディスプレイパネルに用いるゲートドライバ及びその修正方法、並びにディスプレイパネル

Country Status (4)

Country Link
US (2) US7267555B2 (ja)
JP (1) JP2007114761A (ja)
CN (1) CN100389450C (ja)
TW (1) TWI336877B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012113812A (ja) * 2010-11-26 2012-06-14 Boe Technology Group Co Ltd シフト・レジスタユニット、ゲート駆動回路及び表示装置
JPWO2011007591A1 (ja) * 2009-07-15 2012-12-20 シャープ株式会社 走査信号線駆動回路およびそれを備えた表示装置
KR20130051340A (ko) * 2011-11-09 2013-05-20 엘지디스플레이 주식회사 복수의 클럭라인을 공유하는 쉬프트레지스터가 포함된 유기발광표시장치
US8928648B2 (en) 2011-11-18 2015-01-06 Samsung Display Co., Ltd. Scan driving device, method for driving scan driving device, and method for managing defect of scan driving device

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070052501A (ko) * 2005-11-17 2007-05-22 엘지.필립스 엘시디 주식회사 게이트 구동회로와 그 리페어 방법 및 이를 이용한액정표시장치
KR101157940B1 (ko) * 2005-12-08 2012-06-25 엘지디스플레이 주식회사 게이트 구동회로 및 이의 리페어방법
TWI325507B (en) * 2006-02-21 2010-06-01 Au Optronics Corp Electronic device with uniform-resistance fan-out blocks
US8174477B2 (en) * 2006-03-17 2012-05-08 Lg Display Co., Ltd. Gate driver and repairing method thereof
JP2007287842A (ja) * 2006-04-14 2007-11-01 Ricoh Co Ltd 半導体装置
JP5727120B2 (ja) * 2006-08-25 2015-06-03 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 液晶表示装置
WO2008039372A2 (en) * 2006-09-22 2008-04-03 Carnegie Mellon University Assembling and applying nano-electro-mechanical systems
KR101337256B1 (ko) * 2007-02-14 2013-12-05 삼성디스플레이 주식회사 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
WO2009107469A1 (ja) * 2008-02-28 2009-09-03 シャープ株式会社 駆動回路および表示装置
US20110001752A1 (en) * 2008-03-19 2011-01-06 Yuuki Ohta Display panel drive circuit, liquid crystal display device, and method for driving display panel
CN101933077B (zh) * 2008-03-19 2013-10-16 夏普株式会社 显示面板驱动电路、液晶显示装置、及显示面板的驱动方法
TWI399728B (zh) * 2008-04-11 2013-06-21 Au Optronics Corp 顯示裝置及其電路修復方法
US20090262292A1 (en) * 2008-04-16 2009-10-22 Au Optronics Corporation Electrical connectors between electronic devices
WO2010007824A1 (ja) * 2008-07-15 2010-01-21 シャープ株式会社 表示装置
KR101490485B1 (ko) * 2008-10-30 2015-02-05 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
TWI400514B (zh) * 2009-01-08 2013-07-01 Au Optronics Corp 顯示面板
KR101558216B1 (ko) * 2009-04-01 2015-10-20 삼성디스플레이 주식회사 표시 장치
KR101627245B1 (ko) * 2009-05-11 2016-06-07 삼성디스플레이 주식회사 팬아웃 배선을 포함하는 표시장치
KR101574600B1 (ko) * 2009-07-24 2015-12-07 삼성디스플레이 주식회사 표시장치
TWI395007B (zh) * 2009-09-30 2013-05-01 Au Optronics Corp 扇出線路以及顯示面板
TWI397736B (zh) * 2009-10-13 2013-06-01 Au Optronics Corp 主動元件陣列基板以及顯示裝置
TWI424401B (zh) * 2009-11-02 2014-01-21 Chunghwa Picture Tubes Ltd 顯示器與其閘極驅動電路
TWI405021B (zh) * 2009-11-13 2013-08-11 Au Optronics Corp 顯示面板
CN101726900B (zh) * 2009-11-25 2011-12-07 福州华映视讯有限公司 显示器与其闸极驱动电路
CN102097132B (zh) * 2009-12-14 2013-11-20 群康科技(深圳)有限公司 移位寄存器及液晶面板驱动电路
KR101146983B1 (ko) * 2010-02-12 2012-05-23 삼성모바일디스플레이주식회사 표시 장치, 표시 구동 장치, 및 표시 장치 구동 방법
TWI403937B (zh) * 2010-06-03 2013-08-01 Au Optronics Corp 觸控顯示器及其觸控顯示基板
RU2486611C1 (ru) * 2011-11-11 2013-06-27 Открытое акционерное общество "Научно-производственный центр "Полюс" Резервированный регистр в многофазном коде
CN103426385B (zh) * 2012-05-15 2016-03-02 京东方科技集团股份有限公司 栅极驱动装置、阵列基板以及显示装置
CN103295643B (zh) * 2012-12-21 2017-10-24 上海中航光电子有限公司 移位寄存器
CN103198782B (zh) * 2013-03-07 2016-02-10 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及其修复方法和显示装置
US9904425B2 (en) * 2013-05-10 2018-02-27 Nokia Technologies Oy Meandering interconnect on a deformable substrate
TWI522978B (zh) * 2014-02-20 2016-02-21 友達光電股份有限公司 檢測及修復顯示面板之方法
TWI537641B (zh) 2014-04-09 2016-06-11 群創光電股份有限公司 扇出導線結構及其顯示面板
CN104409065A (zh) * 2014-12-18 2015-03-11 京东方科技集团股份有限公司 移位寄存器及其修复方法、栅极驱动电路和显示装置
CN104505046B (zh) * 2014-12-29 2017-04-19 上海天马微电子有限公司 一种栅极驱动电路、阵列基板、显示面板和显示装置
CN106297623B (zh) * 2015-06-10 2019-11-01 群创光电股份有限公司 扇出电路及应用其的显示装置
KR102477813B1 (ko) 2015-11-30 2022-12-19 삼성디스플레이 주식회사 터치 패널 및 그것을 포함하는 표시 장치
CN206020893U (zh) 2016-08-31 2017-03-15 京东方科技集团股份有限公司 阵列基板和显示装置
JP6933515B2 (ja) * 2017-07-10 2021-09-08 株式会社ジャパンディスプレイ 表示装置
US11049445B2 (en) * 2017-08-02 2021-06-29 Apple Inc. Electronic devices with narrow display borders
US20200103991A1 (en) * 2018-09-29 2020-04-02 Wuhan China Star Optoelectronics Technology Co., Ltd. Display panel, display module and electronic device
CN109036325B (zh) * 2018-10-11 2021-04-23 信利半导体有限公司 扫描驱动电路和显示装置
KR20200141548A (ko) * 2019-06-10 2020-12-21 삼성디스플레이 주식회사 유기 발광 표시 장치
CN110706667B (zh) * 2019-09-17 2021-06-01 深圳市华星光电半导体显示技术有限公司 一种goa电路和显示装置
CN111009183B (zh) * 2019-12-25 2021-11-23 Tcl华星光电技术有限公司 显示装置
CN114255684B (zh) * 2020-09-24 2023-12-22 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
US20240161665A1 (en) * 2021-08-31 2024-05-16 Hefei Boe Joint Technology Co.,Ltd. Method of repairing gate-on-array circuit, gate-on-array circuit, and display apparatus
US11694631B2 (en) * 2021-09-03 2023-07-04 Lg Display Co., Ltd. Gate driving circuit having a repair circuit and display device including the same

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01125951A (ja) * 1987-11-11 1989-05-18 Hitachi Ltd トランジスタ回路装置
JPH01225996A (ja) * 1988-03-07 1989-09-08 Hitachi Ltd 液晶表示装置
JPH03197925A (ja) * 1989-09-13 1991-08-29 Nec Corp 周辺駆動回路
JPH03296797A (ja) * 1990-04-17 1991-12-27 Nec Corp シフトレジスタ
JPH06505606A (ja) * 1991-02-28 1994-06-23 トムソン−エルセデ 走査装置用の冗長シフトレジスタ
JPH06324651A (ja) * 1992-10-19 1994-11-25 Fujitsu Ltd 液晶表示装置の駆動回路
JPH0850465A (ja) * 1994-05-30 1996-02-20 Sanyo Electric Co Ltd シフトレジスタ及び表示装置の駆動回路
JPH0968950A (ja) * 1995-08-31 1997-03-11 Mitsubishi Electric Corp 駆動回路内蔵アクティブマトリクスパネル
JPH10111674A (ja) * 1996-04-17 1998-04-28 Toshiba Corp タイミング信号発生回路およびこれを含む表示装置
JPH10274966A (ja) * 1997-03-31 1998-10-13 Hitachi Ltd 画像表示装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4094566A (en) * 1977-02-18 1978-06-13 Amp Incorporated Connector having wire locating means
JPS59111197A (ja) * 1982-12-17 1984-06-27 シチズン時計株式会社 マトリクス型表示装置の駆動回路
KR930009099B1 (ko) * 1989-06-20 1993-09-22 샤프 가부시끼가이샤 매트릭스형 표시장치
KR200162435Y1 (ko) 1993-06-21 1999-12-15 손욱 슈퍼트위스트네마틱 액정 디스플레이
US5410583A (en) * 1993-10-28 1995-04-25 Rca Thomson Licensing Corporation Shift register useful as a select line scanner for a liquid crystal display
US6747627B1 (en) * 1994-04-22 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device
US5434899A (en) * 1994-08-12 1995-07-18 Thomson Consumer Electronics, S.A. Phase clocked shift register with cross connecting between stages
TW293093B (ja) 1994-09-08 1996-12-11 Hitachi Ltd
TW280898B (en) * 1994-12-28 1996-07-11 Sharp Kk The matrix type image display apparatus
JPH08278771A (ja) * 1995-04-10 1996-10-22 Matsushita Electric Ind Co Ltd 垂直方向液晶駆動装置
KR100237679B1 (ko) 1995-12-30 2000-01-15 윤종용 저항 차를 줄이는 팬 아웃부를 가지는 액정 표시 패널
KR100260611B1 (ko) * 1997-04-03 2000-07-01 윤종용 배선을 수리하기 위한 평판 표시 장치용 기판
KR100281336B1 (ko) * 1998-10-21 2001-03-02 구본준 쉬프트 레지스터 회로
KR100438525B1 (ko) * 1999-02-09 2004-07-03 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로
JP2001075501A (ja) 1999-07-02 2001-03-23 Seiko Instruments Inc 表示装置、及び、表示装置の検査方法
US6467057B1 (en) * 2000-03-01 2002-10-15 Industrial Technology Research Institute Scan driver of LCD with fault detection and correction function
KR100752602B1 (ko) 2001-02-13 2007-08-29 삼성전자주식회사 쉬프트 레지스터와, 이를 이용한 액정 표시 장치
CA2436474A1 (en) * 2001-02-24 2002-09-06 International Business Machines Corporation Low latency memoray system access
JP2002333639A (ja) 2001-03-08 2002-11-22 Sharp Corp 液晶表示装置
WO2003107314A2 (en) * 2002-06-01 2003-12-24 Samsung Electronics Co., Ltd. Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
US7319452B2 (en) * 2003-03-25 2008-01-15 Samsung Electronics Co., Ltd. Shift register and display device having the same
TW583446B (en) 2003-05-28 2004-04-11 Chunghwa Picture Tubes Ltd Conducting line structure of a liquid crystal display
KR100555528B1 (ko) * 2003-11-13 2006-03-03 삼성전자주식회사 Ａｓｇ 박막 액정 표시 장치 패널의 게이트 라인을구동하는 클럭 신호 및 반전 클럭 신호 전압 레벨을제어하는 레벨 쉬프터 회로 및 전압 레벨 제어 방법
JP4732709B2 (ja) * 2004-05-20 2011-07-27 株式会社半導体エネルギー研究所 シフトレジスタ及びそれを用いた電子機器

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01125951A (ja) * 1987-11-11 1989-05-18 Hitachi Ltd トランジスタ回路装置
JPH01225996A (ja) * 1988-03-07 1989-09-08 Hitachi Ltd 液晶表示装置
JPH03197925A (ja) * 1989-09-13 1991-08-29 Nec Corp 周辺駆動回路
JPH03296797A (ja) * 1990-04-17 1991-12-27 Nec Corp シフトレジスタ
JPH06505606A (ja) * 1991-02-28 1994-06-23 トムソン−エルセデ 走査装置用の冗長シフトレジスタ
JPH06324651A (ja) * 1992-10-19 1994-11-25 Fujitsu Ltd 液晶表示装置の駆動回路
JPH0850465A (ja) * 1994-05-30 1996-02-20 Sanyo Electric Co Ltd シフトレジスタ及び表示装置の駆動回路
JPH0968950A (ja) * 1995-08-31 1997-03-11 Mitsubishi Electric Corp 駆動回路内蔵アクティブマトリクスパネル
JPH10111674A (ja) * 1996-04-17 1998-04-28 Toshiba Corp タイミング信号発生回路およびこれを含む表示装置
JPH10274966A (ja) * 1997-03-31 1998-10-13 Hitachi Ltd 画像表示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2011007591A1 (ja) * 2009-07-15 2012-12-20 シャープ株式会社 走査信号線駆動回路およびそれを備えた表示装置
JP5208277B2 (ja) * 2009-07-15 2013-06-12 シャープ株式会社 走査信号線駆動回路およびそれを備えた表示装置
US8803784B2 (en) 2009-07-15 2014-08-12 Sharp Kabushiki Kaisha Scanning signal line drive circuit and display device having the same
JP2012113812A (ja) * 2010-11-26 2012-06-14 Boe Technology Group Co Ltd シフト・レジスタユニット、ゲート駆動回路及び表示装置
KR20130051340A (ko) * 2011-11-09 2013-05-20 엘지디스플레이 주식회사 복수의 클럭라인을 공유하는 쉬프트레지스터가 포함된 유기발광표시장치
KR101924427B1 (ko) * 2011-11-09 2019-02-21 엘지디스플레이 주식회사 복수의 클럭라인을 공유하는 쉬프트레지스터가 포함된 유기발광표시장치
US8928648B2 (en) 2011-11-18 2015-01-06 Samsung Display Co., Ltd. Scan driving device, method for driving scan driving device, and method for managing defect of scan driving device

Also Published As

Publication number Publication date
US20070085963A1 (en) 2007-04-19
TWI336877B (en) 2011-02-01
CN100389450C (zh) 2008-05-21
US7267555B2 (en) 2007-09-11
CN1858841A (zh) 2006-11-08
US7636077B2 (en) 2009-12-22
US20070085809A1 (en) 2007-04-19
TW200717436A (en) 2007-05-01

Similar Documents

Publication Publication Date Title
JP2007114761A (ja) ディスプレイパネルに用いるゲートドライバ及びその修正方法、並びにディスプレイパネル
JP6305709B2 (ja) 表示パネル
KR101303736B1 (ko) 액정표시장치용 게이트드라이버
JP5127986B2 (ja) シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置
EP2544186B1 (en) Bidirectional shifter register and method of driving same
KR101848472B1 (ko) 표시 패널 및 표시 패널에 집적된 구동 장치
KR101862347B1 (ko) 표시장치 및 이를 갖는 표시장치 세트
KR102207142B1 (ko) 표시 패널에 집적된 게이트 구동부
JP2007193299A (ja) 液晶表示装置及びその復旧方法
JP4953948B2 (ja) 表示装置のデータドライバ、そのテスト方法及びプローブカード
TWI424402B (zh) 驅動電路、顯示裝置及驅動電路之自我檢測及自我修復方法
JP6861279B2 (ja) 駆動回路及び表示パネル
KR20110069970A (ko) 표시 패널
KR20170079509A (ko) 액정표시장치
JP2007140512A (ja) ゲート駆動回路と、そのリペア方法及びそれを用いる液晶表示装置
US20100207927A1 (en) Liquid Crystal Display Panel and Display Device Having the Display Panel
WO2020006802A1 (zh) 具goa电路失效检测功能的显示面板
KR20130036909A (ko) 표시 장치의 구동 방법
KR102555509B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
US20140218274A1 (en) Display panel
KR20070077680A (ko) 게이트 드라이버 및 이를 포함한 액정 표시 장치
KR102420545B1 (ko) 게이트 구동회로를 포함하는 표시 장치
JP2005107382A (ja) 表示装置
KR102596604B1 (ko) 드라이브 ic 및 그를 이용한 표시장치
JP3206590B2 (ja) 集積回路装置およびそれを用いた液晶表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100324

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100827

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110204