KR930009099B1 - 매트릭스형 표시장치 - Google Patents

매트릭스형 표시장치 Download PDF

Info

Publication number
KR930009099B1
KR930009099B1 KR1019900009060A KR900009060A KR930009099B1 KR 930009099 B1 KR930009099 B1 KR 930009099B1 KR 1019900009060 A KR1019900009060 A KR 1019900009060A KR 900009060 A KR900009060 A KR 900009060A KR 930009099 B1 KR930009099 B1 KR 930009099B1
Authority
KR
South Korea
Prior art keywords
line
lines
spare
lead
source bus
Prior art date
Application number
KR1019900009060A
Other languages
English (en)
Other versions
KR910001629A (ko
Inventor
나가자와 기요시
가다야마 미끼오
가또 히로마끼
가네모리 유주라
나가야수 다가요시
네고또 히데노리
Original Assignee
샤프 가부시끼가이샤
쓰지 하루오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1157956A external-priority patent/JPH0323425A/ja
Priority claimed from JP1224192A external-priority patent/JP2523190B2/ja
Priority claimed from JP1224191A external-priority patent/JPH0385524A/ja
Priority claimed from JP1235991A external-priority patent/JPH0398023A/ja
Priority claimed from JP5940690A external-priority patent/JP2573712B2/ja
Application filed by 샤프 가부시끼가이샤, 쓰지 하루오 filed Critical 샤프 가부시끼가이샤
Publication of KR910001629A publication Critical patent/KR910001629A/ko
Application granted granted Critical
Publication of KR930009099B1 publication Critical patent/KR930009099B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
    • G09G3/16—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source
    • G09G3/18—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136272—Auxiliary lines

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

내용 없음.

Description

매트릭스형 표시장치
제 1 도는 본 발명의 매트릭스형 표시장치에 사용되는 표시 전극 기판의 회로도.
제 2 도는 제 1 도의 기판에 접속되는 드라이버 필름을 표시하는 평면도.
제 3 도는 이 발명의 표시장치에 사용되는 다른 표시 전극 기판에 배치되는 소스 버스 라인 예비 배선의 회로도.
제 4a 도는 이 발명의 표시장치에 사용되는 다른 표시 전극 기판을 표시하는 평면도.
제 4b 도는 제 4a 도의 기판에 접속되는 드라이버 필름을 표시하는 평면도.
제 5 도는 복수 위치의 라인 브레이크 다운(line breakdown)을 수정 할 수 있는 표시 전극 기판을 표시하는 개략 평면도.
제 6a 도는 이 발명의 매트릭스형 표시장치에 사용되는 다른 표시 전극 기판을 표시하는 개략 평면도.
제 6b 도는 제 6a 도의 기판에 접속되는 드라이버 필름을 표시하는 평면도.
제 6c 도는 라인브레이크다운의 보정을 위한 공정표시도.
제 7 도는 이 발명의 다른 표시장치를 표시하는 평면도.
제 8a 도는 이 발명의 매트릭스형 표시장치에 사용되는 다른 표시 전극 기판을 표시하는 평면도.
제 8b 도는 제 8a 도의 기판에 접속되는 드라이버 필름을 표시하는 평면도.
제 8c 도는 라인 브레이크다운이 접속된 제 8a 도의 기판을 표시하는 평면도.
제 9 도는 이 발명의 다른 표시장치를 표시하는 평면도.
제 10 도는 이 발명의 매트릭스형 표시장치에 사용되는 다른 표시 전극 기판을 표시하는 평면도.
제 11a 도는 이 발명의 매트릭스형 표시장치에 사용되는 다른 표시 전극 기판을 표시하는 평면도.
제 11b 도는 제 11a 도에서의 점 P에서 게이트 버스 라인을 따라 취해진 단면도.
제 11c 도는 제 11a 도에서의 점 Q에서 소스 버스 라인을 따라 취해진 단면도.
제 12a 도는 이 발명의 매트릭스형 표시장치에 사용되는 다른 표시 전극 기판을 표시하는 평면도.
제 12b 도는 제 12a 도의 기판의 제조 공정을 표시하는 평면도.
제 12c 도는 제 12a 도에서의 점 R에서 게이트 버스 라인에 따라 취해진 단면도.
제 13a 도는 이 발명의 매트릭스형 표시장치에 사용되는 다른 표시 전극 기판을 표시하는 평면도.
제 13b 도는 제 13a 도에서의 기판의 제조 공정을 표시하는 평면도.
제 14a 도는 이 발명의 매트릭스형 표시장치에 사용되는 다른 표시 전극 기판을 표시하는 평면도.
제 14 b 도는 제 14a 도의 기판에 접속되는 소스 드라이버 필름을 표시하는 평면도.
제 15a 도는 종래 매트릭스형 표시장치에 사용되는 표시 기판의 회로도.
제 15b 도는 제 15a 도에서의 점 B에서 게이트 버스 라인을 따라 취해진 단면도.
제 15c 도는 제 15a 도에서의 점 C에서 소스 버스를 따라 취해진 단면도.
본 발명은 버스 라인 브레이크고장을 보정하는 기능을 가지는 매트릭스형 표시장치에 관한 것이다.
CRTs(Cathode ray tubes)(음극선관)를 교환하는 영상 표시장치로서, 액정, EL 이미터(emitter), 플라즈마빔(plasma beam)이미터등을 이용하는 매트릭스형 표시장치는 주의를 끌고 있다.
특히 액정 표시장치는 휴대용 TV셋, 워드 프로세서(word processors) 그리고 개인용 컴퓨터와 같은 각종 실용에 넓게 사용되고 있다.
이러한 실용적용에 사용되는 표시장치는 더욱 복잡하게되어 있고 형태에 있어 더욱 큰 것이 바람직하다.
매트릭스형 표시장치를 사용하여 표시되는 정밀 영상을 인에이블하기 위하여, 매트릭스를 구성하는 화소가 사이즈에 있어 더욱 작아야하고 수에 있어 더욱 많은 것이 필요하다.
화소의 수에서의 증기는 주사와 신호 라인으로서 작용하는 버스 라인 수의 증가를 요구한다. 버스 라인수가 많을수록, 더욱 라인의 브레이킹이 발생하기 쉽다.
더욱, 표시장치가 사이즈에서 더욱 커지면, 버스 라인도 길이에 있어 더욱 커진다.
그래서, 브레이킹 버스 배선을 만드는 것은 더욱더 어렵게 된다.
버스 라인 브레이크를 보정하는 기능을 가지는 매트릭스형 표시장치가 개발되었다.
표시장치에 사용되는 표시 전극 기판의 회로도가 제 15a 도에 표시된다.
병렬로 늘어나는 많은 소스 버스 라인(1)은 한 방향으로 병렬로 늘어나는 많은 게이트 버스 라인(2)에 직교로 배열된다.
각 게이트 버스 라인(2)과 각 소스 버스 라인(1)은 각각 주사 라인과 신호 라인으로서 작용하고, 그리고 이후 설명될 그곳 사이에 게이트 절연막(23)(제 15b 도)을 삽입하도록 비도전상태에서 서로 교차한다.
인접 게이트 버스 라인(2)과 입접 소스 버스 라인(1)에 의해 한정되는 각 직사각형 영역은 화소 전극(12)을 가진다.
액정은 액정셀(16)을 형성하기 위해 화소 전극(12)과 카운터 전극(121)사이에 봉입된다. 스위칭 소자로서의 박필름 트랜지스터(이후 "TFT"라 한다)(11)는 각 화소 전극(12)에 접속된다. 각 TFT(11)의 게이트 전극(13)과 소스 전극(14)은 각각 게이트 버스 라인(2)과 소스 버스 라인(1)에 접속된다.
TFT(11)는 화소 전극(12)에 접속되는 드레인 전극(15)을 가진다.
스페어 라인(3)은 게이트 버스 라인(2)과 소스 버스 라인이 서로 교차하는 전 영역의 외측 리밋(limits)을 따라 위치한다.
스페어 라인(3)은 게이트 버스 라인(2)에 병렬로 2개 스페어 라인(3a, 3c)와 소스 버스 라인(1)에 병렬로 2개의 스페어 라인(3b, 3d)을 포함한다. 이 4개 스페어(3a, 3c, 3b, 3d)는 전기적으로 서로 접속된다.
제 15b 도는 제 15a 도에서의 점 B에서 게이트 버스 라인(2)에 따라 취해진 단면도를 표시한다. 베이스 코우트필름(5)은 유리기판(15)의 전 표면상에 설치되고, 그리고 게이트 버스 라인(2)은 베이스 코우트 필름(5)상에 패턴 형성된다. 게이트 절연막(23)은 게이트 버스 라인(2)의 전 표면상에 설치되고, 그리고 스페어 라인(3b)은 그곳 사이에 게이트 절연막(23)을 삽입하도록 그것과 교차로 게이트 버스 라인(2)상에 설치된다.
더욱, 스페어 라인(3b)의 전 표면상에는, 보호막(26)이 형성된다.
제 15c 도는 제 15a 도에서의 점 C에서 소스 버스 라인(1)을 따라 취해진 단면도를 표시한다. 스페어 라인(3a)은 상기 베이스 코우트 필름(5)상에 패턴 형성되고, 그리고 상기 게이트 절연막(23)은 스페어 라인(3a)의 전 표면상에 위치된다. 소스 버스 라인(1)은 그곳 사이에 게이트 절연막(23)을 삽입하도록 그것과 교차로 스페어 라인(3a)상에 위치된다.
그러한 회로를 가지는 표시 전극에 있어서, 게이트 버스 라인(2) 또는 소스 버스 라인(1)에 발생되는 브레이크 다운은 표시 스크린상에 라인 결점으로서 인지되고, 그리고 그것은 표시 수율을 저하할 수 있는 큰요인을 구성한다.
이표시 전극 기판에서, 게이트 버스 라인(2) 또는 소스 버스 라인(1)에 발생되는 브레이크 다운은 스페어 라인(3)을 사용하여 보정된다.
예를들면, 제 15a 도가 표시하는 것과 같이 브레이크 다운 스포트(4)가 1소스 버스 라인(1x)과 스페어 버스 라인(3a, 3c)은 결합 소스 버스 라인의 양단부가 각각 스페어 라인(3a, 3c)을 교차하는 점(4a, 4b)에서 전기적으로 접속된다.
이 접속은 게이트 절연막(23)을 그것에 의해 파괴하기 위해 교차점(4a, 4b)에 레이저 빔과 같은 에너지를 작용함으로서 실행된다.
2점에서의 그러한 접속을 통하여, 브레이크 다운 스포트(4)의 양측에서 결합 소스 버스라인(1x)의 부분이 스페어 라인(3a, 3c, 3d)을 경우하여 전기적으로 접속된다.
그러나, 그러한 보정 방법 다음 프로그램에 상승을 준다.
첫째, 부하용량의 문제가 지적될 수가 있다. 스페어 라인(3)이 소스 버스 라인(1)의 정상 부하 버스 용량 C0에 스페어 라인의 부하용량 C1을 프리스한 것에 대응하는 값에 동일하게 접속(이후 보정된 소스 버스 라인이라 한다)되는 소스 버스 라인의 부하용량 C2은 즉 C2=C0+C1이다.
스페어 라인(3)의 길이는 2개 게이트 버스 라인(2)과 2개 소스 버스 라인(1)의 합계 길이에 대략 동일하고, 그래서 부하 용량(C1)의 값은 C0의 그것 보다 상당히 더 크다. 소스 버스 라인(1)을 통하여 화소 전극(12)에 신호를 공급하는 드라이버(C1)의 용량은 소스 버스 라인(1)의 정상 부하 용량 C0의 기저에서 설계되고, 그래서 그러한 큰 부하용량 C2을 가지는 보정된 소스 버스 라인(1x)를 통하여 화소 전극(12)을 구동하기 위해서는 불충분하다.
그래서, 보정된 소스 버스 라인에 접속되는 화소 전극(12)에 의해 형성되는 화소는 다른 정상 소스 버스 라인(1)에 접속되는 화소 전극(12)에 의해 형성되는 그러한 것과는 다른 상태에서 그들 자신을 표시한다.
그와 같이, 바로 보정이 상기의 방법으로 스페어 라인(3)의 수단으로 만들어져도, 브레이크 다운 스포트(4)는 완전하게 보정되었다고는 말할 수는 없다.
둘째, 신호 지연의 문제가 지적된다. 신호가 보정된 소스 버스 라인(1x)에서 교차점(4b)에 더욱 가까운 1단부에서 공급되었다고 하면, 신호는 교차점(4a)과 보정된 소스 버스 라인(1x)의 브레이크 다운 스포트(4)사이의 점에 스페어 라인(3)을 통하여 공급된다.
각 신호는 교차점(4a)에 도달할때까지 다른 정상 소스 버스 라인(1)보다 더 긴 거리에서 전송된다. 이 방법에서, 보정된 소스 버스 라인의 합계 길이는 정상 소스 버스 라인(1)보다 더 길고, 그리고 신호 지연을 초래하면서 더 큰 전기적인 저항을 수반한다.
신호 입력에서의 상당한 지연된 화소 전극(12)에 의해 형성되는 화소는 다른 정상 소스 라인(1)에 접속되는 화소 전극(12)에 의해 형성되는 그러한 것과 다른 상태에서 그들 자신을 표시한다. 그와 같이, 비록 보정이 상기 방법에서 스페어 라인(3)의 방법으로 만들어져도, 브레이크 다운 스포트(4)가 완전히 보정되었다고는 말할 수가 없다.
셋째로, 신호 소음의 문제가 지적된다.
스페어 라인(3)이 모든 게이트 버스 라인(2)과 소스 버스 라인(1)을 교차로 함으로, 스페어 라인(3)에 접속되는 보정된 소스 버스 라인(1x)은 스페어 라인(3)을 교차하는 이러한 많은 버스 라인상에서 신호의 영향을 받기 쉽다.
소음이 생성되는 결과로서, 스페어 라인(3)에까지 이러한 신호의 영향이 미친다. 이러한 소음은 다른 소스 버스 라인(1)을 교차하는 부분이 없는 정상 소스 버스 라인(1)에서의 어떤 가능한 소음보다 매우 더 크다.
그래서, 보정된 소스 버스 라인에 접속되는 화소 전극(12)에 의해 형성되는 화소는 다른 정상 화소 전극(12)에 의해 형성되는 그러한 것과는 다른 상태에서 그들 자신이 표시한다.
그러한 경우에서는, 보정이 상기와 같은 방법에서 스페어 라인(3)의 방법에 의해 만들어지면, 브레이크 다운 스포트(4)는 완전하게 보정될 수가 없다.
상기 문제들중의 어떤 또는 모두는 표시장치가 사이즈에서 더 커질때 현저하게 발생한다. 위에서 언급한 바와 같이, 라인 브레이크는 표시장치의 사이즈에서의 증가로 더욱 발생하기가 쉬우므로, 상기 문제를 해결하는 필요성이 커질수록 표시장치 사이즈도 더욱더 커진다.
넷째는, 상기 스페어 라인(3)을 가지는 표시장치에 있어서, 결함 격리의 문제는 스페어 라인(3)과 게이트 버스 라인(2) 또는 소스 버스 라인(1)사이에서 발생하기 쉽다.
그러한 결함 격리 걱정이 존재하는 스페어 라인(3)이 브레이크 다운 스포트(4)를 보정하기 위해 사용되면, 그러한 보정은 다른 부분에 발생되는 새로운 결함이 초래한다.
예를들면, 제 15a 도에 표시된 교차점(4c)에서, 결함 절연 문제가 소스 버스 라인(1y)과 스페어 라인(3a) 사이에 존재한다고 가정하자.
그러한 결함이 존재하는 곳에 한쪽에 결함 소스 버스(1x)와 다른쪽에 스페어 라인(3a, 3c)이 상기와 같이 교차점(4a, 4b)에서 교차되면, 소스 버스 라인(1x, 1y)은 라인 결함이 소스 버스 라인(1y)에 접속되는 화소에 발생되는 결과로서, 전기적으로 접속된다.
그러한 스페어 라인(3)이 제공되는 표시장치에는, 스페어 라인과 버스 라인간의 결함 격리의 가능한 걱정은 심각한 문제를 공지에 빠지게 한다. 선형 기술의 상기 많은 다른 결점과 부족을 극복하는 이 발명의 매트릭스 표시장치는 이러한 라인들이 인접 화소 전극사이에 배열되도록 상기 주사 라인과 직교로 늘어나는 1셋의 신호 라인과 한 방향으로 병렬로 늘어나는 1셋의 주사 라인과 매트릭스로 정렬되는 복수의 화소 전극을 가지는 표시 전극 기판과, 그곳 사이에 절연막을 삽입하게 상기 셋 라인의 각 단부에 적어도 약간의 상기 주사 라인 그리고/또는 신호 라인을 교차하는 스페어 라인, 그리고 상기 스페어 라인의 한단부에 접속되는 리드 아웃(lead out)라인을 포함하고, 거기에 상기 리드 아웃 라인의 외부 접속 라인에 접속되고, 그리고 그것은 상기 표시 전극 기판의 외측이고, 그래서 리드 아웃 라인은 상기 접속 라인(제 1 도와 제 3 도)을 통하여 서로 접속될 수가 있다.
이 발명의 다른 매트릭스형 표시장치는 이러한 라인들이 인접 화소 전극사이에 배열되게 상기 주사 라인과 직교로 늘어나는 1셋의 신호라인과 한쪽 방향에 병렬로 늘어나는 한셋의 주사라인과 그리고 매트릭스로 정렬되는 복수의 화소 전극을 가지는 표시 전극 기판과, 그곳 사이에 절연막을 삽입하게 상기 1셋의 라인의 각 단부에 적어도 약간의 상기 주사 라인과/또는 상기 신호 라인을 교차한 스페어 라인, 그리고 상기 스페어 라인의 각 단부에 접속되는 리드 아웃 라인을 포함하고, 그리고 그곳에 상기 리드 아웃 라인이 외부 접속 라인에 접속되고, 그리고 상기 표시 전극 기판의 외측이고, 그래서 상기 스페어 라인이 접속되는 상기 주사라인 또는 상기 신호 라인의 방향으로 늘어나는 상기 리드 아웃라인이 상기 접속 라인(제 4a 도와 제 5도)을 통하여 서로 접속될 수가 있다.
이 발명의 다른 매트릭스형 표시장치는 이러한 라인들이 인근 화소 전극사이에 정렬되도록 상기 주사 라인과 직교로 늘어나는 1셋의 신호라인과 한 방향으로 병렬로 늘어나는 1셋의 주사 절연막을 삽입하도록 상기셋의 라인의 각 단부에 적어도 약간의 상기 주사 라인과/또는 상기 신호 라인과 교차하는 복수의 스페어 라인, 그리고 각 스페어 라인의 각 단부에 접속되는 리드 아웃 라인을 포함하고, 거기에 상기 리드 아웃 라인이 외부 접속 라인에 접속되고, 그리고 그것은 상기 표시 전극 기판의 외측이고, 그래서 상기 스페어 라인이 접속되는 상기 주사 라인 또는 상기 신호 라인의 방향을 향하여 늘어나는 상기 리드 아웃 라인이 상기 접속라인(제 6a 도와 7 도)을 통하여 서로 접속될 수가 있다.
이 발명의 또다른 매트릭스형 표시장치는 이러한 라인들이 인접 화소 전극사이에 정렬되도록 상기 주사라인과 직교로 늘어나는 1셋의 신호 라인과 한 방향에 병렬로 늘어나는 1셋의 주사라인과 매트릭스를 정렬되는 복수의 화소 전극을 가지는 표시 전극 기판과 그곳 사이에 절연막을 삽입 하도록 상기 셋의 라인의 각 단부에 적어도 약간의 상기 주사 라인과/또는 상기 신호 라인에 교차하는 1셋의 스페어 라인, 그리고 상기 셋의 스페어 라인과 주사 라인 그리고/또는 상기 신호 라인을 포함하고, 거기에 상기 리드 아웃 라인이 외부 접속라인에 접속되고, 그리고 그것은 상기 표시 전극 기판의 외측이고, 그래서 상기 스페어 라인이 접속되는 상기 주사 라인 또는 상기 신호 라인의 방향으로 향해 늘어나는 상기 리드 아웃 라인은 상기 접속 라인(제 8a 도와 9 도)을 통하여 서로 접속될 수 있다.
이 발명의 또다른 매트릭스 표시장치는 이러한 라인들이 인접 화소 전극사이에 정렬되도록 상기 주사 라인과 직교하여 늘어나는 1셋의 신호 라인과 한 방향에 병렬로 늘어나는 1셋의 주사 라인과 매트릭스로 정렬되는 복수의 화소 전극을 가지는 표시 전극 기판, 그곳 사이에 절연막을 삽입하도록 상기 셋의 라인의 각 단부에 적어도 약간의 상기 주사 라인 그리고/또는 상기 신호 라인에 교차하는 1셋의 스페어 라인, 그리고 그곳 사이에 절연막을 삽입하도록 상기 셋의 스페어 라인을 교차하는 복수의 리드 아웃 라인을 포함하고, 거기에 각 복수의 스페어 라인은 상기 주사 라인 그리고/또는 상기 신호 라인을 거기의 한 단부에서 교차하고, 그리고 그들이 외측 상기 표시 전극 기판(10도)인 외부 접속 라인을 통하여 서로 접속될 수 있도록 그곳의 다른 단부에서 상기 주사 라인 그리고/또는 상기 신호 라인을 교차하는 대응하는 스페어 라인이 정렬된다.
이 발명의 또다른 매트릭스형 표시장치는 이러한 라인들이 인접한 화소 전극사이에 정렬되도록 상기 주사 라인과 직교로 늘어나는 1셋의 신호 라인과 한 방향에 병렬로 늘어나는 1셋의 주사라인과 그리고 매트릭스로 정렬되는 복수의 화소 전극과, 그곳 사이에 적어도 절연막을 삽입되도록 상기 셋의 라인의 양단부에 적어도 약간의 상기 주사 라인 그리고/또는 상기 신호 라인을 교차하는 제 1 한쌍의 스페어 라인과, 그리고 상기 제 1 한쌍의 스페어 라인을 교차하는 상기 주사 라인 또는 상기 신호 라인에 병렬로 늘어나는 제 2 한쌍의 스페어 라인을 포함하고, 그리고 상기 제 2 한쌍의 스페어 라인의 각각을 다른 스페어 라인(제 11a 도 참조)의 대응하는 단부와 상기 제 1 한쌍의 스페어 라인의 하나의 대응 단부를 접속한다.
1 실시예에 있어서, 제 2 한쌍의 스페어 라인은 상기 신호 라인 또는 상기 주사 라인을 교차하고, 그리고 그곳 사이에(제 13a 도) 적어도 2개의 절연막을 삽입하도록 상기 제 1 한쌍의 스페어 라인을 교차 하지 않는다.
이 발명의 또다른 매트릭스형 표시장치는 인접한 화소 전극 사이에 이러한 라인들이 정렬되도록 상기 주사 라인과 직교로 늘어나는 1셋의 신호 라인과 한 방향에 병렬로 늘어나는 한 쌍의 주사라인 그리고 매트릭스로 정렬되는 복수의 화소 전극과 적어도 절연막들을 삽입하도록 상기 셋의 라인의 양단에 적어도 약간의 상기 주사 라인 그리고/또는 상기 신호 라인을 교차하는 제 1 한쌍의 스페어 라인 그리고 상기 제 1 한쌍의 스페어 라인을 교차하는 상기 주사 라인 또는 상기 신호 라인에 병렬로 늘어나는 제 2의 한쌍의 스페어 라인을 포함하고, 각 상기 제 2 한쌍의 스페어 라인을 포함하고, 각 상기 제 2 한쌍의 스페어 라인은 비전도 상태(제 12a 도 참조)에서 상기 제 1 한쌍의 스페어 라인의 대응하는 단부에 교차한다.
이 발명의 또다른 매트릭스형 표시장치는 인접한 화소 전극 사이에 이러한 라인들이 정렬되도록 상기 주사 라인과 직교로 늘어나는 1셋의 신호 라인과 한 방향에 병렬로 늘어나는 1셋의 주사 라인 그리고 매트릭스로 정렬되는 복수의 화소 전극과, 그곳 사이에 적어도 절연막들을 삽입하도록 상기 셋의 라인의 양단에 적어도 약간의 상기 주사 라인과/또는 상기 신호 라인을 교차하는 한쌍의 스페어 라인과, 그리고 각 상기 쌍의 스페어 라인의 한 단부에 접속되는 리드 아웃 라인을 포함하고, 거기에 상기 리드 아웃 라인이 외부접속 라인에 접속되고, 그리고 그것은 상기 표시 전극 기판의 외측이고, 그래서 상기 리드 아웃 라인은 상기 접속 라인(제 14a 도 참조)을 통하여 서로 접속될 수가 있다.
이리하여, 여기에서 언급되는 발명은 (1)라인 브레이크 다운 스포트를 보정하는 기능을 가지고 그리고 브레이크 다운 스포트의 보정은 보정된 라인에 관한 부하용량, 전기적 저항, 그리고 소용이 일으키지 않거나 또는 증가 되지 않는 매트릭스형 표시치를 제공하고 ; (2)개 또는 그 이상의 버스 라인 브레이크 다운 스포트의 보정을 허용하는 매트릭스형 표시장치를 제공하고 ; (3)어떤 그러한 브레이크 다운 스포트의 위치에 따라 더욱 더 작은 규제로 2개 버스 라인 브레이크 다운 스포트보다 더 많은 보정을 허용하는 매트릭스형 표시장치를 제공하고 : 그리고 (4)버스 라인과 스페어 라인 사이의 격리 결함의 발생을 면할 수 있는 매트릭스형 표시장치를 제공하는 목적을 가능하게 한다.
[실시예]
제 1 도는 이 발명의 매트릭스형 표시장치에서 사용되는 표시 전극 기판의 회로도를 표시한다.
표시 전극 기판은 한방향에 정렬로 늘어나는 많은 게이트 버스 라인(2)과 그리고 게이트 버스 라인(2)과 직교로 늘어나는 많은 소스 버스 라인(1a, 1b)을 포함하고, 그 소스 버스 라인(1a, 1b)은 개별적으로 다른 드라이버(ICs)에 접속된다. 게이트 버스 라인(2)과 소스 버스 라인(1)은 주사라인과 신호 라인으로서 각각 작용한다. 각 게이트 버스 라인(2)과 각 소스 라인(1)은 비도전 상태에서 그곳 사이에 절연막을 삽입하도록 서로 교차한다.
스페어 라인(3a, 3b)는 그곳 사이에 절연막을 삽입하도록 거기의 대응 단부에서 각 소스 버스 라인(1)에 교차한다.
리드 아웃 라인(30a, 30b)은 거기의 단부에서 스페어 라인(3a, 3b)에 각각 접속된다. 리드 아웃 라인(30a, 30b)은 외부 접속 라인에 게이트 버스 라인(2)에 교차함이 없이 접속된다. 인접 게이트 버스 라인(2)과 인접 소스 버스 라인(1)에 의해 한정되는 각 구형 영역은 화소 전극(12)을 가진다.
액정셀(16)을 형성하기 위해 화소 전극(12)과 카운터 전극(121)사이를 봉합한다.
스위칭 소자로서의 TFT(11)는 각 화소 전극(12)에 접속된다. TFT(11)는 게이트 버스 라인(2)과 소스 버스 라인(1)에 각각 접속되는 게이트 전극(13)과 소스 전극(14)을 가진다.
제 2 도는 제 1 도에서 설명한 회로를 가지는 표시 전극기판에 접속되는 필름을 표시하는 평면도이다. 드라이버 필름(7)상에는 소스 버스 라인(1a)에 접속되는 소스 버스 접속 라인(9)을 늘이는 드라이버 IC(8)가 제공된다.
필름(이후 필름상라인이라 한다)상에 설치되는 라인(16)은 소스 버스 접속 라인(9)을 따라 제공된다. 필름상라인(10)의 1단부(10a)는 표시 전극 기판에서 리드 아웃 라인(30a)(제 1 도)에 접속된다.
필름상라인(10)의 타단부(10b)는 회로 기판(표시되지 않음)에 인도되는 접속선(표시되지 않음)에 접속된다.
그래서, 표시 전극 기판상의 리드 아웃 라인(30a)은 접속 라인에 의해 표시 전극 기판에서 외측으로 인도된다.
제 1 도에서의 표시 전극 기판에서 다른 셋의 소스 버스 라인(1b)와 리드 아웃 라인(30b)가 제 2 도에 표시된 것과 같은 다른 드라이버 필름에 접속되고 그리고 리드 아웃 라인(30b)이 접속되는 필름상 라인은 회로기판에 인도되는 접속 라인에 차례로 접속된다.
그래서 표시 전극 기판상의 리드 아웃 라인(30b)도 역시 접속 라인에 의해 표시 전극 기판에서 외측에 인도된다.
회로기판상에서 2개 스페어 라인(3a, 3b)에 필름상라인을 통하여 접속되는 2개의 접속 라인도 정렬되므로 그들은 후에 서로 접속될 수가 있다.
본 실시예의 표시장치에서 소스버스 라인(1)에 발생하는 어떤 브레이크 다운을 보정하는 방법은 아래에서 설명된다.
라인 브레이크 다운이 제 1 도에 표시된 것과 같이 스포트(4)에서 1개 소스 버스 라인(1b)상에 발생하였다고 하면, 결함 소스 버스 라인(1b)의 1단부가 스페어 라인(3a)을 교차하는 점(4a)에서 서로 전기적으로 접속된다.
똑같이, 결합 소스 버스 라인(1b)과 스페어 라인(3a)은 결합 소스 버스 라인(1b)의 타단부가 스페어 라인(3b)을 교차하는 점(4b)에서 서로 전기적으로 접속된다. 3개점에서 만들어진 그러한 전기적 접속을 통하여 브레이크 다운 스포트(4)의 양측면상의 소스 버스 라인(1b)의 부분은 기판의 외측 접속 라인을 경유하여 전기적으로 접속된다.
그의 브레이크 다운 결함에 이와같이 보전된 소스 버스 라인은 제 15a 도에 표시된 표시 전극 기판으로 보여진 것과 같이 그의 총 부하용량과 전기적인 저항에서 어떠한 과도의 증가를 면할 수 있다. 그래서 보정은 드라이버 IC(8)의 용량부족의 걱정 또는 신호 지연의 문제를 결코 일으키지 않는다.
더욱, 본 실시예의 표시 장치로서, 스페어 라인을 교차하는 버스 라인의 수를 감축하는 것이 가능하고, 그것에 의해 교차 버스라인에서의 소음도 감축이 가능하다. 제 3 도는 본 발명의 다른 실시예의 회로도를 표시한다.
제 3 도에 있어서, 게이트 버스 라인, TFTs, 화소 전극등은 간소화를 위해 생략되고, 그리고 소스 버스 라인과 스페어 라인만 표시된다. 이 실시예에서, 소스 버스 라인(1)은 4개셋의 소스 버스 라인(1a, 1b, 1c,1d)으로 분할된다. 소스 버스 라인(1a, 1b, 1c, 1d)는 다른 드라이버 ICs에 개별적으로 접속된다.
스페어 라인(3a, 3c)은 그곳사이에 절연막을 삽입하도록 거기의 양단부에서 소스 버스 라인(1a, 1c)에 교차한다. 동일하게, 스페어 라인(3b, 3d)은 그곳사이에 절연막을 삽입하도록 거기의 양단부에서 소스 버스 라인(1b, 1d)에 교차한다.
리드 아웃 라인(30a-30d)은 스페어 라인(3a-3d)에 각각 접속된다. 소스 버스 라인(1a)과 리드 아웃 라인(30a)은 제 2 도에 표시된 것과 같은 그러한 드라이버 필름상에 소스 버스 접속 라인과 필름상라인에 각각 접속 접속되고, 필름상라인은 회로기판에 인도되는 접속라인에 접속된다.
동일하게, 소스 버스 라인(1c)와 리드 아웃 라인(30c)은 드라이버 필름상에 필름상라인과 소스 버스 접속 라인에 각각 접속되고, 필름상라인은 회로 기판에 인도되는 접속 라인에 접속된다. 회로 기판에 인도되는 접속 라인은 그들이 필름상라인을 통하여 스페어 라인(3a)에 접속되는 접속 라인에 후에 접속될 수 있도록 정렬된다. 동일하게, 리드 아웃 라인(30b, 30d)은 회로 기판상에 상호 접속하여 정렬되는 접속 라인에 접속된다.
이 보기에 있어서, 라인 브레이크 다운(4)이 1개 소스 버스 라인(1a)에 존재할때, 브레이크 다운(4)이 존재하는 결함 소스 버스 라인(1a)와 2개의 스페어 라인(3a, 3c)이 결함 소스 버스 라인(1a)의 양단부에서 접속된다.
즉, 결함 소스 버스 라인(1a)과 스페어 라인(3a)은 교차점(4a)에서 서로 전기적으로 접속되고, 그리고 결함 소스 버스 라인(1a)과 스페어 라인(3c)은 교차점(4a)에서 서로 전기적으로 접속되고, 그리고 결함 소스 버스 라인(1a)과 스페어 라인(3c)은 교차점 (4c)에서 서로 전기적으로 접속된다.
더욱, 회로 기판상에서, 스페어 라인(3a, 3c)에 접속되는 2개의 접속 라인은 서로 전기적으로 접속된다.
3개점에서 실행된 그러한 전기적 접속을 통하여, 브레이크 다운 스포트(4)의 양측면상에서 소스 버스 라인(1a)의 부분이 표시 전극 기판의 외측에서 접속 라인과 스페어 라인(3a, 3c)로서 전기적으로 접속된다.
상기 보기 1과 2에 있어서, 본 발명에 따른 어떤 소스 버스 라인(1)에 발생된 브레이크 다운을 보정하는 처리만을 설명한다. 그러나 본 발명에 따라, 게이트 버스 라인(2)에 발생하는 어떤 브레이크 다운도 보정하는 처리는 가능한다.
어떤 게이트 버스 라인(2)에 발생하는 어떤 브레이크 다운을 보정하는 처리를 제공하기 위해, 스페어 라인은 그들이 그곳사이에 절연막을 삽입하도록 게이트 버스 라인을 교차하도록 조정된다. 더욱, 본 발명의 표시 장치는 소스 버스 라인(1)에 관한 라인 브레이크 다운을 보정하는 기능과 또한 게이트 버스 라인(2)에 관한 라인 브레이크 다운을 보정하는 기능을 가지는 그러한 조정을 할 수가 있다.
보기(1, 2)의 매트릭스 표시장치는 어떤 버스 라인상의 브레이크 다운 보정하는 기능을 가지고 그리고 그러한 라인 브레이크 다운의 보정이 보정된 라인에서의 소음과 보정된 라인의 전기적인 저항과 부하용량을 증가하지 않고 또는 거의 일으키지 않는 이점을 제공한다.
그래서 상기 보기의 각각에 표시된 조정에 따라, 화소의 가능한 결함을 정확하게 교정하고, 표시장치의 양품율을 향상하고 그리고 표시장치의 생산가를 감소하는 것이 가능하다. 상기 보기(1,2)에서 설명된 실시예에서 2개 지역에서의 라인 브레이크 다운은 보정될 수가 없다. 브레이크 다운이 2개 소스 버스 라인(1)에서 발생하고 그리고 스페어 라인(3a, 3b)이 접속되면, 2개 버스 라인중의 하나에 신호 입력이 역시 다른 소스 라인에 입력되어, 그래서 이러한 소스 보스 라인은 그들의 적당한 기능을 실행할 수가 있다.
제 4a 도는 2개 장소에서 발생되는 라인 브레이크 다운이 보정될 수 있는 표시 전극 기판을 표시하는 평면도이다. 제 4b 도는 기판에 접속되는 드라이버 필름의 평면도이다. 제 4a 도에 표시된 기판에서는, 리드 아웃 라인(30a)에 또, 리드 아웃 라인(30c)은 스페어 라인(3a)에 접속된다.
리드 아웃 라인(30c)도 역시 필름상라인(40)을 통하여 회로 기판에 인도되는 접속 라인에 접속된다. 동일하게, 리드 아웃 라인(30b)에 또, 리드 아웃 라인(30d)이 스페어 라인(3b)에 접속되고, 리드 아웃 라인(30a)에 접속되는 접속 라인과 리드 아웃 라인(30d)에 접속되는 접속 라인은 회로 기판상에 상호 접속하여 정렬되어 있고, 리드 아웃 라인(30a, 30d)은 소스 버스 라인(1)의 수직 방향으로 서로 대향된다.
동일하게, 리드 아웃 라인(30b)에 접속되는 접속 라인과 리드 아웃 라인(30c)에 접속되는 접속라인은 상호 접속하여 정렬되고, 리드 아웃 라인(30b, 30c)은 소스 버스 라인(1)의 수직 방향으로 서로 대향된다. 제 4a 도에 표시된 기판에서, 1라인 브레이크 다운(4)이 우선 제 1 도의 기판으로 설명한 것과 같은 방법으로 보정되고, 그리고 나서 다른 브레이크 다운인 보정될 수가 있다.
라인 브레이크 다운(34)의 보정은 다음 방법으로 실행된다. 결함 소스 버스 라인(1a)은 브레이크 다운을 보정하는 경우에 있어서와 같은 방법으로, 교차점(34a, 34b)에서 스페어 라인(3a, 3b)에 접속된다. 다음은 스페어 라인(3a)이 스페어 라인(3a)상에서의 교차점(4a, 34a)사이의 점(6a)에서 절단된다.
똑같이, 스페어 라인(3b)도 스페어 라인(3b)상에서의 교차점(4b, 34b)사이의 점(6b)에서 절단된다. 또다시, 회로기관상에서 리드 아웃 라인(30a)에 접속되는 접속라인과 리드 아웃 라인(30d)에 접속되는 접속라인은 서로 접속된다.
동일하게, 리드 아웃 라인(30b)에 접속되는 접속라인과 리드 아웃 라인(30c)에 접속되는 접속라인은 서로 접속된다. 이러한 방법으로, 2개 장소에서의 라인 브레이크 다운이 보정될 수가 있다. 제 5 도는 2개 장소 이상에서의 라인 브레이크 다운이 보정될 수 있는 그러한 조정의 기판을 표시한다. 기판에서, 소스 버스라인(1)이 2개 블록으로 분할된다.
블록중의 하나는 소스 버스 라인(1a, 1b)로 구성되고, 다른 블록은 소스 버스 라인(1c, 1d)로 구성된다. 소스 버스 라인(1a, 1b, 1c, 1d)은 다른 드라이버 필름상에서 드라이버 ICs에 개별적으로 접속된다. 스페어 라인(3a, 3b)은 그곳사이에 절연막을 삽입하도록 대향 단부에서 1블록의 소스 버스 라인(1a, 1b)에 교차한다.
동일하게, 스페어 라인(3c, 3b)은 2곳 사이에 절연막을 삽입하도록 대응단부에서 다른 블록의 소스 버스 라인(1c, 1d)를 교차한다. 리드 아웃 라인(30a, 30c)은 스페어 라인(3a)에 접속되고, 그리고 그들은 더욱 필름상라인을 통하여 회로 기판에 인도되는 접속 라인에 접속된다.
동일하게, 리드 아웃 라인(30b, 30d)은 스페어라인(3b)에 접속되고, 그들은 더욱 필름상라인을 통하여 회로 기판에 인도되는 접속 라인에 접속된다. 리드 아웃 라인(30a)에 접속되는 접속라인과 리드 아웃 라인(30d)에 접속되는 접속 라인은 회로 기판 상태서 상호 접속하여 조정된다.
동일하게, 리드 아웃 라인(30b)에 접속되는 접속라인과 리드 아웃 라인(30c)에 접속되는 접속 라인은 상호 접속하여 조정된다. 동일하게 다른 블록에서, 스페어 라인(30c, 30d)은 회로 기판에 필름상라인을 통하여 인도되는 접속 라인으로 양단부에서 상호 접속되어 조정된다.
제 5 도에 표시된 기판조정에 따라, 같은 블록내에서 발생한 2개 이상의 브레이크 다운을 보정하는 것은 가능하다. 브레이크 다운 스포트(4, 34)의 보정은 상기예(3)에서와 같은 방법으로 실행된다.
이 기판 조정에 따라, 2개 라인 브레이크 다운이 각 블록을 위해 보정 될 수가 있다. 브레이크 보정 가능한 최대수는 전체로서 기판을 위해 4이다. 제 6a 도는 3개장소이상에의 라인 브레이크 다운 존재를 보정될 수 있는 다른 표시 전극기판을 표시한다.
이 예에 있어서, 소스 버스 라인(51)은 다른 드라이버 ICs에 접속되는 2개 셋의 소스 버스 라인(51a, 51b)으로 구성한다. 게이트 버스 라인(52)은 그곳사이에 절연막을 삽입하도륵 비도전상태에서 소스 버스 라인(51)을 교차한다. 스페어 라인(53a, 53
b, 53c, 53d)은 그곳사이에 절연막을 삽입하도록 거기의 대응단부에서 소스 버스 라인(51)을 교차한다.
리드 아웃 라인(54a, 54c, 64a, 64c)은 거기의 각 대향 단부에서 스페어 라인(53a, 53b)에 접속된다. 리드 아웃 라인(54a, 54c, 64a, 64b)은 게이트 버스 라인(52)을 교차함이 없이 기판의 외측 접속라인에 개별적으로 접속한다.
동일하게, 리드 아웃 라인(54b, 54d, 64b, 64d)은 스페어 라인(63a, 63b)에 접속된다. 리드 아웃 라인(54b, 54d, 64b, 64d)은 게이트 버스 라인(52)을 교차함이 없이 기판의 외측 접속 라인에 개별적으로 접속된다. 제 6b 도는 제 6a 도의 기판에 접속되는 드라이버 필름의 1에의 평면도를 표시한다.
드라이버 필름(67)상에는 드라이버 IC(58)이 설정되어, 드라이버 IC(58)에서는 소스 버스 라인 51a에 접속되는 소스 버스 접속선(59)이 설정되어 있다. 소스 버스 접속선(59)에 병행하여 필름상라인(71a, 72a, 71b, 72b)이 설치되어 있다. 필름상 라인(71a, 72a, 71b, 72b)의 각 한쪽의 단부(73a, 74a, 73c, 74c)는 표시 전글 기판상의 리드 아웃 라인(64a, 54a, 64c, 54c)에 접속된다. 필름상 라인(71a, 72a, 71b, 72b)의 타방의 단부(73b, 74b, 73d, 74d)는 각각 회로 기관(표시되지 않음)상에 인도된 접속용 라인(표시되지 않음)에 접속되어 있다.
제 6a 도의 표시 전극 기판상의 더욱 1셋의 소스 버스 라인(51b), 스페어 라인(53b, 63b)은. 제 6b 도에 표시한 것과 같은 타의 드라이버 필름에 접속되어 있다. 스페어 라인(53b, 63b)에 접속된 리드 아웃 라인(54b, 54d, 64b, 64d)가 접속된 필름상라인은 더욱 상기의 회로 기판상에 인도된 각각의 접속용 라인에 접속되어 있다.
상기 회로 기판상에는 4개의 리드 아웃 라인(54b, 54d, 64b, 64d)에 필름상 라인을 통하여 접속된 4개의 접속용라인이, 후에 서로 접속되도록 배치되어 있다. 즉 리드 아웃 라인(54a)에 접속된 접속용 배선과 리드 아웃 라인(54a)과 소스 버스 라인(1)의 늘어나는 방향에 대향하는 리드 아웃 라인(54b)에 접속된 접속용 라인이 회로 기판상에 접속 가능하게 배치되어 있다.
동일하게, 리드 아웃 라인(54c)을 접속된 접속용 라인과 리드 아웃 라인(54c)과 소스 버스 라인(1)의 늘어나는 방향으로 대향하는 리드 아웃 라인(54d)에 접속된 접속용라인이, 회로 기판상에 접속가능하게 배치되어 있다.
동일하게, 2개의 스페어 배선(63a, 63b)에 접속된 리드 아웃 라인(64a, 64c, 64b, 64d)에 접속된 4개의 접속용 배선(63a, 63b)도, 후에 서로 접속될 수 있게 배치되어 있다. 즉, 리드 아웃 라인(64a)에 접속된 접속용 라인과, 리드 아웃 라인(64a)과 소스 버스 라인(1)의 늘어나는 방향에 대향하는 리드 아웃 라인(64b)에 접속된 접속용 라인이 회로 기판상에 접속기능하게 배치되어 있다.
동일하게, 리드 아웃 라인(64c)에 접속된 접속용 라인과 리드 아웃 라인(64c)과 소스 버스 라인(1)의 늘어나는 방향에 대향하는 리드 아웃 라인(64d)에 접속된 접속용라인이, 회로 기판상에 접속 가능하게 배치되어 있다.
제 6a 도 표시하는 기판에 있어서, 2개소의 라인 브레이크 다운(55, 65)이 소스 버스 라인(51a, 51b)상에 발생하고 있을 경우에는, 스페어 라인(53a, 53b)을 사용하여 보정할 수가 있다.
우선 라인 브레이크 다운(55)이 발생된 결함 소스 버스 라인(51a)이 교차부(55a, 55b)에 있어, 각각 스페어 라인(53a, 53b)에 접속된다. 더욱 라인 브레이크 다운(65)을 발생하고 있는 결함 소스 버스 라인(51b)이 교차부(65a, 65b)에 있어서 스페어 라인(53a, 53b)에 접속된다.
다음에, 스페어 라인(53a)상의 교차부(55a, 65a)의 사이의 예를들면 56a로 표시하는 점에서, 스페어 배선(53a)일 절단된다. 동일하게 라인(53b)상의 교차부(55b, 65b)사이의 56b에 표시하는 점에서, 스페어 라인(53b)가 절달된다. 더욱, 상기 회로 기판상에서 리드 아웃 라인(54a)에 접속된 접속용 라인이 접속된다. 동일하게, 리드 아웃 라인(54c)에 접속된 접속용 라인과 리드 아웃 라인(54d)에 접속된 접속용라인이 접속된다.
이와같이 하여, 2개소의 라인 브레이크 다운(55, 65)이 보정된다. 본 실시예에서는 상기와 같이 스페어 라인(53a, 53b)만을 사용하여 라인 브레이크 다운을 보정하는 방법이외에 스페어 라인(63a, 63b)만을 사용하는 것도 가능하다. 더욱, 모든 스페어 라인(53a, 53b, 63a, 63b)을 사용하여 보정할 수도 있다.
즉, 라인 브레이크 다운을 예를들면 스페어 라인(53a, 53b)을 사용하여 보정하고, 라인 브레이크 다운을 예를들면 스페어 라인(63a, 63b)를 사용하여 보정하는 방법이다. 이 경우에는 상기 56a 및 56b에 있어서의 스페어 라인(53a, 53b)의 절단은 불필요하다.
본 실시예에서는 상기 2개의 라인 브레이크 다운(55, 65)에 의해, 더욱 2개의 브레이크 다운(75, 85)(제 6c 도)가 소스 버스 라인(51)에 발생하고 있는 경우에도, 보정할 수가 있다. 이들 4개의 브레이크 다운을 보정하는 방법을 제 6c 도에 표시한다.
브레이크 다운(55, 65)이 제 6a 도와 동일하게, 스페어 라인(53a, 53b)을 사용하여 보정된후, 브레이크 다운(75, 85)일 스페어 라인(63a, 63b)을 사용하여 보정된다. 즉, 브레이크 다운(75)을 발생하고 있는 결합 소스 버스 라인(51a)이 교차부(75a, 75b)에 있어서, 각각 스페어 라인(63a, 63b)에 접속된다. 더욱, 브레이크 다운(85)을 발생하고 있는 결함 소스 버스 라인(51b)이 교차부(85a, 85b)에 있어, 스페어 라인(63a, 63b)에 접속된다.
다음은, 스페어 라인(63a)상의 교차부(75a, 85a)간의 66b로 표시하는 점에서, 스페어 라인(63b)이 절단된다. 더욱, 상기 회로 기판상에서 리드 아웃 라인(64a)에 접속된 접속용라인이 접속된다.
동일하게, 리드 아웃 배선(64c)에 접속된 접속용 라인과 리드 아웃 라인(64d)에 접속된 접속용 라인이 접속된다. 이와같이 하여 4개소의 브레이크 다운(55, 65, 75, 85)이 보정된다. 제 7 도는 본 발명의 타의 실시예의 평면도를 표시한다.
본 실시예에서는, 표시 도면(84)에 종횡으로 배치된 소스 버스 라인(51) 및 게이트 버스 라인(52)이 외부에 리드 아웃되어 있다. 소스 버스 라인(51)은 소스 버스 라인(78a∼78e, 79a-79e)로 되고, 게이트 버스 라인(52)은 게이트 버스라인(82a∼82c, 83a-83c)으로 된다.
소스 버스 라인(78a, 79a)의 한쪽의 단부에는, 소스 스페어 라인(76a, 86a)이 절연막을 통하여 교차하고 있다. 동일하게, 소스 버스 라인(78a, 79a)의 다른 한쪽의 단부에는 소스 스페어 라인(77a, 87a)이 절연막을 통하여 교차하고 있다. 다른 소스 버스 라인(78b∼78e, 79b∼79e)이 설정되어 있다.
더욱 본 실시예에서는, 게이트 버스 라인에 발생한 브레이크 다운을 보정하는 기능도 가지고 있다. 게이트 버스 라인(82a, 83a)의 한쪽의 단부에는, 게이트 스페어 라인(80a, 90a)이 절연막을 통하여 교차하고 있다. 게이트 버스 라인(82a, 83a)의 다른 한쪽의 단부에는, 게이트 스페어 라인(81a, 91a)이 절연막을 통하여 교차하고 있다.
타의 게이트 버스 라인(82b∼82c, 83b-83c)에도, 동일하게 교차하는 게이트 스페어 라인(80b∼80c, 90b∼90c, 81b∼81c, 91b∼91c)가 설치되어 있다. 본 실시예에 있어서는, 예를들면 1개의 구화를 구성하는 소스 버스 라인(78a,79a)상에 발생한 4개의 브레이크 다운을 소스 스페어 라인(76a, 77a, 86a, 87a)를 사용하여 보정할 수가 있다.
따라서, 본 실시예에서는, 표시 장치 전체에서 다른 소스 버스 라인(51)상에 생긴 20개소의 브레이크 다운을 보정할 수가 있다. 동일하게, 예를들면 1개의 구화를 구성하는 게이트 버스 라인(82a, 83a)상에 생긴 4개의 브레이크 다운을 게이트 스페어 라인(80a, 81a, 90a, 91a)을 사용하여 보정할 수가 있다.
따라서, 본 실시예에서는 표시 장치 전체에서 다른 게이트 버스 라인(52)상에 생긴 12개소의 브레이크 다운을 보정할 수가 있다. 본 실시예에서는 소스 버스 라인(51)을 5개의 구화로, 게이트 버스 라인(52)을 3개의 구화로 분할한 예를 표시했으나, 구화의 수를 증가하는 것에 의해, 더욱 많은 브레이크 다운을 보정할 수가 있다.
또, 본 실시예에서는 1개의 구화의 버스 라인에 2조(4개)의 스페어 라인이 설정된 예를 표시했으나, 스페어 라인을 증가하는 것에 의해, 더욱 많은 브레이크 다운을 보정할 수가 있다. 본 실시예의 매트릭스형 표시장치에서는, 많은 브레이크 다운이 보정될 수 있기때문에, 표시장치가 대형화되어 정세화 되어도, 표시장치의 양품율이 저하하는 일이 없다.
따라서, 본 실시예에 의하면 표시장치의 생산비를 저하하게 하는 것이 가능하다. 제 8a 도에 본 발명의 매트릭스형 표시장치에 사용되는 표시 전극 기판의 1예의 평면도를 표시한다. 1방향으로 병행하는 다수의 게이트 버스 라인(2)에 직교하고, 다수의 소스 버스 라인(101)이 병행하여 설정되어 있다.
소스 버스 라인(101)은 2조의 소스 버스 라인(101a, 101b)으로 되고, 소스 버스 라인(101a, 101b)은 각각 다른 드라이버 IC에 접속되어 있다. 게이트 버스 라인(102) 및 소스 버스 라인(101)은 절연막을 통하여 비도전 상태에서 교차하고 있다. 소스 버스 라인(101)의 양단부에는, 스페어 라인(103a, 113a,103b, 113b)이 절연막을 통하여 교차하고 있다.
스페어 라인(103a, 113a, 103b, 113b)은 게이트 버스 라인(102)에 평행으로 설정되어 있다. 스페어 라인(103a, 113a)의 양단부에는 리드 아웃 라인(104a, 104c)이 전기적으로 접속되어 있다. 리드 아웃 라인(104a, 104c)는 각각 표시 전극 기판 외부의 접속용 라인에 접속되어 있다. 동일하게, 스페어 라인(103b 및 113b)의 양단부에는 리드 아웃 라인(14b, 104d)이 전기적으로 접속되어 있다.
리드 아웃 라인(104b, 104d)은 각각 표시 전극 기판 외부 접속용 라인에 접속되어 있다. 제 8b 도에 제 8a 도의 기판에 접속되는 드라이버 필름의 1예를 평면도로 표시한다. 드라이버 필름(117)상에는 드라이버 IC(108)이 설정되어, 드라이버 IC(108)에서는 소스 버스 라인(101a)에 접속되는 소스 버스 접속 라인(109)가 설치되어 있다.
소스 버스 접속 라인(109)에 병행하여, 리드 아웃 라인(114a, 114b)이 설정되어 있다. 필름상의 리드 아웃 라인(104a, 104c)에 각각 접속되어 있다. 필름상라인(144a, 144b)의 타방의 단부(124b, 124d)는 각각 회로 기판(표시되지 않음)상에 인도된 라인에 접속되어 있다.
제 8a 도의 표시 전극 기판상의 더 한쪽의 소스 버스 라인(101b) 리드 아웃 라인(104, 104d)은 제 8b 도에 표시한 것과 같은 타의 드라이버 필름에 접속되어 있다. 리드 아웃 라인(104b, 104d)은 드라이버 필름상 라인을 통하여 상기 회로 기판상에 인도된다. 상기 회로 기판상에는 리드 아웃 라인(104a)에 접속된 접속용 라인과 해당 하드 아웃 라인(104a)과 소스 버스 라인(101)의 늘어나는 방향에 대향하는 리드 아웃 라인(104b)에 접속되었던 접속용 라인과는 후에 서로 접속될 수 있도록 배치되어 있다.
동일하게, 리드 아웃 라인(104c)에 접속된 라인과 해당 리드 아웃 라인(104c)과 소스 버스 라인(101)의 늘어나는 방향에 대향하는 리드 아웃 라인(104d)에 접속된 접속용 라인과는 후에 서로 접속될 수 있도록 상기 회로기판상에 배치된다.
제 8a 도에 표시하는 전극 기판에 있어서, 2개소의 브레이크 다운(105, 115)이 소스 버스 라인(101a, 101b)상에 발생하고 있는 경우에는, 스페어 라인(103a, 103b) 및 리드 아웃 라인(104a∼104d)을 사용하여 보정할 수가 있다. 우선, 제 4a 도의 기판과 동일하게, 브레이크 다운(105)을 발생하고 있는 결함 소스 버스 라인(101a) 이 교차부(105a, 105b)에 있어서, 각기 스페어 라인(103a, 113b)에 접속된다.
동일하게, 브레이크 다운(115)이 발생하고 있는 결함 소스 버스 라인(101b)이 교차부(115a, 115b)에 있어서, 스페어 라인(103a, 103b)에 접속된다. 다음에, 스페어 라인(103a)상의 교차부(105a, 115a)간의 예를들면 106a에 표시하는 점과 스페어 라인(103a)상의 예를들면 126a에 표시하는 점으로 스페어 라인(103a, 113a)가 절단된다.
동일하게, 스페어 라인(103b)상의 교차부(105b, 115b)간의 106b에 표시하는 점과, 스페어 라인(113b)상의 예를들면 126a에 표시하는 점에서, 스페어 라인(103b, 113b)가 절단된다. 더욱, 스페어 라인(103a, 113a)의 한쪽에서 단부에 접속된 리드 아웃 라인(104a)에 접속된 라인과, 스페어 라인(103b, 113b) 한쪽의 단부에 접속된 리드 아웃 라인(104b)에 접속된 라인이 상기 회로 기판상에서 접속된다.
동일하게, 스페어 라인(103a, 113a)의 다른쪽 단부에 접속된 리드 아웃 라인(104c)에 접속된 라인과 스페어 라인(103a, 113b)의 다른쪽 단부에 접속된 리드 아웃 라인(104d)에 접속된 라인이 상기 회로 기판상에 접속된다. 이와같이하여, 2개소의 브레이크 다운(105, 115)이 보정된다.
본 실시예에선, 상기와 같이 스페어 라인(103a, 103b)만을 사용하여 브레이크 다운을 보정한 예를 표시했으나, 스페어 라인(113a, 113b)만을 사용하여 보정하고 것도 가능하다. 상기와 같이, 결함 소스 버스 라인(101a)과 스페어 라인(103a, 103b)과의 접속 공정, 그리고 결함 소스 버스 라인(101b)과 스페어 라인(103a, 103b)과의 접속 공정을 경유하여도, 이들 사이가 전기적으로 접속되지 않을 경우, 또는 접속되어도 저항이 높은 경우가 있다.
이와같은 경우에는, 더욱 스페어 라인(113a,113b)을 사용하여 결함 버스 라인을 보정할 수가 있다. 제 8c도에, 제 8a 도의 표시 전극 기판을 더욱 스페어 라인(113a, 113b)을 사용하여 보정한 표시전극 기판을 표시한다.
제 8c 도의 표시 장치 전극 기판에서는 제 8a 도에 표시한 것과 같이, 결함 소스 버스 라인(101a)과 스페어 라인(103a, 103b)이 접속되어, 동일하게, 결합 소스 버스 라인(101b)과 스페어 라인(103a, 103b)이 접속되어 있다.
더욱, 제 8c 도의 기판에서는, 결함 소스 버스 라인(101a)과 스페어 라인(113a, 113b)이 교차부(135a, 135b)에서 각각 접속된다. 리드 아웃 라인(104a, 104b)사이, 및 리드 아웃 라인(104c, 104d)사이는, 상기와 같이 회로기판 상에서 전기적으로 접속되어 있기 때문에, 브레이크 다운(105)을 발생하고 있는 결함 소스 버스 라인(101a)의 양단부는, 스페어 라인(103a, 113a) 리드 아웃 라인(104c, 104d) 및 스페어 라인(103b, 113b)에 의해 전기적으로 접속된다.
동일하게, 브레이크 다운(115)을 발생하고 있는 결함 소스 버스 라인(101b)의 양단부는, 스페어 라인(103a, 113a), 리드 아웃 라인(104a, 104b), 및 스페어 라인(103b, 13b)에 의해 전기적으로 접속된다.
이와같이 결함 버스 라인의 양단부의 각각에 있어서 2개의 스페어 라인을 사용하는 것에 의해 2개소의 브레이크 다운을 확실하게 보정할 수가 있다. 제 9 도에 본 발명의 타의 실시예의 평면도를 표시한다.
본 실시예에서는 표시 화면(134)에 종횡으로 배치된 소스 버스 라인(161) 및 게이트 버스 라인(102)이 외부에 리드 아웃 된다.
소스 버스 라인(101)은 소스 버스 라인(128a∼128e, 129a∼129e)으로 구성된다.
소스 버스 라인(102)은 게이트 버스 라인(132a∼132c, 133a∼133c)으로 구성된다.
소스 버스 라인(128a, 129a)의 한쪽의 단부에는, 소스 스페어 라인(126a, 136a)가 절연막을 통하여 교차하고 있다.
소스 스페어 라인(126a, 136a)의 양단부에는, 리드 아웃 라인(151a, 153a)이 전기적으로 접속되어 있다.
동일하게, 소스 버스 라인(128a, 129a)의 더 한쪽의 단부에는, 소스 스페어 라인(127a, 137a)의 양단부에는, 리드 아웃 라인(152a, 154a)이 전기적으로 접속되어 있다.
타의 소스 버스 라인(28b∼28e, 29b∼29e)에도, 동일하게 교차하는 소스 스페어 라인(126b∼126e, 136b∼136e, 127b∼127e, 137b∼137e)이 각각 설치되어, 이들의 스페어 라인의 양단부에는 리드 아웃 라인(151b∼151e, 152b∼152e, 153b∼153e, 154b∼154e)이 전기적으로 접속되어 있다.
본 실시예의 표시 전극 기판은, 게이트 버스 라인에 발생한 브레이크 다운을 보정하는 기능도 가지고 있다.
게이트 버스 라인(132a, 133a)의 한쪽의 단부에는, 게이트 스페어 라인(130a, 140a)이 절연막을 통하여 교차하고 있다.
게이트 스페어 라인(130a, 140a)의 양단부에는, 리드 아웃 라인(161a, 163a)이 각각 전기적으로 접속되어 있다.
게이트 버스 라인(132a, 133a)의 더 한쪽의 단부에는, 게이트 스페어 라인(131a, 141a)이 절연막을 통하여 교차하고 있다.
게이트 스페어 라인(131a, 141a)의 양단부에는, 리드 아웃 라인(162a, 164a)이 각각 전기적으로 접속되어 있다.
타의 게이트 버스 라인(132b, 133b, 132c, 133c)에도 동일하게 교차하는 게이트 스페어 라인(130b, 140b, 131b, 141b, 130c, 140c, 131c, 141c)이 각각 설치되어, 이들의 스페어 라인이 양단부에는, 리드 아웃 라인(161b∼164b, 161c∼164c)이 전기적으로 접속되어 있다.
본 실시예에서는, 예를들면 1개의 구화를 형성하는 소스 버스 라인(128a, 129a)상에 발생한 2개의 브레이크 다운을 소스 스페어 라인(126a, 136a, 127a, 137a) 그리고 리드 아웃 라인(151a∼154a)을 사용하여 보정할 수가 있다.
따라서, 본 실시예에서는, 표시장치 전체에서 다른 소스 버스 라인(101)상에 발생한 10개소의 브레이크 다운을 보정할 수가 있다.
동일하게 예를들면 1개의 구화를 구성하는 게이트 버스 라인(132a, 133a)상에 생긴 2개의 브레이크 다운을 게이트 스페어 라인(130a, 140a, 131a, 141a) 그리고 리드 아웃 라인(161a∼164a)을 사용하여 보정할 수가 있다.
따라서 본 실시예에서는 표시장치 전체에서 다른 게이트 버스 라인(102)상에 생긴 6개소의 브레이크 다운을 보정할 수가 있다.
본 실시예에서도 결함 버스 라인의 양단부에 있어서 2개의 스페어 라인을 사용하는 것에 의해, 결함 버스 라인을 보다 확실히 보정할 수가 있다.
본 실시예에서는, 소스 버스 라인(101)을 5개의 구화로, 게이트 버스 라인(2)을 3개 구화로 분할한 예를 표시했으나, 구화의 수를 증가하는 것에 의해, 더욱 많은 브레이크 다운을 보정할 수가 있다.
또, 본 실시예에서는 1개의 구화의 버스 라인의 양단부의 각각에 2개의 스페어 라인이 설치된 예를 표시했으나, 스페어 라인을 증가하게 하는 것에 의해, 더욱 확실하게 브레이크 다운을 보정할 수가 있다.
제 10 도에 본 발명의 매트릭스형 표시장치에 사용되는 표시 전극 기판의 타의 실시예의 개략 평면도를 표시한다.
병행하는 다수의 게이트 버스 라인(202)상에 절연막이 전면(全面) 형성되어, 해절연막상에는 병행하는 다수의 소스 버스 라인(201)의 게이트 버스 라인(202)에 교차하여 설치되어 있다.
본 실시예에서는 소스 버스 라인(201)은 2개의 블록으로 분할되어 있다.
한쪽의 블록은 소스 버스 라인(201a, 201b)으로 구성되고, 더 한쪽의 블록은 소스 버스 라인(201c, 201d)으로 구성된다.
각 소스 버스 라인(201a∼d)은 각각 다른 드라이버 필름상에 인도되어, 다른 드라이버 IC에 접속되어 있다.
소스 버스 라인(201)의 한쪽의 단부의 하방에는, 스페어 라인(211, 212)이 상기 절연막을 통하여 교차하고 있다.
동일하게 소스 버스 라인(201)의 더 한쪽의 단부의 하방에는, 각각 스페어 라인(213, 214)이 절연막을 통하여 교차하고 있다.
이들의 스페어 라인(211, 212, 213, 214)은, 게이트 버스 라인(202)에 병행하여 설정되고, 게이트 버스 라인(202)과 동시에 형성된다.
스페어 라인(211, 212)상에는, 리드 아웃 라인(221, 222, 223, 224)이 상기 절연막을 통하여 교차하고 있다.
동일하게 스페어 라인(213, 214)상에는, 리드 아웃 라인(231, 232,233, 234)이 상기 절연막을 통하여 교차하고 있다.
리드 아웃 라인(221∼224), 및 리드 아웃 라인(231∼224)은, 스페어 라인(211, 212)과는 접속되어 있지 않다.
동일하게, 리드 아웃 라인(231∼234)은 스페어 라인(214, 214)과는 접속되어 있지 않다.
게이트 버스 라인(202) 및 소스 버스 라인(201)에 둘러싸인 구형의 각 영역에는, 화소 전극, 스위칭 소자로서 기능하는 TFT가 각각 설정되어 있으나 제 10 도에서는 간단을 위해 기재를 생략하고 있다.
이 기판과 대향 전극을 비치한 대향 기판과의 사이에 액정이 봉입되어, 매트릭스형 액정 표시 장치가 구성된다.
리드 아웃 라인(221, 222)과 소스 버스 라인(201a)과는 같은 드라이버 필름(도면에 표시되지 않음)상에 인도되어, 더욱 리드 아웃 라인(221, 222)은 회로 기판상에 인도된 접속용 라인에 접속되어 있다.
동일하게, 리드 아웃 라인(231, 232)과 소스 버스 라인(201b)과는 같은 드라이버 필름(표시되지 않음)상에 인도되어, 더욱, 리드 아웃 라인(211, 222)상에 인도되어, 더욱, 리드 아웃 라인(211, 222)에 접속된 접속용 라인은, 각각 리드 아웃 라인(221, 222)에 소스 버스 라인(201)의 늘어나는 방향에 대향하는 리드 아웃라인(231, 232)에 접속된 접속용 라인과, 회로 기판상에서 접속 가능하게 배설되어 있다.
동일하게, 리드 아웃 라인(223, 224), 그리고 리드 아웃 라인(233, 234)은 각각 소스 버스 라인(201c, 201d)이 접속되어 있는 드라이버 필름(표시되지 않음)을 통하여 회로 기판상에 인도된다.
리드 아웃 라인(223, 224)에 접속된 접속용 라인은, 각각 리드 아웃 라인(223, 224)과 소스 버스 라인(201)의 늘어나는 방향에 대향하는 리드 아웃 라인(233, 234)에 접속된 접속용 라인과 접속 가능하게 배설되어 있다.
본 실시예에 있어서, 소스 버스 라인(201)의 1개에 브레이크 다운 결함이 발생한 경우의 보정 방법의 1예를 이하에 표시한다.
제 10 도에 표시하는 것과 같이 소스 버스 라인(201b)에 브레이크 다운(205)이 발생하고 있는 경우에는, 결함 소스 버스 라인(201b)과 스페어 라인(212)이, 교차부(5a)에 있어, 레이저광 조사등에 의해 접속된다.
동일하게, 결함 소스 버스 라인(201b)과 스페어 라인(213)이 교차부(205b)에 있어서 접속된다.
다음은, 스페어 라인(212)과 리드 아웃 라인(221)이 레이저광 조사등에 의해 접속된다.
동일하게, 스페어 라인(213)과 리드 아웃 라인(231)이 접속된다.
더욱, 상기 회로 기판상에 있어서, 리드 아웃 라인(212, 213)에 접속된 2개의 접속용 라인이 전기적으로 접속된다.
이와 같이 5개소에서 전기적 접속을 행하는 것에 의해, 결함 소스 버스 라인(201b)의 브레이크 다운(205)의 양측 부분이, 회로 기판상의 접속용 라인을 통하여 전기적으로 접속된다.
본 실시예에서는 1개의 블록에 발생한 브레이크 다운 결함을 3개소까지 보정할 수 있다.
소스 버스 라인(201a, 201b)의 블록에 있어서, 3개소의 브레이크 다운 결함이 발생한 경우를 예를 든다.
상기의 브레이크 다운(205)에 가해, 제 10 도에 표시하는 것과 같이 브레이크 다운(215, 225)이 발생하고 있는 경우에는, 우선, 브레이크 다운(205)이 상기와 동일하게 보정된다.
동일하게 브레이크 다운(215)을 발생하고 있는 결함 소스 버스 라인(201a)과 리드 아웃 라인(212)이 교차부(215a)에 있어 레이저광 조사에 의해 접속된다.
다음은, 리드 아웃 라인(212, 213)과, 리드 아웃 라인(222, 232)이 각각 레이저광 조사에 의해 접속된 후에, 상기 회로 기판상에 있어서, 리드 아웃 라인(222, 232)에 접속된 2개의 접속용 라인이 전기적으로 접속된다.
더욱, 206a 및 206b에 표시하는 위치에 있어서, 각각 스페어 라인(212, 213)이 레이저광 조사에 의해 절단된다.
다음은, 브레이크 다운(205)을 발생하고 있는 결함 소스 버스 라인(201a)과 스페어 라인(211)이, 교차부(225a)에 있어 접속된다.
다음은, 스페어 라인(211, 214)과 리드 아웃 라인(223, 233)이 각각 레이저광 조사에 의해 접속된다.
더욱 상기 회로 기판상에 있어, 리드 아웃 라인(223, 233)에 접속된 2개의 접속용 라인이 접속된다.
상기와 같이, 결함 소스 버스 라인(201b)의 브레이크 다운(205)의 양측의 부분에는, 스페어 라인(212) 리드 아웃 라인(221, 231) 및 스페어 라인(213)에 의해 전기적으로 접속된다.
동일하게, 결함 소스 버스 라인(201a)의 브레이크 다운(215)의 양측의 부분은, 스페어 라인(212), 리드 아웃(222, 232) 및 스페어 라인(213)에 의해 전기적으로 접속된다.
본 실시예에서는 상기 3개소의 브레이크 다운 이외에 소스 버스 라인(201c, 201d)의 블록에 발생한 더욱더 1개소의 브레이크 다운이 보정될 수가 있다.
소스 버스 라인(201d)에 브레이크 다운(235)이 발생하고 있는 경우를 예로 든다.
우선, 결함 소스 버스 라인(201d)과, 스페어 라인(211, 214)이 각각 교차부(235a, 235b)에 있어 레이저광 조사에 의해 접속된다.
다음은, 스페어 라인(211, 214), 리드 아웃 라인(224, 234)이 각각 레이저광 조사에 의해 접속된다.
그리고, 상기 회로 기판상에 있어, 리드 아웃 라인(224, 234)에 접속된 2개이 접속용 라인이 전기적으로 접속된다.
더욱, 216a 및 216b에 표시하는 위치에 있어서, 각각 스페어 라인(211, 214)이 레이저광 조사에 의해 절단된다.
이와 같이 하여 결함 소스 버스 라인(201d)의 브레이크 다운(235)의 양측의 부분은, 스페어 라인(211), 리드 아웃 라인(224, 234) 및 스페어 라인(214)에 의해 전기적으로 접속된다.
본 실시예의 구성에 의하면, 한쪽의 블록에서는 3개소의 브레이크 다운을 보정할 수가 있다.
그러나, 한쪽의 블록에서 3개소의 브레이크 다운의 보정을 한 후는, 더 한쪽의 블록에서는 다만 1개소의 브레이크 다운을 보정할 수 있는 것이 된다.
본 실시예는 이점을 고려하면 이점이 작게 보인다. 그러나, 실제의 생산장면에서의 생산성을 고려하면, 한개의 표시 장치당 3개의 버스 라인을 보정하는 것이 한도가 된다.
따라서, 많은 결함 버스 라인을 보정할 수 있는 것에 의해, 브레이크 다운의 발생 개소에 의한 제약이 작은 편일 이점이 크다.
본 실시예에 있어서, 소스 버스 라인(201)의 양단부의 각각에, 더욱, 1개의 스페어 라인을 설정하면, 1블록당 4개소의 브레이크 다운 결함을 보정할 수 있다.
이와 같이 스페어 라인을 증가하여도, 보정할 수 있는 브레이크 다운 결함의 최대수는 리드 아웃 라인의 쌍의 수에 제한되어, 역시 4개소가 된다.
더욱, 리드 아웃 라인의 쌍의 수를 증가하게 하는 것에 의해 이 최대수를 크게할 수가 있다.
본 실시예에서는 소스 버스 라인을 보정하는 기능을 가지는 매트릭스형 표시장치에 대해 설명했으나, 본 발명은 게이트 버스 라인을 보정할 수 있는 구성으로도 할 수 있다.
더욱, 소스 버스 라인 및 게이트 버스 라인의 어느 것도 보정할 수 있는 구성으로 할 수 있다.
본 실시예에서는 소스 버스 라인에 브레이크 다운이 발생한 경우를 예로서 표시했으나, 본 발명에 의하면 소스 버스 라인과 게이트 버스 라인과의 사이의 리크(leak) 결함도 보정할 수 있다.
이와 같은 리크 결함이 발생한 경우에는, 리크 개소의 양단에 있어 이들의 버스 라인이 절단되어, 본 실시예와 동일하게 이 절단 개소가 보정된다.
본 실시예의 매트릭스형 표시장치에서는, 복수의 브레이크 다운 결함을 보정할 수가 있고, 그리고 그들의 발생 위치에 의한 제약이 작다.
따라서, 본 발명에 의하면 표시장치의 양품율이 향상하고, 표시장치의 코스트 다운에 기여할 수가 있다.
상기의 보기에서 액티브 매트릭스 방식의 표시방법만에 대해 언급했으나, 본 발명은 다른 방식의 표시장치에도 적용할 수가 있다.
재 11a 도에 본 발명의 매트릭스형 표시장치에 사용되는 표시 전극 기판의 개략 평면도를 표시한다.
본 실시예는, 버스 라인과 스페어 라인과의 사이의 절연 결함을 저감한 매트릭스형 표시장치이다.
제 11a 도에 표시하는 것과 같이, 1방향에 평행하여 주사선으로서 기능하는 다수의 게이트 버스 라인(301)에 직교하고, 신호선으로서의 기능하는 다수의 소스 버스 라인(303)이 평행으로 설치되어 있다. 게이트 버스 라인(301) 및 소스 버스 라인(303)은, 후술하는 게이트 절연막(313)을 통하여 비도전 상태에서 교차하고 있다.
게이트 버스 라인(301) 및 소스 버스 라인(303)에 둘러싸인 구형의 각 영역에는 화소 전극 및 TFT가 각각 설정되어 있으나, 제 11a 도에서는 그들의 기재를 생략하고 있다.
게이트 버스 라인(301) 및 소스 버스 라인(303)이 교차하고 있는 영역의 외주에는, 스페어 라인(302)이 설정되어 있다.
스페어 라인(302)은 게이트 버스 라인(301)에 평행하는 2개의 스페어 라인(302A, 302C) 그리고 소스 버스라인(303)에 평행하는 2개의 스페어 라인(302b, 302d)으로 구성된다.
이들 4개의 스페어 라인(302a∼d)은 서로 전기적으로 접속되어 있다.
제 11b 도에, 제 11a 도의 P점에 있어 게이트 버스 라인(301)에 따른 단면도를 표시한다.
유리기판(315)상에 Ta2O5, Al2O5, Si3N4등으로 구성되는 베이스 코우트막(base coat film)(305)이 전면에 퇴적되어, 베이스 코우트막(305)상에 스페어 라인(302b)이 패턴 형성되어 있다.
스페어 라인(302b, 302d)에는 양극 산화가 가능한 금속이 사용되고 있다.
본 실시예에서는 Ta 금속을 사용했다.
스페어 라인(302b, 302d)상에는 양극 산화막(304)이 형성되어 있다.
양극 산화막(304)은 Ta 금속의 스페어 라인(302)을 패터닝한 후, 과황산 암모늄등의 전해용액중에서 양극 산화하는 것에 의해 형성된다.
따라서, 양극 산화막(304)는 Ta2O5로 구성된다. 양극 산화막(304)상의 전면에 SINx 등으로 되는 절연막(317)이 퇴적되어, 게이트 버스 라인(301)이 양극 산화막(304) 및 절연막(317)을 통하여 스페어 라인(301b)에 교차하여 설정되어 있다.
게이트 버스 라인(301)은 Ta, Al, Mo, Ti등의 단층 또는 이들의 다층 금속층으로 구성된다.
더욱, 게이트 버스 라인(301)상의 전면에 보호막(316)이 형성되어 있다.
제 11c 도에, 제 11a 도의 Q점에 있어 소스 버스 라인(303)에 따른 단면도를 표시한다.
상기 베이스 코우트막(305)상에 절연막(317)이 전면에 퇴적되어 있다.
절연막(317)상에는 스페어 라인(302a)이 패턴형성되어, 스페어 라인(362a)상의 전면에 게이트 절연막(313)이 퇴적되어 있다.
본 실시예에서는 스페어 라인(302a, 302c)은 게이트 버스 라인(301)과 동시에 형성되어 있다.
스페어 라인(302a)상에는 게이트 절연막(313)을 통하여 소스 버스 라인(303)이 교차하고 있다.
더욱, 소스 버스 라인(303)상에는 상기의 보호막(316)이 전면에 형성되어 있다.
스페어 라인(302a)와 상기 제 11b 도에 표시하는 스페어 라인(302b)과는 절연막(317) 및 양극 산화막(304)에 설정된 수루홀(though-hole)(도면에 표시되지 않음)에 의해 전기적으로 접속되어 있다.
동일하게, 스페어 라인(302a, 302d, 302b, 302c, 302c, 302d)사이도 전기적으로 접속되어 있다.
본 실시예에서는 스페어 라인(302b, 302d)과, 게이트 버스 라인(301)과는 양극 산화막(304) 및 절연막(317)을 통하여 교차하고 있다.
스페어 라인(302b, 302d)과, 게이트 버스 라인(301)간에는 2층의 절연층을 개재하게 하는 것에 의해 스페어 라인(302b, 302d)과 게이트 버스 라인(301)과의 사이의 절연 결함의 발생이 저감된다.
제 12a 도에 본 발명의 타의 실시예에 사용되는 표시 전극 기판의 개략 평면도를 표시한다.
제 12b 도의 제 12a 도의 기판의 제조 공정을 표시한다.
제 12b 도에 표시하는 것과 같이, 본 실시예에서는 스페어 라인(302a, 302c, 301)은 한쪽의 단부에서 접속라인(318)에 의해 전기적으로 접속되어 있다.
본 실시예에서도 게이트 버스 라인(301), 스페어 라인(302a, 302c)은 금속에 의해 형성되어, 이들의 라인(301, 302)상에는 양극 산화막(304)이 형성되어 있다.
양극 산화막(304)은, 상기와 같이 기판을 과황산 암모늄등의 전체 용액중에 잠그어서 양극 산화를 행하는 것에 의해 형성된다.
양극 산화막(304)가 형성된 후, 이 표시 전극 기판의 완성전에 접속 라인(318)과 스페어 라인(302a, 302c) 및 게이트 버스 라인(301)과의 사이는 절단된다.
양극 산화막(304)상에는 게이트 절연막(313)이 전면에 퇴적되어, 게이트 절연막(313)상에는 게이트 버스 라인(301), 스페어 라인(302a, 302c)에 교차하고, 소스 버스 라인(303), 스페어 라인(302b, 302d)이 동시에 패턴형성된다(제 12a 도).
제 12a 도의 R점에 있어 게이트 버스 라인(301)에 따른 단면도를 제 12c 도에 표시한다. 유기 기판(315)상에 Ta105, Al205, Si3N4등으로 구성되는 베이스 코우트막(305)이 전면에 퇴적되어, 베이스 코드막(305)상에는 게이트 버스 라인(301)이 패턴 형성되어 있다. 게이트 버스 라인(301)상에는 상기의 양극 산화막(304)이 형성되어 있다. 양극 산화막(304)을 덮어 전면에 SINx등으로 되는 게이트 절연막(313)이 퇴적되어 있다. 스페어 라인(302b)은 게이트 절연막(313)을 통하여 게이트 버스 라인(301)과 교차하고 있다. 더욱 스페어 라인(302b)상의 전면에 보호막(316)이 형성되어 있다. 제 12a 도의 S점에 있어 소스 버스 라인(303)에 따른 단면도를 제 12d 도에 표시한다. 제 12c 도와 동일하게, 유리 기판(315)이 전면에 베이스 코우트막(305)가 퇴적되어, 베이스 코우트막(305)상에는 스페어 라인(302a)이 패턴 형성되어 있다. 스페어 라인(302a)상에는 상기 양극 산화막(304)이 형성되어 있다. 양극 산화막(304)를 덮어쓰고 기판(315)상의 전면에 게이트 절연막(313)이 퇴적되어, 게이트 절연막(313)상에는 소스 버스 라인(303)이 패턴 형성되어 있다. 더욱, 소스 버스 라인(303)상의 전면에 보호막(316)이 형성되어 있다. 본 실시예에서는 스페어 라인(302a∼d)이 교차하는 4개의 접속부(319a∼d)가 설정되어 있다. 이들의 접속부(319a∼d)에 있어, 스페어 라인(302a∼d)은 전기적으로 접속되어 있지 않다. 따라서, 이들의 스페어 라인(302a∼d)간에는, 게이트 절연막(313)이 개재하고 있다. 본 실시예에서는 게이트 버스 라인(301) 또는 소스 버스 라인(303)의 어느것이 브레이크 다운한 경우에는, 브레이크 다운한 버스 라인과 스페어 라인(302)이 접속되어, 더욱 4개의 접속부(319a∼d)내의 2개가 접속된다. 일예로서, 제 12a 도의 소스 버스 라인(303a)에 발생하고 있는 브레이크 다운(311)을 보정하는 경우를 든다.
우선, 브레이크 다운(311)을 발생하고 있는 소스 버스 라인(303a)과 스페어 라인(302a)과의 교차부(311a)에 레이저광이 조사되어, 해 소스 버스 라인(303a)과 스페어 라인(302a)이 접속된다. 동일하게, 교차부(311b)에 레이저광이 조사되어 소스 버스 라인(303a)과 스페어 라인(302c)이 접속된다. 다음은, 접속부(319b, 319c)에 레이저광이 조사되어 스페어 라인(302a, 302d, 302d)이 전기적으로 접속된다. 이것에 의해, 결함 소스 버스 라인(303a)의 브레이크 다운(311)의 양측의 부분이 스페어 라인(302a, 302d, 302c)에 의해 접속된다. 본 실시예에서는 제 12c 도에 표시하는 것과 같이, 스페어 라인(302b, 302d)과 게이트 버스 라인(301)과는 양극 산화막(304)과 게이트 절연막(313)과의 2층의 절연층을 통하여 교차하고 있다. 동일하게 제 12d 도에 표시하는 것과 같이, 스페어 라인(302a, 302c)과 소스 버스 라인(303)과는 양극 산화막(304)과 게이트 절연막(313)과의 2층 절연층을 통하여 교차하고 있다. 이들의 2층의 절연층에 의해, 스페어 라인(302)과 이들의 버스 라인(301, 303)간의 절연 결합의 발생이 저감되어 있다. 제 13a 도에 본 발명의 타의 실시예에 사용되는 표시 전극 기판의 개략 평면도를 표시한다. 제 13b 도에 제 13a 도의 기판의 제조공정을 표시한다. 또, 제 13c 도에 제 13a 도의 T점에 있어서 게이트 버스 라인(1)에 따른 단면도를 표시한다. 본 실시예에서는 스페어 라인(302a, 302b, 302c)은 게이트 버스 라인(301)과 동시에 베이스 코우트막(305)상에 형성되어 있다. 이들의 스페어 라인(302a, 302c), 및 게이트 버스 라인(301)은, 한쪽의 단부에서 접속 라인(318)에 의해 전기적으로 접속되어 있다(제 13b 도).
본 실시예에서도 게이트 버스 라인(301), 스페어 라인(302a, 302b, 302c)은 Ta금속에 의해 형성되어, 이들의 라인 상에는 양극 산화막(304)이 형성되어 있다. 양극 산화막(304)은, 상기와 같이 이 기판을 과황산암모늄등의 전해 용액중에 담그어서, 양극산화를 행하는 것에 의해 형성된다. 앙극 산화막(304)이 형성된후, 이 표시 전극 기판의 완성전에, 접속 라인(318)과 스페어 라인(302a, 302c) 및 게이트 버스 라인(301)과는 절단된다. 본 실시예에서는 게이트 버스 라인(301)의 접속 라인(318)에 접속되어 있지 않은 측의 단부에는 양극 산화에 앞서 프라스틱 코우트제가 도포되어 있고, 양극 산화막(304)이 형성되지 않도록 되어 있다. 양극 산화후에 이 프라스틱 코우트제는 제거된다. 양극 산화막(304)상에는 게이트 절연막(313)이 기판(315)의 전면에 걸쳐 퇴적되어, 상기 양극 산화막(304)이 형성되어 있지 않은 게이트 버스 라인(301)의 단부상의 게이트 절연막(313)이 에칭 제거되어, 제 13c 도에 표시하는 것과 같이 수루홀(320)이 설정되어 있다. 스페어 라인(302a, 302c) 및 게이트 버스 라인(301)에 직교하여, 게이트 절연막(313)상에 스페어 라인(302d) 및 소스 버스 라인(303), 게이트 버스 라인(301a)이 동시에 패턴 형성된다. 제 13a 도에서는, 게이트 버스 라인(301a)은 피선으로 표시되어 있다.
제 13c 도에 표시하는 것과 같이, 게이트 버스 라인(301a)의 한쪽의 단부는, 상기 수루홀(320)상에 형성되어 있다. 따라서, 본 실시예에서는 게이트 버스 라인(301)의 한쪽의 단부는, 수루홀(320)을 통하여 게이트 버스 라인(301a)접속되어 게이트 절연막(313)상에 끌어 내어져 있다. 또, 스페어 라인(302b)는 게이트 버스 라인(301a)의 하방에 위치하고, 스페어 라인(302fb)상에 형성된 양극 산화막(304)과 게이트 절연막(313)을 사이에 두고 게이트 버스 라인(301a)과 교차하고 있다. 상기 제 12a 도의 실시예와 동일하게, 제 13a 도에 표시하는 접속부(319b, 319c)에서는, 스페어 라인(302d, 302a, 302b)간에는 게이트 절연막(313)이 개시하고, 이들 사이에는 전기적으로 절연되어 있다. 본 실시예에서는 스페어 라인(302)을 사용하여 소스 버스 라인(303)상에 발생한 1개소의 브레이크 다운을 보정하는 경우에는, 접속부(319b, 319c)에의 접속은 불필요하다. 2개소의 브레이크 다운이 다른 소스 버스 라인(303)에 발생하고 있는 경우에는, 접속부(319b, 319c)에 있어 스페어 라인(302d, 302a, 302c)이 전기적으로 접속된다. 더욱 스페어 라인(302a, 302c)이 각각 적당한 위치에서 2분할 되어 브레이크 다운이 보정된다. 본 실시예에서는 스페어 라인(302a, 302c)과 소스 버스 라인(303)과의 사이, 그리고 스페어 라인(302b)과 게이트 버스 라인(301a)과의 사이에는 이들와 스페어 라인상에 형성된 양극 산화막(304)과, 게이트 절연막(313)이 개재하고 있다. 또, 게이트 버스 라인(301)와 스페어 라인(302d)과의 사이에는, 게이트 버스 라인(301)상에 형성된 양극 산화막(304)과, 게이트 절연막(313)이 개재한다.
이와같이, 본 실시예에서는 2층의 절연층에 의해, 스페어 라인(302)과 버스 라인과의 사이의 절연결함의 발생이 방지되어 있다. 제 14a 도 본 발명의 타의 실시예에 사용되는 표시 전극 기판의 개략 평면도를 표시한다. 본 실시예에서는 게이트 버스 라인(301)의 양단부에서 주사 신호가 인가된다. 따라서, 게이트 버스라인과 교차하는 스페어 라인은 불필요하다. 제 11a 도에 표시하는 실시예와 동일하게, 유리 기판상에 베이스 코우트막이 퇴적되어, 베이스 코우트막상에 게이트 버스 라인(301), 스페어 라인(302a, 302b) 및 접속 라인(표시되지 않음)이 형성된다. 게이트 버스 라인(301), 스페어 라인(302a, 302b) 및 접속 라인의 위에 양극 산화막(304)이 형성된후, 이 기판의 완성전에 접속 라인은 게이트 버스 라인(301), 및 스페어 라인(302a, 302b)은, 각각 리드 아웃 라인(306a, 306b, 306c, 306d)을 가지고 있다.
양극 산화막(304)상의 전면에 SINx등의 절연막이 퇴적되어 그위에서 소스 버스 라인(303)이 패턴 형성되어 있다. 본 실시예에서는 스페어 라인 302a와 302b는 표시 전극 기판상에서는 접속되지 않고, 교차하는 일도 없다. 스페어 라인(302a, 302b)은 각각 리드 아웃 라인(306a, 306b, 306c, 306d)을 통하여 소스 드라이버 필름상에 인도된다. 제 14b 도에 본 실시예에 사용되는 소스 드라이버 필름(307)상에는, 소스 드라이버 IC(308)가 설정되어 해 IC(308)에는 제 14a 도의 소스 버스 라인(303)에 접속된 소스 버스 접속 라인(310a, 310b)이 설정되어 있다. 필름상 라인(310a)의 한쪽의 단부(321b)는, 리드 아웃 라인(306b)는, 회로 기판상에 인도된 접속용 라인에 접속되어 있다. 동일하게, 리드 아웃 라인(306e, 306d)은, 제 14b 도에 표시한 것과 같은 소스 드라이버 필름상 라인에 인도되어, 더욱 회로 기판상의 접속용 라인에 각각 접속되어 있다 그리고, 리드 아웃 라인(306c)에 접속된 회로 기판상의 접속용 라인은, 상기 리드 아웃 라인(306a)에 접속된 접속용 라인과 전기적으로 접속되어 있다. 동일하게, 리드 아웃 라인(306d)에 접속된 회로 기판상의 라인은 리드 아웃 라인(306b)에 접속된 접속용 라인과 전기적으로 접속되어 있다. 동일하게, 리드 아웃 라인(306d)에 접속된 회로 기판상의 라인은 리드 아웃 라인(306b)에 접속된 접속용 라인과 전기적으로 접속되어 있다. 이와같이 하여, 스페어 라인 302a와 302b는 표시 전극 기판 외부의 회로 기판상에서 전기적으로 접속된다. 본 실시예에서는 스페어 라인(302a, 302b)과, 소스 버스 라인(303)과는 스페어 라인(302a, 302b)상에 형성된 양극 산화막과 더욱 그 위에 형성된 절연막을 통하여 교차하고 있다. 이와같이 2층의 절연층이 설치되어 있는 것에 의해 스페어 라인(302a, 302b)과, 소스 버스 라인(303)과의 사이의 절연 결합의 발생이 저감되어 있다.
이상에서 설명한 보기에서는 어느 스페어 라인(302a∼d)도 1방향으로 평행하는 버스 라인의 모두와 교차하고 있는 예를 표시했으나, 평행하는 버스 라인의 1부와만 교차하고 있는 구성으로 할 수도 있다. 보기의 매트릭스형 표시장치에서는, 버스 라인과 스페어 라인간의 절연결함의 발생이 저감되어 있다. 따라서, 본 발명에 의하면 표시장치의 양품율이 향상하고, 표시장치의 코스트가 저감된다.

Claims (9)

  1. 매트릭스상으로 배열된 회소 전극과, 해화소 전극간에 각각 1방향으로 열을 지어 종횡으로 배선된 주사선의 열 및 신호선의 열을 가지는 표시 전극 기판과, 해 주사선 및 해 신호선의 열의 적어도 한쪽의 열을 적어도 1부의 선의 양단부의 각각에 있어, 절연막을 통하여 교차하고 있는 스페어 라인과, 각각의 해 스페어 라인의 1단에 접속된 리드 아웃 라인을 비치하고, 각각의 해리드 아웃 라인이 해표시 전극 기판의 외부의 접속용 라인에 접속되어 해접속용 라인의 각각이 서로 접속 가능하게 배설되어 있는 매트릭스형 표시장치.
  2. 매트릭스상으로 배열된 회소 전극과, 해화소 전극간의 각각 1방향으로 열을 지어 종횡으로 배선된 주사선의 열 및 신호선의 열을 가지는 표시 전극 기판과, 해주사선 및 해신호선의 열의 적어도 한쪽의 열의 적어도 1부의 선의 양단부의 각각에 있어, 절연막을 통하여 교차하고 있는 스페어 라인과, 해스페어 라인의 양단의 각각에 접속된 리드 아웃 라인을 비치하고, 각각의 해리드 아웃 라인이 해표시 전극 기판의 외부의 접속용 라인에 접속되어, 해 1부의 선의 늘어나는 방향에 대향하는 리드 아웃 라인에 접속된 접속용 라인과 서로 접속 가능하게 배설되어 있는 매트릭스형 표시장치.
  3. 매트릭스상으로 배열된 회소 전극과, 해화소 전극의 사이에 각각 1방향으로 열을 지어 종횡으로 배선된 주사선의 열 및 신호선의 열을 가지는 표시 전극 기판과, 해주사선 및 해신호선의 열의 적어도 한쪽의 열의 적어도 1부의 선의 양단부에 있어, 절연막을 통하여 교차하는 복수의 스페어 라인과, 각 스페어 라인의 양단의 각각에 접속된 리드 아웃 라인을 비치하고, 각각의 해리드 아웃 라인이, 해표시 전극 기판의 외부의 접속용 라인에 접속되어, 해 1부의 선의 늘어나는 방향에 대향하는 리드 아웃 라인에 접속된 접속용 라인과 서로 접속 가능하게 배설되어 있는 매트릭스형 표시장치.
  4. 매트릭스상으로 배열된 회소 전극과, 해화소 전극의 사이에 각각 1방향으로 열을 지어 종횡으로 배선된 주사선의 열 및 신호선의 열을 가지는 표시 전극 기판과, 해주사선 및 해신호선의 열의 적어도 한쪽의 열의 적어도 1부의 선의 양단부의 각각에 있어, 절연막을 통하여 교차하는 복수의 스페어 라인과, 해 1부의 선의 각각의 단부에 교차하는 해복수의 스페어 라인의 양단에 접속된 리드 아웃 라인을 비치하고, 각각의 해리드 아웃 라인이, 해표시 전극 기판의 외부의 접속용 라인에 접속되어 해 1부의 선의 늘어나는 방향에 대향하는 리드 아웃 라인에 접속된 접속용 라인과 서로 접속 가능하게 배설되어 있는 매트릭스형 표시장치.
  5. 매트릭스상으로 배열된 회소 전극과 해화소 전극의 사이에 각각 1방향으로 열을 지어 종횡으로 배선된 주사선의 열 및 신호선의 열을 가지는 표시 전극 기판과, 해주사선 및 해신호선의 열의 적어도 한쪽의 열의 적어도 1부의 선의 양단부의 각각에 있어, 절연막을 통하여 교차하는 복수의 스페어 라인과, 해 1부의 선의 각각의 단부에 교차하는 해복수의 스페어 라인과 절연막을 사이에 두고 교차하는 복수의 리드 아웃 라인을 비치하고, 해 1부의 선의 한쪽의 단부에 교차하는 해복수의 스페어 라인과 해리드 아웃 라인의 각각이 해 1부의 선의 다른쪽의 단부에 교차하는 해복수의 스페어 라인과 교차하는 해리드 아웃 라인과, 해 1부의 선의 늘어나는 방향에 대향하여 쌍을 이루어, 해쌍을 이루는 리드 아웃 라인의 각각이 해표시 전극 기판의 외부의 접속용 라인에 접속되어, 해접속용 라인의 각각이 서로 접속 가능하게 배설되어 있는, 매트릭스형 표시장치.
  6. 매트릭스상으로 배열된 회소 전극과, 해화소 전극의 사이에 각각 1방향으로 열을 지어 종횡으로 배선된 주사선의 열 및 신호선의 열과, 해주사선 및 해신호선의 열의 적어도 한쪽의 열의 적어도 1부의 선의 양단부의 각각에 있어, 해 1부의 선과 적어도 2층의 절연막을 통하여 교차하는 스페어 라인과, 해 1부의 선의 늘어나는 방향에 대향하는 해스페어 라인의 단부의 사이를 전기적으로 접속하고, 동시에 해 1부의 선에 평행으로 늘어난 다른 스페어 라인을 비치한 매트릭스형 표시장치.
  7. 매트릭스상으로 배열된 회소 전극과, 해화소 전극의 사이에 각각 1방향으로 열을 지어 종횡으로 배선된 주사선의 열 및 신호선의 열과, 해주사선 및 해신호선의 열의 적어도 한쪽의 열의 적어도 1부의 선의 양단부의 각각에 있어, 해 1부의 선과 적어도 2층의 절연막을 통하여 교차하는 스페어 라인과 해 1부의 선의 늘어나는 방향에 대향하는 해스페어 라인의 단부의 각각과 비도전 상태에서 교차하고, 동치에 해 1부의 선에 평행으로 늘어난 다른 스페어 라인을 비치한 매트릭스형 표시장치
  8. 제 6 항에 있어서, 상기 다른 스페어 라인이 상기 주사선 및 상기 신호선의 다른쪽의 열도 적어도 2층의 절연막을 사이에 두고 교차하고 있는 매트릭스형 표시장치.
  9. 매트릭스상으로 배열된 회소 전극과, 해화소 전극의 사이에 각각 1방향에 열을 지어 종횡으로 배선된 주사선의 열 및 신호선의 열과, 해주사선 및 해신호선의 열의 적어도 한쪽의 열의 적어도 1부의 선의 양단부의 각각에 있어, 해 1부의 선과 적어도 2층의 절연막을 통하여 교차하는 스페어 라인과, 각각의 해스페어 라인의 1단에 접속된 리드 아웃 라인을 비치하고, 각각의 해리드 아웃 라인이 해표시 전극 기판의 외부의 접속용 라인에 접속되어, 해접속용 라인의 각각이 서로 접속 가능하게 배설되어 있는 매트릭스형 표시장치.
KR1019900009060A 1989-06-20 1990-06-20 매트릭스형 표시장치 KR930009099B1 (ko)

Applications Claiming Priority (15)

Application Number Priority Date Filing Date Title
JP1-157956 1989-06-20
JP1157956A JPH0323425A (ja) 1989-06-20 1989-06-20 マトリクス型表示装置
JP89-157956 1989-06-20
JP1224192A JP2523190B2 (ja) 1989-08-29 1989-08-29 マトリクス型表示装置
JP1224191A JPH0385524A (ja) 1989-08-29 1989-08-29 マトリクス型表示装置
JP1-224192 1989-08-29
JP1-224191 1989-08-29
JP89-224191 1989-08-29
JP89-224192 1989-08-29
JP1235991A JPH0398023A (ja) 1989-09-12 1989-09-12 マトリクス型表示装置
JP1-235991 1989-09-12
JP89-235991 1989-09-12
JP90-59406 1990-03-09
JP5940690A JP2573712B2 (ja) 1990-03-09 1990-03-09 マトリクス型表示装置
JP2-59406 1990-03-09

Publications (2)

Publication Number Publication Date
KR910001629A KR910001629A (ko) 1991-01-31
KR930009099B1 true KR930009099B1 (ko) 1993-09-22

Family

ID=27523508

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900009060A KR930009099B1 (ko) 1989-06-20 1990-06-20 매트릭스형 표시장치

Country Status (4)

Country Link
US (1) US5268678A (ko)
EP (1) EP0404528B1 (ko)
KR (1) KR930009099B1 (ko)
DE (1) DE69013239T2 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2916824B2 (ja) * 1991-05-31 1999-07-05 アルプス電気株式会社 液晶表示装置
EP0843196B1 (en) * 1992-12-10 2001-03-28 Sharp Kabushiki Kaisha Flat type display device and driving method and assembling method therefor
US5475246A (en) * 1993-12-20 1995-12-12 General Electric Company Repair line structure for thin film electronic devices
US5555001A (en) * 1994-03-08 1996-09-10 Prime View Hk Limited Redundant scheme for LCD display with integrated data driving circuit
JPH08179373A (ja) * 1994-12-26 1996-07-12 Sharp Corp 画像表示装置及びその欠陥修正方法
US5731803A (en) * 1995-12-21 1998-03-24 Xerox Corporation Array with light active units sized to eliminate artifact from size difference
US5608245A (en) * 1995-12-21 1997-03-04 Xerox Corporation Array on substrate with repair line crossing lines in the array
US6697037B1 (en) * 1996-04-29 2004-02-24 International Business Machines Corporation TFT LCD active data line repair
KR100242943B1 (ko) * 1997-05-30 2000-02-01 윤종용 수리선이 형성된 액정표시장치
DE19756082C2 (de) * 1997-12-17 1999-10-14 Bosch Gmbh Robert Verfahren zur Reparatur der Zeilen- und Spaltenleitungen einer Aktiv-Matrixflüssigkristallanzeigevorrichtung
US6730984B1 (en) * 2000-11-14 2004-05-04 International Business Machines Corporation Increasing an electrical resistance of a resistor by oxidation or nitridization
JP2002196352A (ja) * 2000-12-07 2002-07-12 Koninkl Philips Electronics Nv 予備配線を有する液晶表示装置
US20030025658A1 (en) * 2001-08-03 2003-02-06 Philips Electronics North America Corporation Redundant column drive circuitry for image display device
JP2003202846A (ja) * 2001-10-30 2003-07-18 Sharp Corp 表示装置およびその駆動方法
JP2003216062A (ja) * 2002-01-18 2003-07-30 Sharp Corp 表示装置
JP4255683B2 (ja) * 2002-03-25 2009-04-15 シャープ株式会社 ガラス配線基板の接続構造、および表示装置
TW586103B (en) * 2003-03-14 2004-05-01 Au Optronics Corp Reparation architecture for the driving circuit of a flat panel display device
JP4526415B2 (ja) * 2004-03-15 2010-08-18 シャープ株式会社 表示装置及び表示装置用ガラス基板
JP2008058337A (ja) * 2005-01-27 2008-03-13 Sharp Corp 表示装置、液晶表示装置、及び表示装置の製造方法
US8040308B2 (en) * 2005-08-12 2011-10-18 Sharp Kabushiki Kaisha Display device, liquid crystal display device, and method for manufacturing display device
US7267555B2 (en) * 2005-10-18 2007-09-11 Au Optronics Corporation Electrical connectors between electronic devices
CN101387774B (zh) * 2007-09-13 2011-06-29 奇景光电股份有限公司 液晶显示器及其故障排除方法与显示器中的信号传输方法
WO2014042074A1 (ja) 2012-09-13 2014-03-20 シャープ株式会社 液晶表示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6141126A (ja) * 1984-08-02 1986-02-27 Canon Inc 画像表示装置
US4688896A (en) * 1985-03-04 1987-08-25 General Electric Company Information conversion device with auxiliary address lines for enhancing manufacturing yield
FR2593629B1 (fr) * 1986-01-27 1988-03-18 Maurice Francois Ecran d'affichage a matrice active et a redondance lignes et colonnes
JPH0766253B2 (ja) * 1986-06-20 1995-07-19 松下電器産業株式会社 マトリクス型画像表示装置
JPS6424825A (en) * 1987-07-20 1989-01-26 Mitsubishi Gas Chemical Co Epoxy resin composition
US4840459A (en) * 1987-11-03 1989-06-20 General Electric Co. Matrix addressed flat panel liquid crystal display device with dual ended auxiliary repair lines for address line repair

Also Published As

Publication number Publication date
DE69013239D1 (de) 1994-11-17
DE69013239T2 (de) 1995-05-04
EP0404528B1 (en) 1994-10-12
US5268678A (en) 1993-12-07
EP0404528A2 (en) 1990-12-27
EP0404528A3 (en) 1991-10-09
KR910001629A (ko) 1991-01-31

Similar Documents

Publication Publication Date Title
KR930009099B1 (ko) 매트릭스형 표시장치
KR100278547B1 (ko) 액정표시패널, 액정표시장치 및 그 제조방법
KR100244449B1 (ko) 박막 트랜지스터 검사용 단락 배선을 갖는 액정 표시 장치와 그 제조 방법(liquid crystal display having shorting bar for testing tft and method for manufacturing the same)
KR100318539B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
US5731855A (en) Liquid crystal display device having a film for protecting interface between interlayer insulating film and underlying layer and manufacturing method thereof
KR20020005505A (ko) 매트릭스 어레이기판
JPH10123563A (ja) 液晶表示装置およびその欠陥修正方法
JPH10232412A (ja) アクティブマトリクス型液晶表示装置および画素欠陥修正方法
US6940579B2 (en) Liquid crystal display device and defect repairing method for the same
KR19990026575A (ko) 화소 결함 구제 구조를 갖는 액정 표시 장치용 박막 트랜지스터기판
JPH0713197A (ja) マトリックス型配線基板およびそれを用いた液晶表示装置
KR100520376B1 (ko) 액정 표시 장치
KR100375092B1 (ko) 액정표시장치 및 그 제조방법
JP2002090775A (ja) マトリクスアレイ基板
KR100318540B1 (ko) 액정표시장치및그제조방법
JP2003107526A (ja) 液晶表示パネル
KR100614322B1 (ko) 액정표시장치 및 그 제조방법
TWI699586B (zh) 陣列基板與其製造方法
JP2003043509A (ja) 液晶表示装置
JPH10104648A (ja) アクティブマトリクス基板及びその欠陥修正方法
KR100504566B1 (ko) 리던던시라인을갖는액정표시장치
KR100458834B1 (ko) 액정표시장치
KR970009047B1 (ko) 수리기능을 갖는 표시 소자 및 수리 방법
KR100535351B1 (ko) 박막 트랜지스터 액정표시장치
JPH1068960A (ja) 液晶パネルおよびその欠陥修正方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
E801 Decision on dismissal of amendment
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090910

Year of fee payment: 17

EXPY Expiration of term