JP2003043509A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2003043509A JP2003043509A JP2001231079A JP2001231079A JP2003043509A JP 2003043509 A JP2003043509 A JP 2003043509A JP 2001231079 A JP2001231079 A JP 2001231079A JP 2001231079 A JP2001231079 A JP 2001231079A JP 2003043509 A JP2003043509 A JP 2003043509A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- electrodes
- pixel
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 エッチング残渣を残存させず、これにより液
晶内の電界の乱れを防止する。 【解決手段】 液晶を介して対向配置される各基板のう
ち一方の基板ＳＵＢ１の液晶側の面の各画素領域に、一
方向に延在し該方向と交差する方向に並設される複数の
電極ＰＸから構成される電極を備え、前記複数の電極の
うち少なくとも一対の隣接する各電極の離間距離がその
一部において他の部分よりも狭く形成されている。
晶内の電界の乱れを防止する。 【解決手段】 液晶を介して対向配置される各基板のう
ち一方の基板ＳＵＢ１の液晶側の面の各画素領域に、一
方向に延在し該方向と交差する方向に並設される複数の
電極ＰＸから構成される電極を備え、前記複数の電極の
うち少なくとも一対の隣接する各電極の離間距離がその
一部において他の部分よりも狭く形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置に係
り、特に、いわゆる横電界方式と称される液晶表示装置
に関する。
り、特に、いわゆる横電界方式と称される液晶表示装置
に関する。
【０００２】
【従来の技術】横電界方式と称される液晶表示装置は、
液晶を介し対向配置される一対の基板のうち一方の基板
の液晶側の各画素領域に、画素電極とこの画素電極との
間に電界を生じせしめる対向電極を備え、前記電界のう
ち基板とほぼ平行な成分によって液晶の光透過率を制御
させるように構成されている。そして、これら画素電極
および対向電極は、たとえば、それぞれ一方向に延在し
該方向に交差する方向に交互に配置される帯状の複数の
電極からなっている。小さな駆動電圧で液晶の光透過率
を制御させるためには、画素電極と対向電極との離間距
離を小さくすることが好ましいからである。また、この
ような横電界方式をアクティブ・マトリクス型のものに
適用させたものとして、前記一方の透明基板の液晶側の
面に、そのｘ方向に延在しｙ方向に並設されたゲート信
号線とｙ方向に延在しｘ方向に並設されたドレイン信号
線とで囲まれる領域を各画素領域としている。そして、
これら各画素領域には、ゲート信号線からの走査信号に
よって作動されるスイッチング素子と、このスイッチン
グ素子を介してドレイン信号線からの映像信号が供給さ
れる前記画素電極と、前記映像信号に対して基準となる
信号が供給される前記対向電極とが備えられている。そ
して、このような構成は、いわゆるフォトリソグラフィ
技術による選択エッチング方法によって所定のパターン
で形成される導体層、半導体層、絶縁層等の各種の層を
積層させることによってなされている。
液晶を介し対向配置される一対の基板のうち一方の基板
の液晶側の各画素領域に、画素電極とこの画素電極との
間に電界を生じせしめる対向電極を備え、前記電界のう
ち基板とほぼ平行な成分によって液晶の光透過率を制御
させるように構成されている。そして、これら画素電極
および対向電極は、たとえば、それぞれ一方向に延在し
該方向に交差する方向に交互に配置される帯状の複数の
電極からなっている。小さな駆動電圧で液晶の光透過率
を制御させるためには、画素電極と対向電極との離間距
離を小さくすることが好ましいからである。また、この
ような横電界方式をアクティブ・マトリクス型のものに
適用させたものとして、前記一方の透明基板の液晶側の
面に、そのｘ方向に延在しｙ方向に並設されたゲート信
号線とｙ方向に延在しｘ方向に並設されたドレイン信号
線とで囲まれる領域を各画素領域としている。そして、
これら各画素領域には、ゲート信号線からの走査信号に
よって作動されるスイッチング素子と、このスイッチン
グ素子を介してドレイン信号線からの映像信号が供給さ
れる前記画素電極と、前記映像信号に対して基準となる
信号が供給される前記対向電極とが備えられている。そ
して、このような構成は、いわゆるフォトリソグラフィ
技術による選択エッチング方法によって所定のパターン
で形成される導体層、半導体層、絶縁層等の各種の層を
積層させることによってなされている。
【０００３】
【発明が解決しようとする課題】しかし、これらの各種
の層の選択エッチングによる作業が信頼性よく正確にな
されれば問題がないが、たとえば導体層の選択エッチン
グの際にそのエッチング残渣が残存していた場合には、
その段差によって液晶内に生じる電界を乱してしまうと
いう不都合が生じる。上述したように、画素電極と対向
電極の間に発生する電界のうち基板とほぼ平行な少ない
成分によって液晶を挙動させる横電界方式の場合、前記
残渣が少しでも残存していてもその影響は大きくなる。
本発明は、このような事情に基づいてなされたもので、
その目的は、エッチング残渣を残存させず、これにより
液晶内の電界の乱れを防止した液晶表示装置を提供する
ことにある。
の層の選択エッチングによる作業が信頼性よく正確にな
されれば問題がないが、たとえば導体層の選択エッチン
グの際にそのエッチング残渣が残存していた場合には、
その段差によって液晶内に生じる電界を乱してしまうと
いう不都合が生じる。上述したように、画素電極と対向
電極の間に発生する電界のうち基板とほぼ平行な少ない
成分によって液晶を挙動させる横電界方式の場合、前記
残渣が少しでも残存していてもその影響は大きくなる。
本発明は、このような事情に基づいてなされたもので、
その目的は、エッチング残渣を残存させず、これにより
液晶内の電界の乱れを防止した液晶表示装置を提供する
ことにある。
【０００４】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。 手段１．本発明による液晶表示装置は、たとえば、液晶
を介して対向配置される各基板のうち一方の基板の液晶
側の面の各画素領域に、一方向に延在し該方向と交差す
る方向に並設される複数の電極から構成される電極を備
え、前記複数の電極のうち少なくとも一対の隣接する各
電極の離間距離がその一部において他の部分よりも狭く
形成されていることを特徴とするものである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。 手段１．本発明による液晶表示装置は、たとえば、液晶
を介して対向配置される各基板のうち一方の基板の液晶
側の面の各画素領域に、一方向に延在し該方向と交差す
る方向に並設される複数の電極から構成される電極を備
え、前記複数の電極のうち少なくとも一対の隣接する各
電極の離間距離がその一部において他の部分よりも狭く
形成されていることを特徴とするものである。
【０００５】手段２．本発明による液晶表示装置は、た
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面の各画素領域に、一方向に延在し該
方向と交差する方向に並設される複数の電極から構成さ
れる電極を備え、前記複数の電極のうち一対の隣接する
各電極の離間距離がその一部において他の部分よりも狭
く形成されているとともに、前記各基板のうちいずれか
の基板に各画素領域を画する遮光膜が形成され、前記一
対の隣接する各電極の幅の狭い部分が該遮光膜と重畳さ
れていることを特徴とするものである。
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面の各画素領域に、一方向に延在し該
方向と交差する方向に並設される複数の電極から構成さ
れる電極を備え、前記複数の電極のうち一対の隣接する
各電極の離間距離がその一部において他の部分よりも狭
く形成されているとともに、前記各基板のうちいずれか
の基板に各画素領域を画する遮光膜が形成され、前記一
対の隣接する各電極の幅の狭い部分が該遮光膜と重畳さ
れていることを特徴とするものである。
【０００６】手段３．本発明による液晶表示装置は、た
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面の各画素領域に、一方向に延在し該
方向と交差する方向に並設される複数の電極から構成さ
れる電極を備え、前記複数の電極のうち一対の隣接する
各電極の離間距離が他の一対の隣接する各電極の離間距
離よりも小さく設定されていることを特徴とするもので
ある。
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面の各画素領域に、一方向に延在し該
方向と交差する方向に並設される複数の電極から構成さ
れる電極を備え、前記複数の電極のうち一対の隣接する
各電極の離間距離が他の一対の隣接する各電極の離間距
離よりも小さく設定されていることを特徴とするもので
ある。
【０００７】手段４．本発明による液晶表示装置は、た
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面の各画素領域に、一方向に延在し該
方向と交差する方向に並設される複数の電極から構成さ
れる電極を備え、前記複数の電極のうち一対の隣接する
各電極の離間距離が他の一対の隣接する各電極の離間距
離よりも小さく設定されているとともに、離間距離の小
さな一対の隣接する各電極間の領域の数は離間距離の大
きな一対の隣接する各電極間の領域の数よりも少なく設
定されていることを特徴とするものである。
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面の各画素領域に、一方向に延在し該
方向と交差する方向に並設される複数の電極から構成さ
れる電極を備え、前記複数の電極のうち一対の隣接する
各電極の離間距離が他の一対の隣接する各電極の離間距
離よりも小さく設定されているとともに、離間距離の小
さな一対の隣接する各電極間の領域の数は離間距離の大
きな一対の隣接する各電極間の領域の数よりも少なく設
定されていることを特徴とするものである。
【０００８】手段５．本発明による液晶表示装置は、た
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、その一方向に延在する複数のゲ
ート信号線と該方向と交差する方向に延在する複数のド
レイン信号線とで囲まれる領域を画素領域とし、これら
各画素領域に、ゲート信号線からの走査信号によって作
動するスイッチング素子と、このスイッチング素子を介
してドレイン信号線からの映像信号が供給される画素電
極と、この画素電極との間に電界を発生せしめる対向電
極とを備え、前記画素電極および対向電極はそれぞれ交
互に配置された帯状の複数の電極から構成され、前記各
対向電極は絶縁膜の上層に形成されて前記ドレイン信号
線を被うようにするものを有し、前記各画素電極は前記
絶縁膜の下層に形成され、前記複数の対向電極のうち一
対の隣接する各対向電極の離間距離が他の一対の隣接す
る各対向電極の離間距離よりも小さく設定されていると
ともに、離間距離の小さな一対の隣接する各電極間の領
域は離間距離の大きな一対の隣接する各電極間の領域の
間に位置づけられていることを特徴とするものである。
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、その一方向に延在する複数のゲ
ート信号線と該方向と交差する方向に延在する複数のド
レイン信号線とで囲まれる領域を画素領域とし、これら
各画素領域に、ゲート信号線からの走査信号によって作
動するスイッチング素子と、このスイッチング素子を介
してドレイン信号線からの映像信号が供給される画素電
極と、この画素電極との間に電界を発生せしめる対向電
極とを備え、前記画素電極および対向電極はそれぞれ交
互に配置された帯状の複数の電極から構成され、前記各
対向電極は絶縁膜の上層に形成されて前記ドレイン信号
線を被うようにするものを有し、前記各画素電極は前記
絶縁膜の下層に形成され、前記複数の対向電極のうち一
対の隣接する各対向電極の離間距離が他の一対の隣接す
る各対向電極の離間距離よりも小さく設定されていると
ともに、離間距離の小さな一対の隣接する各電極間の領
域は離間距離の大きな一対の隣接する各電極間の領域の
間に位置づけられていることを特徴とするものである。
【０００９】手段６．本発明による液晶表示装置は、た
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面の各画素領域に、一方向に延在し該
方向と交差する方向に並設される複数の電極から構成さ
れる電極を備え、前記画素領域の集合体からなる液晶表
示部の外側に、前記電極と同時に形成され、互いに対向
する導電層でそれらの離間距離が変化するパターンから
なる残渣検出用パターンが形成されていることを特徴と
するものである。
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面の各画素領域に、一方向に延在し該
方向と交差する方向に並設される複数の電極から構成さ
れる電極を備え、前記画素領域の集合体からなる液晶表
示部の外側に、前記電極と同時に形成され、互いに対向
する導電層でそれらの離間距離が変化するパターンから
なる残渣検出用パターンが形成されていることを特徴と
するものである。
【００１０】手段７．本発明による液晶表示装置によれ
ば、たとえば、液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面に、その一方向に延在する複
数のゲート信号線と該方向と交差する方向に延在する複
数のドレイン信号線とで囲まれる領域を画素領域とし、
これら各画素領域に、ゲート信号線からの走査信号によ
って作動するスイッチング素子と、このスイッチング素
子を介してドレイン信号線からの映像信号が供給される
画素電極と、この画素電極との間に電界を発生せしめる
対向電極とを備え、前記画素電極および対向電極はそれ
ぞれ交互に配置された帯状の複数の電極から構成され、
前記各対向電極は絶縁膜の上層に形成されて前記ドレイ
ン信号線を被うようにするものを有し、前記各画素電極
は前記絶縁膜の下層に形成され、前記対向電極はその上
層をエッチング速度の遅い層とし下層をエッチング速度
の速い層とした２層構造からなることを特徴とするもの
である。
ば、たとえば、液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面に、その一方向に延在する複
数のゲート信号線と該方向と交差する方向に延在する複
数のドレイン信号線とで囲まれる領域を画素領域とし、
これら各画素領域に、ゲート信号線からの走査信号によ
って作動するスイッチング素子と、このスイッチング素
子を介してドレイン信号線からの映像信号が供給される
画素電極と、この画素電極との間に電界を発生せしめる
対向電極とを備え、前記画素電極および対向電極はそれ
ぞれ交互に配置された帯状の複数の電極から構成され、
前記各対向電極は絶縁膜の上層に形成されて前記ドレイ
ン信号線を被うようにするものを有し、前記各画素電極
は前記絶縁膜の下層に形成され、前記対向電極はその上
層をエッチング速度の遅い層とし下層をエッチング速度
の速い層とした２層構造からなることを特徴とするもの
である。
【００１１】手段８．本発明による液晶表示装置によれ
ば、たとえば、液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面に、その一方向に延在する複
数のゲート信号線と該方向と交差する方向に延在する複
数のドレイン信号線とで囲まれる領域を画素領域とし、
これら各画素領域に、ゲート信号線からの走査信号によ
って作動するスイッチング素子と、このスイッチング素
子を介してドレイン信号線からの映像信号が供給される
画素電極と、この画素電極との間に電界を発生せしめる
対向電極とを備え、前記画素電極および対向電極はそれ
ぞれ交互に配置された帯状の複数の電極から構成され、
前記各対向電極は絶縁膜の上層に形成されて前記ドレイ
ン信号線を被うようにするものを有し、前記各画素電極
は前記絶縁膜の下層に形成され、前記対向電極は３層構
造からなり、真中の層をエッチング速度の遅い層とし上
層および下層をエッチング速度の速い層となっているこ
とを特徴とするものである。
ば、たとえば、液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面に、その一方向に延在する複
数のゲート信号線と該方向と交差する方向に延在する複
数のドレイン信号線とで囲まれる領域を画素領域とし、
これら各画素領域に、ゲート信号線からの走査信号によ
って作動するスイッチング素子と、このスイッチング素
子を介してドレイン信号線からの映像信号が供給される
画素電極と、この画素電極との間に電界を発生せしめる
対向電極とを備え、前記画素電極および対向電極はそれ
ぞれ交互に配置された帯状の複数の電極から構成され、
前記各対向電極は絶縁膜の上層に形成されて前記ドレイ
ン信号線を被うようにするものを有し、前記各画素電極
は前記絶縁膜の下層に形成され、前記対向電極は３層構
造からなり、真中の層をエッチング速度の遅い層とし上
層および下層をエッチング速度の速い層となっているこ
とを特徴とするものである。
【００１２】手段９．本発明による液晶表示装置によれ
ば、たとえば、液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面の各画素領域に、一方向に延
在し該方向と交差する方向に並設される複数の電極から
構成される電極を備え、この電極の下地層となる絶縁膜
の表面が前記電極をマスクとしてエッチングされている
ことを特徴とするものである。
ば、たとえば、液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面の各画素領域に、一方向に延
在し該方向と交差する方向に並設される複数の電極から
構成される電極を備え、この電極の下地層となる絶縁膜
の表面が前記電極をマスクとしてエッチングされている
ことを特徴とするものである。
【００１３】手段１０．本発明による液晶表示装置によ
れば、たとえば、液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面に、その一方向に延在する
複数のゲート信号線と該方向と交差する方向に延在する
複数のドレイン信号線とで囲まれる領域を画素領域と
し、これら各画素領域に、ゲート信号線からの走査信号
によって作動するスイッチング素子と、このスイッチン
グ素子を介してドレイン信号線からの映像信号が供給さ
れる画素電極と、この画素電極との間に電界を発生せし
める対向電極とを備え、前記画素電極および対向電極は
それぞれ交互に配置された帯状の複数の電極から構成さ
れ、前記各対向電極は絶縁膜の上層に形成されて前記ド
レイン信号線を被うようにするものを有し、前記各画素
電極は前記絶縁膜の下層に形成され、前記対向電極から
露出された前記絶縁膜はその表面が前記対向電極をマス
クとしてエッチングされていることを特徴とするもので
ある。
れば、たとえば、液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面に、その一方向に延在する
複数のゲート信号線と該方向と交差する方向に延在する
複数のドレイン信号線とで囲まれる領域を画素領域と
し、これら各画素領域に、ゲート信号線からの走査信号
によって作動するスイッチング素子と、このスイッチン
グ素子を介してドレイン信号線からの映像信号が供給さ
れる画素電極と、この画素電極との間に電界を発生せし
める対向電極とを備え、前記画素電極および対向電極は
それぞれ交互に配置された帯状の複数の電極から構成さ
れ、前記各対向電極は絶縁膜の上層に形成されて前記ド
レイン信号線を被うようにするものを有し、前記各画素
電極は前記絶縁膜の下層に形成され、前記対向電極から
露出された前記絶縁膜はその表面が前記対向電極をマス
クとしてエッチングされていることを特徴とするもので
ある。
【００１４】
【発明の実施の形態】以下、本発明による液晶表示装置
の実施例を図面を用いて説明をする。 実施例１． 《等価回路》図２は、本発明による液晶表示装置の一実
施例を示す等価回路図である。同図は等価回路である
が、実際の幾何学的配置に対応したものとなっている。
の実施例を図面を用いて説明をする。 実施例１． 《等価回路》図２は、本発明による液晶表示装置の一実
施例を示す等価回路図である。同図は等価回路である
が、実際の幾何学的配置に対応したものとなっている。
【００１５】液晶を介して互いに対向配置される一対の
透明基板ＳＵＢ１、ＳＵＢ２があり、該液晶は一方の透
明基板ＳＵＢ１に対する他方の透明基板ＳＵＢ２の固定
を兼ねるシール材ＳＬによって封入されている。
透明基板ＳＵＢ１、ＳＵＢ２があり、該液晶は一方の透
明基板ＳＵＢ１に対する他方の透明基板ＳＵＢ２の固定
を兼ねるシール材ＳＬによって封入されている。
【００１６】シール材ＳＬによって囲まれた前記一方の
透明基板ＳＵＢ１の液晶側の面には、そのｘ方向に延在
しｙ方向に並設されたゲート信号線ＧＬとｙ方向に延在
しｙ方向に並設されたドレイン信号線ＤＬとが形成され
ている。
透明基板ＳＵＢ１の液晶側の面には、そのｘ方向に延在
しｙ方向に並設されたゲート信号線ＧＬとｙ方向に延在
しｙ方向に並設されたドレイン信号線ＤＬとが形成され
ている。
【００１７】各ゲート信号線ＧＬと各ドレイン信号線Ｄ
Ｌとで囲まれた領域は画素領域を構成するとともに、こ
れら各画素領域のマトリクス状の集合体は液晶表示部Ａ
Ｒを構成するようになっている。
Ｌとで囲まれた領域は画素領域を構成するとともに、こ
れら各画素領域のマトリクス状の集合体は液晶表示部Ａ
Ｒを構成するようになっている。
【００１８】また、ｘ方向に並設される各画素領域のそ
れぞれにはそれら各画素領域内に走行された共通の対向
電圧信号線ＣＬが形成されている。この対向電圧信号線
ＣＬは各画素領域の後述する対向電極ＣＴに映像信号に
対して基準となる電圧を供給するための信号線となるも
のである。
れぞれにはそれら各画素領域内に走行された共通の対向
電圧信号線ＣＬが形成されている。この対向電圧信号線
ＣＬは各画素領域の後述する対向電極ＣＴに映像信号に
対して基準となる電圧を供給するための信号線となるも
のである。
【００１９】各画素領域には、その片側のゲート信号線
ＧＬからの走査信号によって作動される薄膜トランジス
タＴＦＴと、この薄膜トランジスタＴＦＴを介して片側
のドレイン信号線ＤＬからの映像信号が供給される画素
電極ＰＸが形成されている。この画素電極ＰＸは、前記
対向電圧信号線ＣＬと接続された対向電極ＣＴとの間に
電界を発生させ、この電界によって液晶の光透過率を制
御させるようになっている。
ＧＬからの走査信号によって作動される薄膜トランジス
タＴＦＴと、この薄膜トランジスタＴＦＴを介して片側
のドレイン信号線ＤＬからの映像信号が供給される画素
電極ＰＸが形成されている。この画素電極ＰＸは、前記
対向電圧信号線ＣＬと接続された対向電極ＣＴとの間に
電界を発生させ、この電界によって液晶の光透過率を制
御させるようになっている。
【００２０】前記ゲート信号線ＧＬのそれぞれの一端は
前記シール材ＳＬを超えて延在され、その延在端は垂直
走査駆動回路Ｖの出力端子が接続される端子を構成する
ようになっている。また、前記垂直走査駆動回路Ｖの入
力端子は液晶表示パネルの外部に配置されたプリント基
板からの信号が入力されるようになっている。
前記シール材ＳＬを超えて延在され、その延在端は垂直
走査駆動回路Ｖの出力端子が接続される端子を構成する
ようになっている。また、前記垂直走査駆動回路Ｖの入
力端子は液晶表示パネルの外部に配置されたプリント基
板からの信号が入力されるようになっている。
【００２１】垂直走査駆動回路Ｖは複数個の半導体装置
からなり、互いに隣接する複数のゲート信号線ＧＬどう
しがグループ化され、これら各グループ毎に一個の半導
体装置があてがわれるようになっている。
からなり、互いに隣接する複数のゲート信号線ＧＬどう
しがグループ化され、これら各グループ毎に一個の半導
体装置があてがわれるようになっている。
【００２２】同様に、前記ドレイン信号線ＤＬのそれぞ
れの一端は前記シール材ＳＬを超えて延在され、その延
在端は映像信号駆動回路Ｈｅの出力端子が接続される端
子を構成するようになっている。また、前記映像信号駆
動回路Ｈｅの入力端子は液晶表示パネルの外部に配置さ
れたプリント基板からの信号が入力されるようになって
いる。
れの一端は前記シール材ＳＬを超えて延在され、その延
在端は映像信号駆動回路Ｈｅの出力端子が接続される端
子を構成するようになっている。また、前記映像信号駆
動回路Ｈｅの入力端子は液晶表示パネルの外部に配置さ
れたプリント基板からの信号が入力されるようになって
いる。
【００２３】この映像信号駆動回路Ｈｅも複数個の半導
体装置からなり、互いに隣接する複数のドレイン信号線
どうしがグループ化され、これら各グループ毎に一個の
半導体装置があてがわれるようになっている。
体装置からなり、互いに隣接する複数のドレイン信号線
どうしがグループ化され、これら各グループ毎に一個の
半導体装置があてがわれるようになっている。
【００２４】また、ｘ方向に併設された各画素領域に共
通な前記対向電圧信号線ＣＬはたとえば図中右側の端部
で共通に接続され、その接続線はシール材ＳＬを超えて
延在され、その延在端において端子ＣＴＭを構成してい
る。この端子ＣＴＭからは映像信号に対して基準となる
電圧が供給されるようになっている。
通な前記対向電圧信号線ＣＬはたとえば図中右側の端部
で共通に接続され、その接続線はシール材ＳＬを超えて
延在され、その延在端において端子ＣＴＭを構成してい
る。この端子ＣＴＭからは映像信号に対して基準となる
電圧が供給されるようになっている。
【００２５】前記各ゲート信号線ＧＬは、垂直走査回路
Ｖからの走査信号によって、その一つが順次選択される
ようになっている。また、前記各ドレイン信号線ＤＬの
それぞれには、映像信号駆動回路Ｈｅによって、前記ゲ
ート信号線ＧＬの選択のタイミングに合わせて映像信号
が供給されるようになっている。
Ｖからの走査信号によって、その一つが順次選択される
ようになっている。また、前記各ドレイン信号線ＤＬの
それぞれには、映像信号駆動回路Ｈｅによって、前記ゲ
ート信号線ＧＬの選択のタイミングに合わせて映像信号
が供給されるようになっている。
【００２６】《画素の構成》図１は前記画素領域の構成
の一実施例を示す平面図である。また、図３は図１のII
I−III線における断面図である。透明基板ＳＵＢ１の液
晶側の面に、まず、ｘ方向に延在しｙ方向に並設される
一対のゲート信号線ＧＬが形成されている。これらゲー
ト信号線ＧＬと後述の一対のドレイン信号線ＤＬで囲ま
れる領域を画素領域として構成するようになっている。
の一実施例を示す平面図である。また、図３は図１のII
I−III線における断面図である。透明基板ＳＵＢ１の液
晶側の面に、まず、ｘ方向に延在しｙ方向に並設される
一対のゲート信号線ＧＬが形成されている。これらゲー
ト信号線ＧＬと後述の一対のドレイン信号線ＤＬで囲ま
れる領域を画素領域として構成するようになっている。
【００２７】このようにゲート信号線ＧＬが形成された
透明基板の表面にはたとえばＳｉＮからなる絶縁膜ＧＩ
が該ゲート信号線ＧＬをも被って形成されている。この
絶縁膜ＧＩは、後述のドレイン信号線ＤＬの形成領域に
おいては前記ゲート信号線ＧＬに対する層間絶縁膜とし
ての機能を、後述の薄膜トランジスタＴＦＴの形成領域
においてはそのゲート絶縁膜としての機能を、後述の容
量素子Ｃａｄｄの形成領域においてはその誘電体膜とし
ての機能を有するようになっている。
透明基板の表面にはたとえばＳｉＮからなる絶縁膜ＧＩ
が該ゲート信号線ＧＬをも被って形成されている。この
絶縁膜ＧＩは、後述のドレイン信号線ＤＬの形成領域に
おいては前記ゲート信号線ＧＬに対する層間絶縁膜とし
ての機能を、後述の薄膜トランジスタＴＦＴの形成領域
においてはそのゲート絶縁膜としての機能を、後述の容
量素子Ｃａｄｄの形成領域においてはその誘電体膜とし
ての機能を有するようになっている。
【００２８】そして、この絶縁膜ＧＩの表面であって、
前記ゲート信号線ＧＬの一部に重畳するようにしてたと
えばアモルファスＳｉからなる半導体層ＡＳが形成され
ている。この半導体層ＡＳは、薄膜トランジスタＴＦＴ
のそれであって、その上面にドレイン電極ＳＤ１および
ソース電極ＳＤ２を形成することにより、ゲート信号線
ＧＬの一部をゲート電極とする逆スタガ構造のＭＩＳ型
トランジスタを構成することができる。
前記ゲート信号線ＧＬの一部に重畳するようにしてたと
えばアモルファスＳｉからなる半導体層ＡＳが形成され
ている。この半導体層ＡＳは、薄膜トランジスタＴＦＴ
のそれであって、その上面にドレイン電極ＳＤ１および
ソース電極ＳＤ２を形成することにより、ゲート信号線
ＧＬの一部をゲート電極とする逆スタガ構造のＭＩＳ型
トランジスタを構成することができる。
【００２９】ここで、前記ドイレン電極ＳＤ１およびソ
ース電極ＳＤ２はドレイン信号線ＤＬの形成の際に同時
に形成されるようになっている。すなわち、y方向に延
在されx方向に並設されるドレイン信号線ＤＬが形成さ
れ、その一部が前記半導体層ＡＳの上面にまで延在され
てドレイン電極ＳＤ１が形成され、また、このドレイン
電極ＳＤ１と薄膜トランジスタＴＦＴのチャネル長分だ
け離間されてソース電極ＳＤ２が形成されている。
ース電極ＳＤ２はドレイン信号線ＤＬの形成の際に同時
に形成されるようになっている。すなわち、y方向に延
在されx方向に並設されるドレイン信号線ＤＬが形成さ
れ、その一部が前記半導体層ＡＳの上面にまで延在され
てドレイン電極ＳＤ１が形成され、また、このドレイン
電極ＳＤ１と薄膜トランジスタＴＦＴのチャネル長分だ
け離間されてソース電極ＳＤ２が形成されている。
【００３０】このソース電極ＳＤ２は半導体層ＡＳ面か
ら画素領域側の絶縁膜ＧＩの上面に至るまで延在され画
素電極ＰＸを構成するようになっている。この画素電極
ＰＸは画素領域をたとえば図中ｙ方向に延在するたとえ
ば２本の電極群から構成され、これら各電極は画素領域
の上部で互いに接続されている。
ら画素領域側の絶縁膜ＧＩの上面に至るまで延在され画
素電極ＰＸを構成するようになっている。この画素電極
ＰＸは画素領域をたとえば図中ｙ方向に延在するたとえ
ば２本の電極群から構成され、これら各電極は画素領域
の上部で互いに接続されている。
【００３１】なお、これら各画素電極ＰＸはその延在方
向に沿っていくつかの屈曲部が形成され、これによりい
わゆるジグザグ状のパターンとして形成されている。こ
のようにした理由はいわゆるマルチドメイン方式を採用
しているもので、その詳述は対向電極ＣＴの説明の際に
する。
向に沿っていくつかの屈曲部が形成され、これによりい
わゆるジグザグ状のパターンとして形成されている。こ
のようにした理由はいわゆるマルチドメイン方式を採用
しているもので、その詳述は対向電極ＣＴの説明の際に
する。
【００３２】さらに、各画素電極ＰＸの接続部にはその
一部がゲート信号線ＧＬに重畳されるように形成され、
それらの間の絶縁膜ＧＩを誘電体膜とする容量素子Ｃａ
ｄｄが形成されている。この容量素子Ｃａｄｄは画素電
極ＰＸに映像信号が供給された場合にそれを長く蓄積す
るため等の機能を有する。なお、この画素電極ＰＸの材
料としては、たとえばＩＴＯ(Indium Tin Oxide)等の透
光性の導電体あるいは金属等の非透光性の導電体であっ
てもよい。
一部がゲート信号線ＧＬに重畳されるように形成され、
それらの間の絶縁膜ＧＩを誘電体膜とする容量素子Ｃａ
ｄｄが形成されている。この容量素子Ｃａｄｄは画素電
極ＰＸに映像信号が供給された場合にそれを長く蓄積す
るため等の機能を有する。なお、この画素電極ＰＸの材
料としては、たとえばＩＴＯ(Indium Tin Oxide)等の透
光性の導電体あるいは金属等の非透光性の導電体であっ
てもよい。
【００３３】また、半導体層ＡＳとドレイン電極ＳＤ１
およびソース電極ＳＤ２との界面には、図示されていな
いが、高濃度の不純物がドープされた薄い層が形成さ
れ、この層はコンタクト層として機能するようになって
いる。
およびソース電極ＳＤ２との界面には、図示されていな
いが、高濃度の不純物がドープされた薄い層が形成さ
れ、この層はコンタクト層として機能するようになって
いる。
【００３４】このコンタクト層は、たとえば半導体層Ａ
Ｓの形成時に、その表面にすでに高濃度の不純物層が形
成されており、その上面に形成したドレイン電極ＳＤ１
およびソース電極ＳＤ２のパターンをマスクとしてそれ
から露出された前記不純物層をエッチングすることによ
って形成することができる。
Ｓの形成時に、その表面にすでに高濃度の不純物層が形
成されており、その上面に形成したドレイン電極ＳＤ１
およびソース電極ＳＤ２のパターンをマスクとしてそれ
から露出された前記不純物層をエッチングすることによ
って形成することができる。
【００３５】このように薄膜トランジスタＴＦＴ、ドイ
レン信号線ＤＬ、ドレイン電極ＳＤ１、およびソース電
極ＳＤ２が形成された透明基板ＳＵＢ１の表面には保護
膜ＰＳＶが形成されている。この保護膜ＰＳＶは前記薄
膜トランジスタＴＦＴの液晶との直接の接触を回避する
膜で、該薄膜トランジスタＴＦＴの特性劣化を防止せん
とするようになっている。
レン信号線ＤＬ、ドレイン電極ＳＤ１、およびソース電
極ＳＤ２が形成された透明基板ＳＵＢ１の表面には保護
膜ＰＳＶが形成されている。この保護膜ＰＳＶは前記薄
膜トランジスタＴＦＴの液晶との直接の接触を回避する
膜で、該薄膜トランジスタＴＦＴの特性劣化を防止せん
とするようになっている。
【００３６】この保護膜ＰＳＶの材料としては、たとえ
ばＳｉＮ等のような無機材料層、樹脂等の有機材料層、
あるいは無機材料層と有機材料層の順次積層体であって
もよい。保護膜ＰＳＶとして有機材料層を用いること
で、ドレイン信号線ＤＬと後述する対向電極ＣＴとの間
の容量を小さくできる効果を奏する。
ばＳｉＮ等のような無機材料層、樹脂等の有機材料層、
あるいは無機材料層と有機材料層の順次積層体であって
もよい。保護膜ＰＳＶとして有機材料層を用いること
で、ドレイン信号線ＤＬと後述する対向電極ＣＴとの間
の容量を小さくできる効果を奏する。
【００３７】保護膜ＰＳＶの上面には対向電極ＣＴが形
成されている。この対向電極ＣＴは平面的に観て、前記
各画素電極ＰＸの間をｙ方向に延在する対向電極、この
対向電極に対してそれぞれ前記各画素電極ＰＸを間にし
て配置される各対向電極の合計３本の電極群から構成さ
れている。
成されている。この対向電極ＣＴは平面的に観て、前記
各画素電極ＰＸの間をｙ方向に延在する対向電極、この
対向電極に対してそれぞれ前記各画素電極ＰＸを間にし
て配置される各対向電極の合計３本の電極群から構成さ
れている。
【００３８】これらの電極群のうちドレイン信号線ＤＬ
に隣接する対向電極ＣＴはこの画素領域に隣接する他の
画素領域に形成される対向電極ＣＴであって前記ドレイ
ン信号線ＤＬに隣接する対向電極ＣＴと該ドレイン信号
線ＤＬを被うようにして互いに接続されている。
に隣接する対向電極ＣＴはこの画素領域に隣接する他の
画素領域に形成される対向電極ＣＴであって前記ドレイ
ン信号線ＤＬに隣接する対向電極ＣＴと該ドレイン信号
線ＤＬを被うようにして互いに接続されている。
【００３９】換言すれば、ドレイン信号線ＤＬはその上
方の層において対向電極ＣＴと重畳され、該対向電極Ｃ
Ｔの幅は該ドレイン信号線ＤＬを充分被うようにして幅
広に構成されることになる。
方の層において対向電極ＣＴと重畳され、該対向電極Ｃ
Ｔの幅は該ドレイン信号線ＤＬを充分被うようにして幅
広に構成されることになる。
【００４０】このようにした理由は、ドレイン信号線Ｄ
Ｌからの電気力線は該対向電極ＣＴに終端されやすく構
成し、これにより該電気力線が画素電極ＰＸに終端させ
ないようにしている。画素電極ＰＸに電気力線が終端し
た場合にそれがノイズとなってしまうからである。
Ｌからの電気力線は該対向電極ＣＴに終端されやすく構
成し、これにより該電気力線が画素電極ＰＸに終端させ
ないようにしている。画素電極ＰＸに電気力線が終端し
た場合にそれがノイズとなってしまうからである。
【００４１】また、これら各対向電極ＣＴは、画素電極
ＰＸと同様に、その延在方向に沿っていくつかの屈曲部
が設けられ、画素電極ＰＸと平行配置を保持したまま
で、それらがジグザグ状に延在するように構成されてい
る。
ＰＸと同様に、その延在方向に沿っていくつかの屈曲部
が設けられ、画素電極ＰＸと平行配置を保持したまま
で、それらがジグザグ状に延在するように構成されてい
る。
【００４２】いわゆるマルチドメイン方式を採用した構
成となっている。すなわち、液晶はその分子配列が同じ
状態でも、透明基板に入射する光の入射方向によって透
過光の偏光状態が変化するので、入射方向に対応して光
の透過率が異なってしまう。
成となっている。すなわち、液晶はその分子配列が同じ
状態でも、透明基板に入射する光の入射方向によって透
過光の偏光状態が変化するので、入射方向に対応して光
の透過率が異なってしまう。
【００４３】このような液晶表示装置の視角依存性は視
角方向に対し視点を斜めに傾けると、輝度の逆転現象を
引き起こすことになり、カラー表示の場合に画像が色づ
くという表示特性を有する。
角方向に対し視点を斜めに傾けると、輝度の逆転現象を
引き起こすことになり、カラー表示の場合に画像が色づ
くという表示特性を有する。
【００４４】このため、各電極の屈曲点を結んだ仮想の
線を境にし一方の領域と他方の領域とで各電極間に作用
する電界の方向を異ならしめ、これにより、視野角に依
存する画像の色づきを補償するようにしている。
線を境にし一方の領域と他方の領域とで各電極間に作用
する電界の方向を異ならしめ、これにより、視野角に依
存する画像の色づきを補償するようにしている。
【００４５】また、これら各対向電極ＣＴは、ゲート信
号線ＧＬに重畳する領域で互いに接続されたパターンで
形成され、たとえば該対向電極ＣＴ全体の電気抵抗を低
減させるようにしている。なお、この対向電極ＣＴの材
料としては、たとえばＩＴＯ(Indium Tin Oxide)等の透
光性の導電体あるいは金属等の非透光性の導電体であっ
てもよい。
号線ＧＬに重畳する領域で互いに接続されたパターンで
形成され、たとえば該対向電極ＣＴ全体の電気抵抗を低
減させるようにしている。なお、この対向電極ＣＴの材
料としては、たとえばＩＴＯ(Indium Tin Oxide)等の透
光性の導電体あるいは金属等の非透光性の導電体であっ
てもよい。
【００４６】ここで、各対向電極ＣＴとそれに隣接する
他の対向電極ＣＴとのｘ方向における離間距離は等しく
設定されているが、その一部において、該離間距離を狭
めるようにして形成される部分を有している。
他の対向電極ＣＴとのｘ方向における離間距離は等しく
設定されているが、その一部において、該離間距離を狭
めるようにして形成される部分を有している。
【００４７】この部分は、この実施例では、たとえば画
素領域の上部においてドレイン信号線ＤＬを被うように
して形成される対向電極ＣＴの幅を大きくすることによ
り、この対向電極ＣＴに隣接する他の対向電極ＣＴを狭
めている。
素領域の上部においてドレイン信号線ＤＬを被うように
して形成される対向電極ＣＴの幅を大きくすることによ
り、この対向電極ＣＴに隣接する他の対向電極ＣＴを狭
めている。
【００４８】図１に示すように、この狭まれた離間距離
は（Ｉ）で示され、画素領域のほぼ中央における各対向
電極ＣＴとの離間距離（II）よりも小さく形成されてい
る。なお、この離間距離（Ｉ）の個所を、透明基板ＳＵ
Ｂ２の液晶側の面に形成されるブラックマトリクスＢＭ
に重畳させる部分にすることによって、画素のいわゆる
開口率を低減させないようにすることができる。ここ
で、該ブラックマトリクスＢＭは、各画素領域を画する
ようにして形成された遮光膜をいう。
は（Ｉ）で示され、画素領域のほぼ中央における各対向
電極ＣＴとの離間距離（II）よりも小さく形成されてい
る。なお、この離間距離（Ｉ）の個所を、透明基板ＳＵ
Ｂ２の液晶側の面に形成されるブラックマトリクスＢＭ
に重畳させる部分にすることによって、画素のいわゆる
開口率を低減させないようにすることができる。ここ
で、該ブラックマトリクスＢＭは、各画素領域を画する
ようにして形成された遮光膜をいう。
【００４９】このように、各対向電極ＣＴの間の領域に
おいて、それらの離間距離を狭くした部分を形成するこ
とによって、該対向電極ＣＴのフォトリソグラフィ技術
による選択エッチング方法を用いた形成において、該対
向電極ＣＴの残渣が残存しているか否かを効率よく検査
することができるようになる。このような残渣が残存し
ていると、画素電極ＰＸと対向電極ＣＴとの間に発生す
る電界の分布を変化させ、ひいては表示の品質上好まし
くないからである。
おいて、それらの離間距離を狭くした部分を形成するこ
とによって、該対向電極ＣＴのフォトリソグラフィ技術
による選択エッチング方法を用いた形成において、該対
向電極ＣＴの残渣が残存しているか否かを効率よく検査
することができるようになる。このような残渣が残存し
ていると、画素電極ＰＸと対向電極ＣＴとの間に発生す
る電界の分布を変化させ、ひいては表示の品質上好まし
くないからである。
【００５０】互いに隣接する対向電極ＣＴの離間距離を
狭めて形成した部分は、エッチング液が循環しにくく、
エッチング時の残渣が生じやすい部分となる。このた
め、この部分に残渣がなくなっていることを確認するこ
とにより、エッチングが完了したことを容易に認識する
ことができる。
狭めて形成した部分は、エッチング液が循環しにくく、
エッチング時の残渣が生じやすい部分となる。このた
め、この部分に残渣がなくなっていることを確認するこ
とにより、エッチングが完了したことを容易に認識する
ことができる。
【００５１】また、本実施例では、図１に示すように、
ドレイン信号線ＤＬを被う対向電極ＣＴの幅広の部分は
順次幅が大きくなるように形成し、これにより、隣接す
る対向電極ＣＴとの離間距離は順次狭くなるように構成
している。これにより、この部分の残渣を幅の広い部分
から狭い部分にかけてなくなっていく過程を目視できる
ようになり、エッチングの際にその完了までの間の時間
を予測することもできるようになる。
ドレイン信号線ＤＬを被う対向電極ＣＴの幅広の部分は
順次幅が大きくなるように形成し、これにより、隣接す
る対向電極ＣＴとの離間距離は順次狭くなるように構成
している。これにより、この部分の残渣を幅の広い部分
から狭い部分にかけてなくなっていく過程を目視できる
ようになり、エッチングの際にその完了までの間の時間
を予測することもできるようになる。
【００５２】対向電極ＣＴは、前記各画素電極ＰＸを互
いに接続させた部分と重畳されて形成され、この重畳部
分において、保護膜ＰＳＶを誘電体膜とする容量素子Ｃ
ｓｔｇが形成されるようになっている。
いに接続させた部分と重畳されて形成され、この重畳部
分において、保護膜ＰＳＶを誘電体膜とする容量素子Ｃ
ｓｔｇが形成されるようになっている。
【００５３】この容量素子Ｃｓｔｇは、前述した容量素
子Ｃａｄｄとともに、たとえば画素電極ＰＸに供給され
た映像信号を比較的長く蓄積させる等の機能をもたせる
ようになっている。
子Ｃａｄｄとともに、たとえば画素電極ＰＸに供給され
た映像信号を比較的長く蓄積させる等の機能をもたせる
ようになっている。
【００５４】そして、このように対向電極ＣＴが形成さ
れた透明基板ＳＵＢ１の上面には該対向電極ＣＴをも被
って配向膜ＯＲＩ１が形成されている。この配向膜ＯＲ
Ｉ１は液晶と直接に当接する膜で、その表面に形成され
たラビングによって該液晶の分子の初期配向方向を決定
づけるようになっている。
れた透明基板ＳＵＢ１の上面には該対向電極ＣＴをも被
って配向膜ＯＲＩ１が形成されている。この配向膜ＯＲ
Ｉ１は液晶と直接に当接する膜で、その表面に形成され
たラビングによって該液晶の分子の初期配向方向を決定
づけるようになっている。
【００５５】以上説明したことから明らかとなるよう
に、本実施例による液晶表示装置によれば、画素領域の
なかで対向電極ＣＴの形成の際（導電層のパターン化）
に、エッチング残渣の生じ易い部分を積極的に形成し、
この部分において該残渣がなくなるまでエッチングを継
続することにより、他の部分において残渣が生じていな
いことを確認できるようになる。
に、本実施例による液晶表示装置によれば、画素領域の
なかで対向電極ＣＴの形成の際（導電層のパターン化）
に、エッチング残渣の生じ易い部分を積極的に形成し、
この部分において該残渣がなくなるまでエッチングを継
続することにより、他の部分において残渣が生じていな
いことを確認できるようになる。
【００５６】実施例２．図４は、本発明による液晶表示
装置の画素の他の実施例を示す平面図で、図１に対応し
た図となっている。図４において特徴的な構成は、複数
の電極群からなる対向電極ＣＴにおいて、一対の隣接す
る各対向電極の離間距離（図中（IV）に示す）が、他の
一対の隣接する各対向電極の離間距離（図中（III）に
示す）よりも小さく形成されていることにある。
装置の画素の他の実施例を示す平面図で、図１に対応し
た図となっている。図４において特徴的な構成は、複数
の電極群からなる対向電極ＣＴにおいて、一対の隣接す
る各対向電極の離間距離（図中（IV）に示す）が、他の
一対の隣接する各対向電極の離間距離（図中（III）に
示す）よりも小さく形成されていることにある。
【００５７】このように構成した場合、小さな離間距離
を隔てて形成された一対の隣接する各対向電極ＣＴの間
の領域においてエッチングの際の残渣が残存しているか
否かによってエッチングが完了しているか否かを確認す
ることができるようになる。
を隔てて形成された一対の隣接する各対向電極ＣＴの間
の領域においてエッチングの際の残渣が残存しているか
否かによってエッチングが完了しているか否かを確認す
ることができるようになる。
【００５８】本実施例では、一画素領域に対向電極ＣＴ
がたとえば４本並設され、これにより、隣接された各対
向電極によって挟まれた領域が３つできることになる。
このうちエッチング残渣検出用の領域を１つとし、エッ
チング残渣を検出することのない領域よりも少なくして
いる。これにより、残渣発生の可能性を低減できるよう
になる。
がたとえば４本並設され、これにより、隣接された各対
向電極によって挟まれた領域が３つできることになる。
このうちエッチング残渣検出用の領域を１つとし、エッ
チング残渣を検出することのない領域よりも少なくして
いる。これにより、残渣発生の可能性を低減できるよう
になる。
【００５９】また、前記エッチング残渣検出用の領域を
画素領域の中央にすることにより、エッチング残渣を検
出することのない領域の幅を大きくすることができるよ
うになる。
画素領域の中央にすることにより、エッチング残渣を検
出することのない領域の幅を大きくすることができるよ
うになる。
【００６０】このことは、ドレイン信号線ＤＬを被って
形成される対向電極ＣＴとそれに隣接して配置される画
素電極ＰＸとの離間距離（Ｖ）を大きくすることがで
き、その分、ドレイン信号線ＤＬを被って形成される対
向電極ＣＴの幅を大きくして、該ドレイン信号線ＤＬか
らの電気力線を該対向電極ＣＴへ終端させる効果を大き
くすることができる。
形成される対向電極ＣＴとそれに隣接して配置される画
素電極ＰＸとの離間距離（Ｖ）を大きくすることがで
き、その分、ドレイン信号線ＤＬを被って形成される対
向電極ＣＴの幅を大きくして、該ドレイン信号線ＤＬか
らの電気力線を該対向電極ＣＴへ終端させる効果を大き
くすることができる。
【００６１】実施例３．図５は、本発明による液晶表示
装置の他の実施例を示す平面図で、図２に対応した図と
なっている。図５において、透明基板ＳＵＢ１の液晶側
の面であって、液晶表示部ＡＲの形成領域以外、すなわ
ち、透明基板ＳＵＢ２の形成領域以外の部分において、
残渣検出用のパターンＲＰが形成されている。
装置の他の実施例を示す平面図で、図２に対応した図と
なっている。図５において、透明基板ＳＵＢ１の液晶側
の面であって、液晶表示部ＡＲの形成領域以外、すなわ
ち、透明基板ＳＵＢ２の形成領域以外の部分において、
残渣検出用のパターンＲＰが形成されている。
【００６２】この残渣検出用のパターンＲＰは、該透明
基板ＳＵＢ１の四隅にそれぞれ形成され、液晶表示部Ａ
Ｒにおけるエッチング工程の際の残渣の検出を行うとす
る被エッチング材料の形成と同時に形成されるようにな
っている。なお、該残渣検出用のパターンＲＰは、該透
明基板ＳＵＢ１の四隅に限定されることはなく、また４
個に限ることはなく少なくとも１個あればよい。
基板ＳＵＢ１の四隅にそれぞれ形成され、液晶表示部Ａ
Ｒにおけるエッチング工程の際の残渣の検出を行うとす
る被エッチング材料の形成と同時に形成されるようにな
っている。なお、該残渣検出用のパターンＲＰは、該透
明基板ＳＵＢ１の四隅に限定されることはなく、また４
個に限ることはなく少なくとも１個あればよい。
【００６３】また、残渣検出用のパターンＲＰは、たと
えば図６（ａ）のようになっている。同図において、一
方向に延在し互いに対向する一対のパターンを有し、こ
のうち一方のパターンの他のパターンと対向する側の辺
が順次段差的に幅が広くなって形成され、これにより、
各パターンの離間距離はそれらの長手方向に沿って順次
段差的に狭く形成されるようになる。
えば図６（ａ）のようになっている。同図において、一
方向に延在し互いに対向する一対のパターンを有し、こ
のうち一方のパターンの他のパターンと対向する側の辺
が順次段差的に幅が広くなって形成され、これにより、
各パターンの離間距離はそれらの長手方向に沿って順次
段差的に狭く形成されるようになる。
【００６４】このようにした場合、残渣検出用のパター
ンＲＰの一対の各パターンの間の領域において残渣が残
存しているか否かによって、液晶表示部ＡＲ内の領域に
おいて、対応する材料層のエッチングが完了しているか
否かを容易に判定することができるようになる。この場
合、一対のパターンの離間距離は段階的に変化している
ため、残渣の消滅が段階的に行われ、判定が明瞭となり
管理がしやすいという効果を奏する。
ンＲＰの一対の各パターンの間の領域において残渣が残
存しているか否かによって、液晶表示部ＡＲ内の領域に
おいて、対応する材料層のエッチングが完了しているか
否かを容易に判定することができるようになる。この場
合、一対のパターンの離間距離は段階的に変化している
ため、残渣の消滅が段階的に行われ、判定が明瞭となり
管理がしやすいという効果を奏する。
【００６５】なお、必ずしも一対のパターンの離間距離
は段階的に変化させなくてもよく、たとえば図６（ｂ）
に示すように、各パターンはその離間距離を連続的に変
化させるように構成してもよい。
は段階的に変化させなくてもよく、たとえば図６（ｂ）
に示すように、各パターンはその離間距離を連続的に変
化させるように構成してもよい。
【００６６】また、図６（ｃ）に示すように、被エッチ
ング材料のオーバエッチングを防止するためのオーバエ
ッチング検出用のパターンを示しており、前記残渣検出
用のパターンＲＰと併用し、また単独に形成してもよ
い。
ング材料のオーバエッチングを防止するためのオーバエ
ッチング検出用のパターンを示しており、前記残渣検出
用のパターンＲＰと併用し、また単独に形成してもよ
い。
【００６７】オーバエッチング検出用のパターンは、同
図では左右対称のパターンからなり、その一端から他端
にかけて、順次幅が大きくなるように構成されている。
幅が最も小さい側からどの程度エッチングされているか
によって被エッチング材料のエッチング度合いを認識で
き、オーバエッチングが生じるのを防止することができ
るようになる。
図では左右対称のパターンからなり、その一端から他端
にかけて、順次幅が大きくなるように構成されている。
幅が最も小さい側からどの程度エッチングされているか
によって被エッチング材料のエッチング度合いを認識で
き、オーバエッチングが生じるのを防止することができ
るようになる。
【００６８】実施例４．図７（ａ）は、本発明による液
晶表示装置の他の実施例を示す要部構成図で、画素電極
ＰＸあるいは対向電極ＣＴの断面を示した図となってい
る。
晶表示装置の他の実施例を示す要部構成図で、画素電極
ＰＸあるいは対向電極ＣＴの断面を示した図となってい
る。
【００６９】電極は２層構造からなっており、その下層
Ｌ（ｄ）の導体層はエッチング速度の大きい層で形成
し、上層Ｌ（ｕ）の導体層はエッチング速度の小さい層
で形成していることにある。ここで上層Ｌ（ｕ）の導体
層の層厚は下層Ｌ（ｄ）の導体層の厚に比べて大幅に小
さくすることが好ましい。
Ｌ（ｄ）の導体層はエッチング速度の大きい層で形成
し、上層Ｌ（ｕ）の導体層はエッチング速度の小さい層
で形成していることにある。ここで上層Ｌ（ｕ）の導体
層の層厚は下層Ｌ（ｄ）の導体層の厚に比べて大幅に小
さくすることが好ましい。
【００７０】これにより、前記電極をフォトリソグフィ
技術による選択エッチング方法で形成した場合に、電極
材料の大部分がエッチング速度の大きい層で形成されて
いるため、残渣の発生を抑制できるようになる。
技術による選択エッチング方法で形成した場合に、電極
材料の大部分がエッチング速度の大きい層で形成されて
いるため、残渣の発生を抑制できるようになる。
【００７１】また、この場合、下層Ｌ（ｄ）の導体層が
いわゆる逆テーパー状となってしまうことから、図７
（ｂ）に示すように、上層Ｌ（ｕ）の導体層の層厚を下
層Ｌ（ｄ）の導体層の層厚よりも大きくするようにして
もよい。
いわゆる逆テーパー状となってしまうことから、図７
（ｂ）に示すように、上層Ｌ（ｕ）の導体層の層厚を下
層Ｌ（ｄ）の導体層の層厚よりも大きくするようにして
もよい。
【００７２】さらに、図７（ｃ）に示すように、３層構
造にし、下層Ｌ（ｄ）から、エッチング速度の速い導体
層、エッチング速度の遅い導体層、およびエッチング速
度の速い導体層を順次積層させた構成としてもよい。こ
の場合、エッチング速度の遅い導体層の層厚を他の導体
層の層厚よりも大きくすることが好ましい。エッチング
速度の遅い導体層はいわゆるテーパー状に形成され、交
差して積層される他の導体層の段切れ等を防止すること
ができる。また、最上層の導体層に比較して最下層の導
体層の層厚は小さい方が望ましい。この最下層の導体層
は残渣の発生の抑制する機能を有するものだからであ
る。
造にし、下層Ｌ（ｄ）から、エッチング速度の速い導体
層、エッチング速度の遅い導体層、およびエッチング速
度の速い導体層を順次積層させた構成としてもよい。こ
の場合、エッチング速度の遅い導体層の層厚を他の導体
層の層厚よりも大きくすることが好ましい。エッチング
速度の遅い導体層はいわゆるテーパー状に形成され、交
差して積層される他の導体層の段切れ等を防止すること
ができる。また、最上層の導体層に比較して最下層の導
体層の層厚は小さい方が望ましい。この最下層の導体層
は残渣の発生の抑制する機能を有するものだからであ
る。
【００７３】上述した電極材料としては、Ｃｒ、Ｍｏ、
Ａｌ、Ｔｉ、Ｔａ、Ｗ、Ｃｕのいずれかを含み、もしく
はそれらの合金で構成することができる。また、ＩＴ
Ｏ、ＳｎＯ２、Ｉｎ２Ｏ３、ＩＺＯ等のような透光性の
導体層であってもよい。この場合、同一のエッチング液
でエッチングできる導体層を選択して組み合わせるよう
にする。
Ａｌ、Ｔｉ、Ｔａ、Ｗ、Ｃｕのいずれかを含み、もしく
はそれらの合金で構成することができる。また、ＩＴ
Ｏ、ＳｎＯ２、Ｉｎ２Ｏ３、ＩＺＯ等のような透光性の
導体層であってもよい。この場合、同一のエッチング液
でエッチングできる導体層を選択して組み合わせるよう
にする。
【００７４】さらに、同一材料で成膜条件を変えて密度
を変えた膜、すなわち疎な膜をエッチング速度の大きな
層に、密な膜をエッチング速度が小さな層として用いて
もよい。このようにすることによって、連続成膜が可能
で工程短縮が図れるようになる。
を変えた膜、すなわち疎な膜をエッチング速度の大きな
層に、密な膜をエッチング速度が小さな層として用いて
もよい。このようにすることによって、連続成膜が可能
で工程短縮が図れるようになる。
【００７５】実施例５．図８は、本発明による液晶表示
装置の他の実施例を示す図で、図１のVIII−VIII線に相
当する部分の断面図である。パターン化されて形成され
た対向電極ＣＴをマスクとして、該対向電極ＣＴの下地
層となった保護膜ＰＳＶの表面が軽くエッチングされた
構成となっている。
装置の他の実施例を示す図で、図１のVIII−VIII線に相
当する部分の断面図である。パターン化されて形成され
た対向電極ＣＴをマスクとして、該対向電極ＣＴの下地
層となった保護膜ＰＳＶの表面が軽くエッチングされた
構成となっている。
【００７６】対向電極ＣＴを形成した後に残渣が生じて
いたとしても、保護膜ＰＳＶのエッチングにより該残渣
が除去され、該保護膜ＰＳＶの表面には該残渣が残存さ
れることがなくなる。
いたとしても、保護膜ＰＳＶのエッチングにより該残渣
が除去され、該保護膜ＰＳＶの表面には該残渣が残存さ
れることがなくなる。
【００７７】また、前記保護膜ＰＳＶとして、無機材料
層を下層にし有機材料層を上層とした２層構造とした場
合、ドレイン信号線ＤＬとその上層に形成される対向電
極ＣＴとの間の保護膜の厚さは容量低減のため充分大き
く確保でき、また、画素電極ＰＸ上の保護膜の厚さは駆
動電圧低減のため充分小さく確保できるという効果を有
する。
層を下層にし有機材料層を上層とした２層構造とした場
合、ドレイン信号線ＤＬとその上層に形成される対向電
極ＣＴとの間の保護膜の厚さは容量低減のため充分大き
く確保でき、また、画素電極ＰＸ上の保護膜の厚さは駆
動電圧低減のため充分小さく確保できるという効果を有
する。
【００７８】また、図９は、上述の構成とほぼ同様とな
っており、各対向電極ＣＴの間の領域にはその周辺部か
ら中央部にかけてなだらかな傾斜を有する凹陥部が設け
られた構成となっている。このようにした場合、段差が
少なくなり、これらの上面に形成する配向膜ＯＲＩ１の
ラビング処理を信頼性よく行うことができる効果を奏す
る。
っており、各対向電極ＣＴの間の領域にはその周辺部か
ら中央部にかけてなだらかな傾斜を有する凹陥部が設け
られた構成となっている。このようにした場合、段差が
少なくなり、これらの上面に形成する配向膜ＯＲＩ１の
ラビング処理を信頼性よく行うことができる効果を奏す
る。
【００７９】さらに、図１０は、対向電極ＣＴの下部に
至るまで保護膜ＰＳＶをサイドエッチングし、その後に
該対向電極ＣＴのサイドエッチングされた個所において
垂れ下がらせた構成としたものである。このようにした
場合、さらに段差が少なくなり、これらの上面に形成す
る配向膜ＯＲＩ１のラビング処理を信頼性よく行うこと
ができる。
至るまで保護膜ＰＳＶをサイドエッチングし、その後に
該対向電極ＣＴのサイドエッチングされた個所において
垂れ下がらせた構成としたものである。このようにした
場合、さらに段差が少なくなり、これらの上面に形成す
る配向膜ＯＲＩ１のラビング処理を信頼性よく行うこと
ができる。
【００８０】
【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示装置によれば、エッチング残渣を
残存させず、これにより液晶内の電界の乱れを防止する
ことができるようになる。
本発明による液晶表示装置によれば、エッチング残渣を
残存させず、これにより液晶内の電界の乱れを防止する
ことができるようになる。
【図面の簡単な説明】
【図１】 本発明による液晶表示装置の画素の一実施例
を示す平面図である。
を示す平面図である。
【図２】 本発明による液晶表示装置の一実施例を示す
等価回路図である。
等価回路図である。
【図３】 図１のIII−III線における断面図である。
【図４】 本発明による液晶表示装置の画素の他の実施
例を示す平面図である。
例を示す平面図である。
【図５】 本発明による液晶表示装置の他の実施例を示
す外観平面図である。
す外観平面図である。
【図６】 図５に示した残渣検出用のパターン等の実施
例を示した平面図である。
例を示した平面図である。
【図７】 本発明による液晶表示装置の他の実施例を示
す断面図である。
す断面図である。
【図８】 本発明による液晶表示装置の他の実施例を示
す断面図である。
す断面図である。
【図９】 本発明による液晶表示装置の他の実施例を示
す断面図である。
す断面図である。
【図１０】 本発明による液晶表示装置の他の実施例を
示す断面図である。
示す断面図である。
ＳＵＢ…透明基板、ＧＬ…ゲート信号線、ＤＬ…ドレイ
ン信号線、ＴＦＴ…薄膜トランジスタ、ＰＸ…画素電
極、ＣＴ…対向電極、ＧＩ…絶縁膜、ＰＳＶ…保護膜、
ＲＰ…残渣検出用のパターン。
ン信号線、ＴＦＴ…薄膜トランジスタ、ＰＸ…画素電
極、ＣＴ…対向電極、ＧＩ…絶縁膜、ＰＳＶ…保護膜、
ＲＰ…残渣検出用のパターン。
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｆ 9/30 ３３０ Ｇ０９Ｆ 9/30 ３３０Ｚ ５Ｆ１１０
３４９ ３４９Ｃ
9/35 9/35
Ｈ０１Ｌ 21/3205 Ｈ０１Ｌ 29/78 ６１２Ｄ
21/336 21/88 Ｓ
29/786
(72)発明者 柳川 和彦
千葉県茂原市早野3300番地 株式会社日立
製作所ディスプレイグループ内
Ｆターム(参考） 2H088 FA11 HA02 HA08 HA14 MA20
2H091 FA34Y FC26 FD06 GA02
GA13 LA30
2H092 GA14 GA33 GA40 GA45 JA26
JA37 JA41 NA25 PA01
5C094 AA03 AA43 BA43 DA15 EA04
EA07
5F033 HH08 HH11 HH17 HH18 HH19
HH20 HH21 HH38 QQ08 QQ34
RR06 RR21 TT04 UU03 VV12
VV15 XX21 XX37
5F110 AA30 BB01 CC07 FF03 GG02
GG15 HK02 HK07 HK09 NN03
NN24 NN27 NN72 NN73 QQ01
Claims (10)
- 【請求項１】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面の各画素領域に、一方向に延
在し該方向と交差する方向に並設される複数の電極から
構成される電極を備え、 前記複数の電極のうち少なくとも一対の隣接する各電極
の離間距離がその一部において他の部分よりも狭く形成
されていることを特徴とする液晶表示装置。 - 【請求項２】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面の各画素領域に、一方向に延
在し該方向と交差する方向に並設される複数の電極から
構成される電極を備え、 前記複数の電極のうち一対の隣接する各電極の離間距離
がその一部において他の部分よりも狭く形成されている
とともに、 前記各基板のうちいずれかの基板に各画素領域を画する
遮光膜が形成され、前記一対の隣接する各電極の幅の狭
い部分が該遮光膜と重畳されていることを特徴とする液
晶表示装置。 - 【請求項３】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面の各画素領域に、一方向に延
在し該方向と交差する方向に並設される複数の電極から
構成される電極を備え、 前記複数の電極のうち一対の隣接する各電極の離間距離
が他の一対の隣接する各電極の離間距離よりも小さく設
定されていることを特徴とする液晶表示装置。 - 【請求項４】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面の各画素領域に、一方向に延
在し該方向と交差する方向に並設される複数の電極から
構成される電極を備え、 前記複数の電極のうち一対の隣接する各電極の離間距離
が他の一対の隣接する各電極の離間距離よりも小さく設
定されているとともに、 離間距離の小さな一対の隣接する各電極間の領域の数は
離間距離の大きな一対の隣接する各電極間の領域の数よ
りも少なく設定されていることを特徴とする液晶表示装
置。 - 【請求項５】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面に、その一方向に延在する複
数のゲート信号線と該方向と交差する方向に延在する複
数のドレイン信号線とで囲まれる領域を画素領域とし、 これら各画素領域に、ゲート信号線からの走査信号によ
って作動するスイッチング素子と、このスイッチング素
子を介してドレイン信号線からの映像信号が供給される
画素電極と、この画素電極との間に電界を発生せしめる
対向電極とを備え、 前記画素電極および対向電極はそれぞれ交互に配置され
た帯状の複数の電極から構成され、 前記各対向電極は絶縁膜の上層に形成されて前記ドレイ
ン信号線を被うようにするものを有し、前記各画素電極
は前記絶縁膜の下層に形成され、 前記複数の対向電極のうち一対の隣接する各対向電極の
離間距離が他の一対の隣接する各対向電極の離間距離よ
りも小さく設定されているとともに、 離間距離の小さな一対の隣接する各電極間の領域は離間
距離の大きな一対の隣接する各電極間の領域の間に位置
づけられていることを特徴とする液晶表示装置。 - 【請求項６】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面の各画素領域に、一方向に延
在し該方向と交差する方向に並設される複数の電極から
構成される電極を備え、 前記画素領域の集合体からなる液晶表示部の外側に、前
記電極と同時に形成され、互いに対向する導電層でそれ
らの離間距離が変化するパターンからなる残渣検出用パ
ターンが形成されていることを特徴とする液晶表示装
置。 - 【請求項７】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面に、その一方向に延在する複
数のゲート信号線と該方向と交差する方向に延在する複
数のドレイン信号線とで囲まれる領域を画素領域とし、 これら各画素領域に、ゲート信号線からの走査信号によ
って作動するスイッチング素子と、このスイッチング素
子を介してドレイン信号線からの映像信号が供給される
画素電極と、この画素電極との間に電界を発生せしめる
対向電極とを備え、 前記画素電極および対向電極はそれぞれ交互に配置され
た帯状の複数の電極から構成され、 前記各対向電極は絶縁膜の上層に形成されて前記ドレイ
ン信号線を被うようにするものを有し、前記各画素電極
は前記絶縁膜の下層に形成され、 前記対向電極はその上層をエッチング速度の遅い層とし
下層をエッチング速度の速い層とした２層構造からなる
ことを特徴とする液晶表示装置。 - 【請求項８】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面に、その一方向に延在する複
数のゲート信号線と該方向と交差する方向に延在する複
数のドレイン信号線とで囲まれる領域を画素領域とし、 これら各画素領域に、ゲート信号線からの走査信号によ
って作動するスイッチング素子と、このスイッチング素
子を介してドレイン信号線からの映像信号が供給される
画素電極と、この画素電極との間に電界を発生せしめる
対向電極とを備え、 前記画素電極および対向電極はそれぞれ交互に配置され
た帯状の複数の電極から構成され、 前記各対向電極は絶縁膜の上層に形成されて前記ドレイ
ン信号線を被うようにするものを有し、前記各画素電極
は前記絶縁膜の下層に形成され、 前記対向電極は３層構造からなり、真中の層をエッチン
グ速度の遅い層とし上層および下層をエッチング速度の
速い層となっていることを特徴とする液晶表示装置。 - 【請求項９】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面の各画素領域に、一方向に延
在し該方向と交差する方向に並設される複数の電極から
構成される電極を備え、 この電極の下地層となる絶縁膜の表面が前記電極をマス
クとしてエッチングされていることを特徴とする液晶表
示装置。 - 【請求項１０】 液晶を介して対向配置される各基板の
うち一方の基板の液晶側の面に、その一方向に延在する
複数のゲート信号線と該方向と交差する方向に延在する
複数のドレイン信号線とで囲まれる領域を画素領域と
し、 これら各画素領域に、ゲート信号線からの走査信号によ
って作動するスイッチング素子と、このスイッチング素
子を介してドレイン信号線からの映像信号が供給される
画素電極と、この画素電極との間に電界を発生せしめる
対向電極とを備え、 前記画素電極および対向電極はそれぞれ交互に配置され
た帯状の複数の電極から構成され、 前記各対向電極は絶縁膜の上層に形成されて前記ドレイ
ン信号線を被うようにするものを有し、前記各画素電極
は前記絶縁膜の下層に形成され、 前記対向電極から露出された前記絶縁膜はその表面が前
記対向電極をマスクとしてエッチングされていることを
特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001231079A JP2003043509A (ja) | 2001-07-31 | 2001-07-31 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001231079A JP2003043509A (ja) | 2001-07-31 | 2001-07-31 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003043509A true JP2003043509A (ja) | 2003-02-13 |
| JP2003043509A5 JP2003043509A5 (ja) | 2004-08-19 |
Family
ID=19063184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001231079A Pending JP2003043509A (ja) | 2001-07-31 | 2001-07-31 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003043509A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007034218A (ja) * | 2005-07-29 | 2007-02-08 | Nec Lcd Technologies Ltd | 液晶表示装置及びその製造方法 |
| JP2008039812A (ja) * | 2006-08-01 | 2008-02-21 | Hitachi Displays Ltd | 液晶表示装置 |
| US7550183B2 (en) | 2004-02-19 | 2009-06-23 | Sharp Kabushiki Kaisha | Method for manufacturing conductive element substrate, conductive element substrate, method for manufacturing liquid crystal display, liquid crystal display and electronic information equipment |
| JP2011128658A (ja) * | 2004-03-11 | 2011-06-30 | Lg Display Co Ltd | 横電界方式液晶表示装置及びその製造方法 |
| JP2013007956A (ja) * | 2011-06-27 | 2013-01-10 | Japan Display Central Co Ltd | 液晶表示装置 |
-
2001
- 2001-07-31 JP JP2001231079A patent/JP2003043509A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7550183B2 (en) | 2004-02-19 | 2009-06-23 | Sharp Kabushiki Kaisha | Method for manufacturing conductive element substrate, conductive element substrate, method for manufacturing liquid crystal display, liquid crystal display and electronic information equipment |
| JP2011128658A (ja) * | 2004-03-11 | 2011-06-30 | Lg Display Co Ltd | 横電界方式液晶表示装置及びその製造方法 |
| US8125609B2 (en) | 2004-03-11 | 2012-02-28 | Lg Display Co., Ltd. | In-plane switching mode liquid crystal display device with multi-layer electrode and fabrication method thereof |
| JP2007034218A (ja) * | 2005-07-29 | 2007-02-08 | Nec Lcd Technologies Ltd | 液晶表示装置及びその製造方法 |
| JP2008039812A (ja) * | 2006-08-01 | 2008-02-21 | Hitachi Displays Ltd | 液晶表示装置 |
| JP2013007956A (ja) * | 2011-06-27 | 2013-01-10 | Japan Display Central Co Ltd | 液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7612855B2 (en) | Liquid crystal display device | |
| US7388630B2 (en) | Liquid crystal display having particular sub-pixels | |
| TW514755B (en) | Active-matrix type liquid crystal display device and method of compensating for defective pixel | |
| US6876355B1 (en) | Touch screen structure to prevent image distortion | |
| US7894034B2 (en) | Thin film transistor array panel with improved connection to test lines having auxiliary test line with plural extending conductive layers in contact with at least one test line | |
| KR101323412B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| JP2003195330A (ja) | 液晶表示装置 | |
| JP2009180981A (ja) | アクティブマトリックス基板及びその製造方法 | |
| CN1982987A (zh) | 液晶显示器及其制造方法 | |
| JP2007052418A (ja) | 液晶表示装置 | |
| JP2004177788A (ja) | 液晶表示装置 | |
| JP2003043509A (ja) | 液晶表示装置 | |
| KR100592005B1 (ko) | 표시 장치용 전극 기판 | |
| JP2003149674A (ja) | 液晶表示装置 | |
| JP2000056323A (ja) | 液晶表示装置 | |
| KR100729783B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
| KR100318540B1 (ko) | 액정표시장치및그제조방법 | |
| KR100446379B1 (ko) | 프린지 필드 스위칭 액정표시장치 | |
| KR20000007633A (ko) | 액정표시장치의 제조방법 | |
| JPH03196019A (ja) | マトリクス型表示装置 | |
| JP2002090778A (ja) | 液晶表示装置 | |
| JP2003021843A (ja) | 液晶表示装置 | |
| JP6795657B2 (ja) | 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法 | |
| JP2741773B2 (ja) | 液晶表示装置 | |
| KR100998021B1 (ko) | 수평전계 방식 액정표시장치용 어레이 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060123 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060307 |