JPH01125951A - トランジスタ回路装置 - Google Patents
トランジスタ回路装置Info
- Publication number
- JPH01125951A JPH01125951A JP62284869A JP28486987A JPH01125951A JP H01125951 A JPH01125951 A JP H01125951A JP 62284869 A JP62284869 A JP 62284869A JP 28486987 A JP28486987 A JP 28486987A JP H01125951 A JPH01125951 A JP H01125951A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- shift register
- circuit
- spare
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 8
- 238000003466 welding Methods 0.000 abstract description 25
- 230000007547 defect Effects 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 11
- 230000002950 deficient Effects 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【産業上の利用分野〕
本発明はトランジスタ回路装置に係り、特に、同一機能
のトランジスタ回路を複数個有するトランジスタ回路装
置に関する。
のトランジスタ回路を複数個有するトランジスタ回路装
置に関する。
(従来の技術〕
画像表示装置の液晶デイスプレィやラインセン、す等に
薄膜トランジスタから構成されてトランジスタ回路が用
いられている。薄膜トランジスタ回路を用いる特長の1
つに、ガラス基板上に表示部やセンサ部を駆動するため
の回路を形成できることがあげられる。ガラス基板上に
各種の駆動回路を形成することにより液晶デイスプレィ
やラインセンサを小型化することができると共に外付は
部品の低減及び接続配線数の低減を図ることができる。
薄膜トランジスタから構成されてトランジスタ回路が用
いられている。薄膜トランジスタ回路を用いる特長の1
つに、ガラス基板上に表示部やセンサ部を駆動するため
の回路を形成できることがあげられる。ガラス基板上に
各種の駆動回路を形成することにより液晶デイスプレィ
やラインセンサを小型化することができると共に外付は
部品の低減及び接続配線数の低減を図ることができる。
さらに駆動回路が表示部やセンサ部近くに配置されるの
で、信号の伝送特性の向上を図ることができる。
で、信号の伝送特性の向上を図ることができる。
薄膜トランジスタ回路を用いたものとしては、例えば液
晶デイスプレィの駆動回路としてのシフトレジスタ回路
がある。このシフトレジスタ回路は走査信号電圧を発生
したり、データをシフトしたりする機能を有する回路で
あり、この回路方式を用いたものとして、特開昭49−
74438号、特開昭59−58479号等が提案され
ている。画像表示装置にレジスタ回路を用いれば、外部
接続用の配線を大幅に低減することができる。
晶デイスプレィの駆動回路としてのシフトレジスタ回路
がある。このシフトレジスタ回路は走査信号電圧を発生
したり、データをシフトしたりする機能を有する回路で
あり、この回路方式を用いたものとして、特開昭49−
74438号、特開昭59−58479号等が提案され
ている。画像表示装置にレジスタ回路を用いれば、外部
接続用の配線を大幅に低減することができる。
しかし、従来技術においては、回路内部の配線が断線し
たり、薄膜トランジスタが破壊したりした場合に9画像
の一部あるいは全部が表示できなくなることについては
考慮されておらず、トランジスタ回路に欠陥が生じたと
きには歩留りが低下するという不具合があった。なお、
特開昭62−10696号公報に記載されているように
、同一機能を有するトランジスタ回路群を一対用意し、
一方ンジスタ回路群を使用すれば、トランジスタ回路の
欠陥によって歩τりが低下するのを防止することはでき
るが、常用トランジスタ回路群と同数の予備用トランジ
スタ回路群を用意することは装置が大型化すると共に、
生産コストが高くなるという不具合がある。
たり、薄膜トランジスタが破壊したりした場合に9画像
の一部あるいは全部が表示できなくなることについては
考慮されておらず、トランジスタ回路に欠陥が生じたと
きには歩留りが低下するという不具合があった。なお、
特開昭62−10696号公報に記載されているように
、同一機能を有するトランジスタ回路群を一対用意し、
一方ンジスタ回路群を使用すれば、トランジスタ回路の
欠陥によって歩τりが低下するのを防止することはでき
るが、常用トランジスタ回路群と同数の予備用トランジ
スタ回路群を用意することは装置が大型化すると共に、
生産コストが高くなるという不具合がある。
本発明の目的は、常用トランジスタ回路群の一部に欠陥
が生じても欠陥が生じた常用トランジスタ回路の代わり
に予備トランジスタ回路を用いることによって回路全体
として正常の動作が行なえるトランジスタ回路装置を提
供することがある。
が生じても欠陥が生じた常用トランジスタ回路の代わり
に予備トランジスタ回路を用いることによって回路全体
として正常の動作が行なえるトランジスタ回路装置を提
供することがある。
前記目的を達成するために、本発明は、基板上に同一機
能の常用トランジスタ回路を複数個配置し、該常用トラ
ンジスタ回路群上に絶縁層を形成し、前記常用トランジ
スタ回路群と同一機能を有する回路であって、前記常用
トランジスタ回路群よりも少数の予備トランジスタ回路
を前記基板上または絶縁層上に配置し、前記各常用トラ
ンジスタ回路の入出力信号線と絶縁層を介して交叉する
入出力用予備配線を予備トランジスタ回路の個数以上前
記絶9層上に形成し、前記入力用予備配線を前記予備ト
ランジスタ回路の入力側に接続し、前記出力用予備配線
を前記予備トランジスタ回路の出力側に接続してなるト
ランジスタ回路装置を構成したものである。
能の常用トランジスタ回路を複数個配置し、該常用トラ
ンジスタ回路群上に絶縁層を形成し、前記常用トランジ
スタ回路群と同一機能を有する回路であって、前記常用
トランジスタ回路群よりも少数の予備トランジスタ回路
を前記基板上または絶縁層上に配置し、前記各常用トラ
ンジスタ回路の入出力信号線と絶縁層を介して交叉する
入出力用予備配線を予備トランジスタ回路の個数以上前
記絶9層上に形成し、前記入力用予備配線を前記予備ト
ランジスタ回路の入力側に接続し、前記出力用予備配線
を前記予備トランジスタ回路の出力側に接続してなるト
ランジスタ回路装置を構成したものである。
常用トランジスタ回路群の一部のトランジスタ回路に欠
陥が生じたときには、欠陥が生じた常用トランジスタ回
路の入出力信号線とこれら信号線に絶縁層を介して交差
する入出力用予備配線とを溶着手段又は電気的手段によ
って接続する。これにより欠陥が生じた常用トランジス
タ回路に対する迂回路が形成され、欠陥が生じた常用ト
ランジスタ回路に供給される入力信号が予備トランジス
タ回路の入力側に供給され、予備トランジスタ回路の出
力信号が常用トランジスタ回路の出力信号として出力さ
れる。
陥が生じたときには、欠陥が生じた常用トランジスタ回
路の入出力信号線とこれら信号線に絶縁層を介して交差
する入出力用予備配線とを溶着手段又は電気的手段によ
って接続する。これにより欠陥が生じた常用トランジス
タ回路に対する迂回路が形成され、欠陥が生じた常用ト
ランジスタ回路に供給される入力信号が予備トランジス
タ回路の入力側に供給され、予備トランジスタ回路の出
力信号が常用トランジスタ回路の出力信号として出力さ
れる。
以下、本発明の一実施例を第1図に基づいて説明する。
第1図において、ガラス基板上には常用トランジスタ回
路として3段が構成されたシフトレジスタ回路SRI、
SR2,SR3,SR4、増幅回路Al、A2.A3.
A41表示部D1が配置されている。各シフトレジスタ
回路の各段の出力は出力信号線101〜112を介して
それぞれ増幅回路AI、A2.A3.A4に接続さ九、
増幅回路Al、A2.A3.A4はそれぞれ出力信号線
121〜132を介して表示部D1に接続されている。
路として3段が構成されたシフトレジスタ回路SRI、
SR2,SR3,SR4、増幅回路Al、A2.A3.
A41表示部D1が配置されている。各シフトレジスタ
回路の各段の出力は出力信号線101〜112を介して
それぞれ増幅回路AI、A2.A3.A4に接続さ九、
増幅回路Al、A2.A3.A4はそれぞれ出力信号線
121〜132を介して表示部D1に接続されている。
又各シフトレジスタ回路SRI、SR2゜SR3,SR
4は入出力信号線141,142゜143を介して縦続
接続されている。そしてシフトレジスタ回路SRIに入
力データDinが入力されると、2相クロツクパルスに
従って順次入力データがシフトレジスタ回路SR2,S
R3゜SR4へ入力されると共に各シフトレジスタ回路
の各段の出力データが増幅回路Al、A2.A3゜A4
を介して表示部D1へ転送されるようになっている。
4は入出力信号線141,142゜143を介して縦続
接続されている。そしてシフトレジスタ回路SRIに入
力データDinが入力されると、2相クロツクパルスに
従って順次入力データがシフトレジスタ回路SR2,S
R3゜SR4へ入力されると共に各シフトレジスタ回路
の各段の出力データが増幅回路Al、A2.A3゜A4
を介して表示部D1へ転送されるようになっている。
各シフトレジスタ回路SR1〜SR4,増幅回路A1−
A4上には絶縁層(図示省略)が形成されており、この
絶縁層上には入出力信号線141゜142.143、出
力信号線144,101〜112と絶縁層を介して交差
する入力用予備配線201、出力用予備配線202,2
03,204゜205が形成されていると共に、予備ト
ランジスタ回路を構成する予備シフトレジスタ回路5R
sublが配置されている。そして入力用予備配線20
1が予備シフトレジスタ回路5Rsublの入力側に接
続され、出力用予備配線202,263,204゜20
5が予備シフトレジスタ回路5Rsublの出力側に接
続されている。そして入出力信号線141゜142.1
43、出力信号線144,101〜112と入力用予備
配線201、出力用予備配線202.203,204,
205とが絶縁層を介して交差する部位に、溶接点P1
〜P20が形成されるようになっている。
A4上には絶縁層(図示省略)が形成されており、この
絶縁層上には入出力信号線141゜142.143、出
力信号線144,101〜112と絶縁層を介して交差
する入力用予備配線201、出力用予備配線202,2
03,204゜205が形成されていると共に、予備ト
ランジスタ回路を構成する予備シフトレジスタ回路5R
sublが配置されている。そして入力用予備配線20
1が予備シフトレジスタ回路5Rsublの入力側に接
続され、出力用予備配線202,263,204゜20
5が予備シフトレジスタ回路5Rsublの出力側に接
続されている。そして入出力信号線141゜142.1
43、出力信号線144,101〜112と入力用予備
配線201、出力用予備配線202.203,204,
205とが絶縁層を介して交差する部位に、溶接点P1
〜P20が形成されるようになっている。
このように構成された回路において、シフトレジスタ回
路SR2に欠陥が生じたときには、シフトレジスタ回路
SR2の出力がシフトレジスタ回路SR3及び増幅回路
A2に供給されなくなる。
路SR2に欠陥が生じたときには、シフトレジスタ回路
SR2の出力がシフトレジスタ回路SR3及び増幅回路
A2に供給されなくなる。
そこで、第2図に示されるように、溶接点P1゜P4.
PI3.PI3.PI3にレーザ光10を照射し、絶縁
層12を溶かして予備配線と入出力信号線とを溶着する
。これによりシフトレジスタ回路SRIの出力が入力用
予備配線201を介して予備シフトレジスタ回路5Rs
ublに供給され、このレジスタ回路5Rsublの出
力が出力用予備配線202を介してシフトレジスタ回路
SR3に供給されると共に出力用予備配線203,20
4゜205を介して増幅回路A2に供給される。このた
め5シフトレジスタ回路SR2に欠陥が生じても予備シ
フトレジスタ回路5Rsublを用いることにより回路
全体を正゛常に動作させることができる。
PI3.PI3.PI3にレーザ光10を照射し、絶縁
層12を溶かして予備配線と入出力信号線とを溶着する
。これによりシフトレジスタ回路SRIの出力が入力用
予備配線201を介して予備シフトレジスタ回路5Rs
ublに供給され、このレジスタ回路5Rsublの出
力が出力用予備配線202を介してシフトレジスタ回路
SR3に供給されると共に出力用予備配線203,20
4゜205を介して増幅回路A2に供給される。このた
め5シフトレジスタ回路SR2に欠陥が生じても予備シ
フトレジスタ回路5Rsublを用いることにより回路
全体を正゛常に動作させることができる。
又溶接点を溶着する場合、第3図に示されるように予備
配線に分岐線150を形成し、分岐線150と入出力信
号線とに絶縁層12を介して交差する金属配線152を
絶縁層12上に形成し、金属配線152にレーザ光線を
照射して金属配線152と分岐線150及び入出力信号
線とを溶着すれば、溶着によって入出力信号線が切断さ
れるのを防止することができる。
配線に分岐線150を形成し、分岐線150と入出力信
号線とに絶縁層12を介して交差する金属配線152を
絶縁層12上に形成し、金属配線152にレーザ光線を
照射して金属配線152と分岐線150及び入出力信号
線とを溶着すれば、溶着によって入出力信号線が切断さ
れるのを防止することができる。
又、第4図に示されるように、予備配線に分岐線150
を形成し、入出力信号線に分岐線153を形成し、これ
らの線が絶縁層を介して交差するようにすれば、2カ所
の溶接点Pi、Pi+1が形成されるので、一方の溶接
点に対する溶着が失敗した場合でも他方の溶接点を溶着
することによって入出力信号線と予備配線とを溶着する
ことができる。
を形成し、入出力信号線に分岐線153を形成し、これ
らの線が絶縁層を介して交差するようにすれば、2カ所
の溶接点Pi、Pi+1が形成されるので、一方の溶接
点に対する溶着が失敗した場合でも他方の溶接点を溶着
することによって入出力信号線と予備配線とを溶着する
ことができる。
又第5図に示されるように、各溶接点Pの部位の配線の
面積を大きくすると共に絶縁層12にスルーホールを設
け、スルーホール内に設けられた金属16を溶融するこ
とによって予備配線と人出力信号線とを溶着することも
可能である。この場この場合、予備配線上にキャツピン
グ層を形成すれば、金属16にレーザ光を照射するとき
金属16が蒸発するのを防止することができる。
面積を大きくすると共に絶縁層12にスルーホールを設
け、スルーホール内に設けられた金属16を溶融するこ
とによって予備配線と人出力信号線とを溶着することも
可能である。この場この場合、予備配線上にキャツピン
グ層を形成すれば、金属16にレーザ光を照射するとき
金属16が蒸発するのを防止することができる。
又、第6図の(a)に示されるように、溶接点P近傍の
入牢力信号線と予備配線とをメツキ用金属18を介して
接続することも可能であり、この場合(b)に示される
ように1分岐線150゜153を形成し、これらの分岐
線間をメツキ用金属18で接続すれば、接続を容易に行
なうことができる。又さらに、(0)に示されるように
、出力信号綿と予備配線にそれぞれ長方形のボンディン
グ部20.22を形成し、ボンディング部20とボンデ
ィング部22とをボンディング線24を介して接続する
ことも可能である。
入牢力信号線と予備配線とをメツキ用金属18を介して
接続することも可能であり、この場合(b)に示される
ように1分岐線150゜153を形成し、これらの分岐
線間をメツキ用金属18で接続すれば、接続を容易に行
なうことができる。又さらに、(0)に示されるように
、出力信号綿と予備配線にそれぞれ長方形のボンディン
グ部20.22を形成し、ボンディング部20とボンデ
ィング部22とをボンディング線24を介して接続する
ことも可能である。
又、第7図に示されるように、増幅器A1〜A4と同じ
機能を有する予備増幅器Asublを予測シフトレジス
°り回路5Rsubの出力側に接続し、出力信号線12
1〜132と絶縁層を介して交差する出力用予備配線2
03,204,205を形成すれば、シフトレジスタ回
路と増幅1回路とに欠陥が発生しても、予備シフトレジ
スタ回路5Rsublと子側増幅回路A s u b
1を用いることによって回路全体を正常な状態で動作さ
せることができる。
機能を有する予備増幅器Asublを予測シフトレジス
°り回路5Rsubの出力側に接続し、出力信号線12
1〜132と絶縁層を介して交差する出力用予備配線2
03,204,205を形成すれば、シフトレジスタ回
路と増幅1回路とに欠陥が発生しても、予備シフトレジ
スタ回路5Rsublと子側増幅回路A s u b
1を用いることによって回路全体を正常な状態で動作さ
せることができる。
又、第8図に示されるように、シフトレジスタ回路SR
1〜4と増幅回路A1〜A4の他に、シフトレジスタ回
路SR5〜SR8と増幅回路A5〜A8を有する回路の
ときには、絶縁層上に入力用予備配線206と出力用予
備配線207,208゜209.210を形成すると共
に、予備シフトレジスタ回路5Rsub2を配置すれば
、シフトレジスタ回路SR5〜SR8のうちいずれか1
つのシフトレジスタ回路に欠陥が生じても、予備シフト
レジスタ回路5Rsub2を用いることによって回路全
体を正常な状態で動作させることができる。
1〜4と増幅回路A1〜A4の他に、シフトレジスタ回
路SR5〜SR8と増幅回路A5〜A8を有する回路の
ときには、絶縁層上に入力用予備配線206と出力用予
備配線207,208゜209.210を形成すると共
に、予備シフトレジスタ回路5Rsub2を配置すれば
、シフトレジスタ回路SR5〜SR8のうちいずれか1
つのシフトレジスタ回路に欠陥が生じても、予備シフト
レジスタ回路5Rsub2を用いることによって回路全
体を正常な状態で動作させることができる。
又第9図に示されるように、シフトレジスタ回路として
1段のシフトレジスタ回路SRI〜5RIOを用いると
共に増幅回路としてA1−A10のものを用いる場合に
は、絶縁層上にシフトレジスタ回路SRI〜5RIOと
同一機能を有する予備シフトレジスタ回路5R5ubl
、 5Rsub2を配置すると共に、入力用予備配線2
01,206を形成すると共に出力用予備配線202,
203,204゜205を形成すれば、シフトレジスタ
回路SRI〜5RIOのうちいずれか2個に欠陥が生じ
ても、これらの代わりに予備シフトレジスタ回路5Rs
ubl。
1段のシフトレジスタ回路SRI〜5RIOを用いると
共に増幅回路としてA1−A10のものを用いる場合に
は、絶縁層上にシフトレジスタ回路SRI〜5RIOと
同一機能を有する予備シフトレジスタ回路5R5ubl
、 5Rsub2を配置すると共に、入力用予備配線2
01,206を形成すると共に出力用予備配線202,
203,204゜205を形成すれば、シフトレジスタ
回路SRI〜5RIOのうちいずれか2個に欠陥が生じ
ても、これらの代わりに予備シフトレジスタ回路5Rs
ubl。
5Rsub2を用いることによって回路全体を正常な状
態で動作させることができる。 。
態で動作させることができる。 。
次に、溶接点のうち溶着すべき溶接点の位置を検出し、
この位置までレーザ装置を移動させる場合には、第10
図に示されるように、入力用予備配線201と出力用予
備配線2o2゛との間の容量に応じた電圧の変化を検出
するセンサ30により各シフトレジスタ回路SRI〜S
R4から出力されるパルス信号を検出し、この信号を電
圧を増幅器32によって増幅しカウンタ34へ供給する
。
この位置までレーザ装置を移動させる場合には、第10
図に示されるように、入力用予備配線201と出力用予
備配線2o2゛との間の容量に応じた電圧の変化を検出
するセンサ30により各シフトレジスタ回路SRI〜S
R4から出力されるパルス信号を検出し、この信号を電
圧を増幅器32によって増幅しカウンタ34へ供給する
。
そしてカウンタ34のカウント値を位置制御信号発生装
置36へ供給し、カウンタ34のカウント値に従ってレ
ーザ装置38の位置を制御する。例えば、シフトレジス
タ回路SR2に欠陥が生じたときには、シフトレジスタ
回路SRIの出力パルスは検出されるが、シフトレジス
タ回路SR2以降のシフトレジスタ回路からの出力パル
スは検出されなくなる。このため、カウンタ34はシフ
トレジスタ回路SRIからのパルスはカウントできるが
、それ以降のパルスはカウントできないので、このカウ
ント値によってシフトレジスタ回路SR2に欠陥が生じ
たことを判定することができる。そしてこのカウント値
を基にレーザ装置38を移動させれば、レーザ装置38
を溶接点PL、P4の位置まで移動させることができる
。
置36へ供給し、カウンタ34のカウント値に従ってレ
ーザ装置38の位置を制御する。例えば、シフトレジス
タ回路SR2に欠陥が生じたときには、シフトレジスタ
回路SRIの出力パルスは検出されるが、シフトレジス
タ回路SR2以降のシフトレジスタ回路からの出力パル
スは検出されなくなる。このため、カウンタ34はシフ
トレジスタ回路SRIからのパルスはカウントできるが
、それ以降のパルスはカウントできないので、このカウ
ント値によってシフトレジスタ回路SR2に欠陥が生じ
たことを判定することができる。そしてこのカウント値
を基にレーザ装置38を移動させれば、レーザ装置38
を溶接点PL、P4の位置まで移動させることができる
。
又、前記実施例において、入力用予備配線201と出力
用予備配線202及び入出力線141゜142.143
、出力信号線144を絶縁層を介して交差させるために
、各シフトレジスタ回路SRI〜SR4の出力から分岐
した入出力信号線141.142,143、出力信号線
144を形成したものについて述べたが、分岐した入出
力信号線を用いなくても、入力予備配線201.出力用
予備配m202を折れ線状に形成し、各シフトレジスタ
回路SRI〜SR4の入出力側と交差させるようにする
ことも可能である。
用予備配線202及び入出力線141゜142.143
、出力信号線144を絶縁層を介して交差させるために
、各シフトレジスタ回路SRI〜SR4の出力から分岐
した入出力信号線141.142,143、出力信号線
144を形成したものについて述べたが、分岐した入出
力信号線を用いなくても、入力予備配線201.出力用
予備配m202を折れ線状に形成し、各シフトレジスタ
回路SRI〜SR4の入出力側と交差させるようにする
ことも可能である。
又、第11図の(a)に示されるように、予備配線と入
出力信号線とが交差する溶接点Pをスルーホールを介し
て溶着すると共に、入出力信号線の線路途中にスイッチ
ング素子40を挿入するか、あるいは(b)に示される
ように、溶接点P近傍にスイッチング素子40を配置し
、予備配線と入出力信号線とをスイッチング素子40を
介して接続し、スイッチング素子40にコントロール信
号を与えてスイッチング素子40をオン状態にし。
出力信号線とが交差する溶接点Pをスルーホールを介し
て溶着すると共に、入出力信号線の線路途中にスイッチ
ング素子40を挿入するか、あるいは(b)に示される
ように、溶接点P近傍にスイッチング素子40を配置し
、予備配線と入出力信号線とをスイッチング素子40を
介して接続し、スイッチング素子40にコントロール信
号を与えてスイッチング素子40をオン状態にし。
予備配線と入力信号線とを電気的に接続することも可能
である。この場合には、第12図に示されるように、各
溶接点P近傍に配置されたスイッチング素子40に、コ
ントロール信号を供給するためのコントロール用配線4
01,402,403゜404が必要になるので、レー
ザ光線を用いて溶着するものよりもガラス基板を大きく
する必要があるが、レーザ装置38等を用いることなく
溶接点を接続することができる。
である。この場合には、第12図に示されるように、各
溶接点P近傍に配置されたスイッチング素子40に、コ
ントロール信号を供給するためのコントロール用配線4
01,402,403゜404が必要になるので、レー
ザ光線を用いて溶着するものよりもガラス基板を大きく
する必要があるが、レーザ装置38等を用いることなく
溶接点を接続することができる。
以上説明したように、本発明によれば、常用トランジス
タ回路群の他に、該トランジスタ回路群占りも少数の予
備トランジスタ回路を配置し、常用トランジスタ回路に
欠陥が生じたときには、欠陥が生じたトランジスタ回路
の代わりに予備トランジスタ回路を用いて回路動作を継
続させるようにしたため、生産コストの低減及び歩留り
の向上に寄与することができる。
タ回路群の他に、該トランジスタ回路群占りも少数の予
備トランジスタ回路を配置し、常用トランジスタ回路に
欠陥が生じたときには、欠陥が生じたトランジスタ回路
の代わりに予備トランジスタ回路を用いて回路動作を継
続させるようにしたため、生産コストの低減及び歩留り
の向上に寄与することができる。
第1図は本発明の一実施例を示す構成図、第2図は溶着
方法の一実施例を示す図、第3図は溶着方法の他の実施
例を示す図、第4図は溶着方法のさらに他の実施例を示
す図、第5−は絶縁層にスルーホールを設けたときの溶
着方法を説明するための図、第6図は接続用の線を用い
て予備配線と入出力信号線とを接続する方法を説明する
ための図、第7図は予備シフトレジスタ回路の他に予備
増幅回路を設けたときの構成図、第8図は2系統のシフ
トレジスタ回路群に本発明を適用したときの回路構成図
、第9図は1段のシフトレジスタ回路に本発明を適用し
たときの回路構成図、第10図はレーザ装置!38の駆
動方法を説明するための図、第11図はスイッチング素
子を用いたときの接続方法を説明するための図、第12
図は溶接点近傍にスイッチング素子を配置したときの構
成図である。 SR1〜SR8・・・シフトレジスタ回路、A1〜A8
・・・増幅回路、 5Rsubl、 5Rsub2・・
・予備シフトレジスタ回路、201,206・・・入力
用予備配線202.203,204,205・・・出力
用予備配線。
方法の一実施例を示す図、第3図は溶着方法の他の実施
例を示す図、第4図は溶着方法のさらに他の実施例を示
す図、第5−は絶縁層にスルーホールを設けたときの溶
着方法を説明するための図、第6図は接続用の線を用い
て予備配線と入出力信号線とを接続する方法を説明する
ための図、第7図は予備シフトレジスタ回路の他に予備
増幅回路を設けたときの構成図、第8図は2系統のシフ
トレジスタ回路群に本発明を適用したときの回路構成図
、第9図は1段のシフトレジスタ回路に本発明を適用し
たときの回路構成図、第10図はレーザ装置!38の駆
動方法を説明するための図、第11図はスイッチング素
子を用いたときの接続方法を説明するための図、第12
図は溶接点近傍にスイッチング素子を配置したときの構
成図である。 SR1〜SR8・・・シフトレジスタ回路、A1〜A8
・・・増幅回路、 5Rsubl、 5Rsub2・・
・予備シフトレジスタ回路、201,206・・・入力
用予備配線202.203,204,205・・・出力
用予備配線。
Claims (1)
- 【特許請求の範囲】 1、基板上に同一機能の常用トランジスタ回路を複数個
配置し、該常用トランジスタ回路群上に絶縁層を形成し
、前記常用トランジスタ回路群と同一機能を有する回路
であつて、前記常用トランジスタ回路群よりも少数の予
備トランジスタ回路を前記基板上または絶縁層上に配置
し、前記各常用トランジスタ回路の入出力信号線と絶縁
層を介して交互する入出力用予備配線を予備トランジス
タ回路の個数以上前記絶縁層上に形成し、前記入力用予
備配線を前記トランジスタ回路の入力側に接続し、前記
出力用予備配線を前記予備トランジスタ回路の出力側に
接続してなることを特徴とするトランジスタ回路装置。 2、特許請求の範囲第1項記載のトランジスタ回路装置
において、前記入出力用予備配線と各常用トランジスタ
回路の入出力信号線とが前記絶縁層を介して交互する部
位に、コントロール信号により入力用予備配線と常用ト
ランジスタ回路の入力信号線とを接続するスイッチング
素子または出力用予備配線と常用トランジスタ回路の出
力信号線とを接続するスイッチング素子を配置してなる
ことを特徴とするトランジスタ回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62284869A JPH01125951A (ja) | 1987-11-11 | 1987-11-11 | トランジスタ回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62284869A JPH01125951A (ja) | 1987-11-11 | 1987-11-11 | トランジスタ回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01125951A true JPH01125951A (ja) | 1989-05-18 |
Family
ID=17684086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62284869A Pending JPH01125951A (ja) | 1987-11-11 | 1987-11-11 | トランジスタ回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01125951A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0601650A1 (en) * | 1992-12-10 | 1994-06-15 | Koninklijke Philips Electronics N.V. | Repairable matrix display |
JP2007114761A (ja) * | 2005-10-18 | 2007-05-10 | Au Optronics Corp | ディスプレイパネルに用いるゲートドライバ及びその修正方法、並びにディスプレイパネル |
CN100426343C (zh) * | 2006-09-06 | 2008-10-15 | 友达光电股份有限公司 | 显示装置、移位寄存器阵列及驱动像素阵列的方法 |
JP2008287297A (ja) * | 2008-09-05 | 2008-11-27 | Sharp Corp | 液晶表示装置とその製造方法 |
JP2010109337A (ja) * | 2008-10-02 | 2010-05-13 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US7893931B2 (en) | 2006-08-16 | 2011-02-22 | Au Optronics Corp. | Display device and shift register array for driving a pixel array |
US8228281B2 (en) | 2005-11-17 | 2012-07-24 | Lg Display Co., Ltd. | Gate driving circuit and repair method thereof, and liquid crystal display using the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58165342A (ja) * | 1982-03-26 | 1983-09-30 | Hitachi Ltd | 半導体集積回路とそのプログラム方法 |
JPS6222455A (ja) * | 1985-07-23 | 1987-01-30 | Asahi Glass Co Ltd | 薄膜能動素子基板 |
JPS62169355A (ja) * | 1986-01-21 | 1987-07-25 | Sharp Corp | 半導体集積回路素子 |
-
1987
- 1987-11-11 JP JP62284869A patent/JPH01125951A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58165342A (ja) * | 1982-03-26 | 1983-09-30 | Hitachi Ltd | 半導体集積回路とそのプログラム方法 |
JPS6222455A (ja) * | 1985-07-23 | 1987-01-30 | Asahi Glass Co Ltd | 薄膜能動素子基板 |
JPS62169355A (ja) * | 1986-01-21 | 1987-07-25 | Sharp Corp | 半導体集積回路素子 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0601650A1 (en) * | 1992-12-10 | 1994-06-15 | Koninklijke Philips Electronics N.V. | Repairable matrix display |
JP2007114761A (ja) * | 2005-10-18 | 2007-05-10 | Au Optronics Corp | ディスプレイパネルに用いるゲートドライバ及びその修正方法、並びにディスプレイパネル |
US8228281B2 (en) | 2005-11-17 | 2012-07-24 | Lg Display Co., Ltd. | Gate driving circuit and repair method thereof, and liquid crystal display using the same |
DE102006054049B4 (de) * | 2005-11-17 | 2018-09-27 | Lg Display Co., Ltd. | Gatetreiberschaltung und dazugehöriges Reparaturverfahren sowie Flüssigkristallanzeigevorrichtung, die ein derartiges Verfahren verwendet |
US7893931B2 (en) | 2006-08-16 | 2011-02-22 | Au Optronics Corp. | Display device and shift register array for driving a pixel array |
CN100426343C (zh) * | 2006-09-06 | 2008-10-15 | 友达光电股份有限公司 | 显示装置、移位寄存器阵列及驱动像素阵列的方法 |
JP2008287297A (ja) * | 2008-09-05 | 2008-11-27 | Sharp Corp | 液晶表示装置とその製造方法 |
JP4658173B2 (ja) * | 2008-09-05 | 2011-03-23 | シャープ株式会社 | 液晶表示装置とその製造方法 |
JP2010109337A (ja) * | 2008-10-02 | 2010-05-13 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070164972A1 (en) | Liquid crystal display and method of repairing the same | |
US7636077B2 (en) | Backup shift register module for a gateline driving circuit | |
JP4959974B2 (ja) | アレイ基板及びこれを有する表示装置 | |
KR100951357B1 (ko) | 액정 표시 장치 | |
KR100725194B1 (ko) | 표시 장치 | |
JP3447086B2 (ja) | 能動マトリックスデバイス用電子式駆動回路 | |
US5111060A (en) | Electronic circuit equipped with redundant or spare circuit elements for every circuit element | |
US20050263772A1 (en) | Thin film display transistor array substrate for a liquid crystal display having repair lines | |
KR20070052501A (ko) | 게이트 구동회로와 그 리페어 방법 및 이를 이용한액정표시장치 | |
JPH0318891A (ja) | 画像表示装置の検査方法 | |
JPH01125951A (ja) | トランジスタ回路装置 | |
JPH04294390A (ja) | 走査回路 | |
WO2018230456A1 (ja) | 表示装置 | |
US8264250B2 (en) | Array substrate having increased inspection efficiency and display apparatus having the same | |
KR102647372B1 (ko) | 표시 장치 및 그 제조 방법 | |
JP3210432B2 (ja) | 液晶表示装置 | |
KR20070077680A (ko) | 게이트 드라이버 및 이를 포함한 액정 표시 장치 | |
JPS62271569A (ja) | 画像表示装置の駆動回路 | |
JPH09114423A (ja) | 画像表示装置 | |
JPH06118909A (ja) | アクティブマトリックス型表示装置及び故障している駆動トランジスタの検出方法 | |
KR100954086B1 (ko) | 액정표시패널의 제조 방법 및 합착 기판 | |
JP2758105B2 (ja) | アクティブマトリクス基板の検査方法及び検査装置 | |
KR20080044073A (ko) | 박막 트랜지스터 표시판 | |
KR100894046B1 (ko) | 액정표시패널의 검사회로 | |
JP4753584B2 (ja) | 表示装置 |