JP4494001B2 - 表示装置の検査方法 - Google Patents

表示装置の検査方法 Download PDF

Info

Publication number
JP4494001B2
JP4494001B2 JP2003421714A JP2003421714A JP4494001B2 JP 4494001 B2 JP4494001 B2 JP 4494001B2 JP 2003421714 A JP2003421714 A JP 2003421714A JP 2003421714 A JP2003421714 A JP 2003421714A JP 4494001 B2 JP4494001 B2 JP 4494001B2
Authority
JP
Japan
Prior art keywords
input
inspection
output
circuit
latch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003421714A
Other languages
English (en)
Other versions
JP2004212984A (ja
JP2004212984A5 (ja
Inventor
剛 長多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003421714A priority Critical patent/JP4494001B2/ja
Publication of JP2004212984A publication Critical patent/JP2004212984A/ja
Publication of JP2004212984A5 publication Critical patent/JP2004212984A5/ja
Application granted granted Critical
Publication of JP4494001B2 publication Critical patent/JP4494001B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、画素がマトリクス状に配置された画像表示装置及び画像表示装置の検査方法に関するものである。
液晶ディスプレイ(LCD)や、エレクトロルミネッセンス(EL)ディスプレイ等の画像表示装置においては、近年高精細化が進み、素子の集積度も大きく向上してきている。
画像表示装置の製造ラインにおいては、完成品としてのパネル出荷に際し、基板上に実装した回路が正常動作しているかの検査が不可欠であるが、前述した高精細化に伴い、検査工程自体も複雑化してきている。
図2は、従来の画像表示装置における、検査回路を実装した基板の構成図である。基板201は検査回路211を実装し、マトリクス状に配置された画素204を有し、データ信号線(ソースバスライン)205と走査線(ゲートバスライン)206がお互いに直行するよう配置され、各走査線206はゲート駆動回路203に接続、各データ信号線205はソース駆動回路202に接続されている(特許文献1参照)。なお、213はアナログスイッチ、214は検査線、215a、215bは検査端子である。
上記表示装置は、各走査線206により当該行の各画素を制御し、映像信号はソース駆動回路202に順次取り込まれ、ラッチ信号に従って各データ信号線205に同時に出力され、各画素に入力される。
上記表示装置の配線間の短絡や配線の断線の検出は、検査端子215aにプローブピンを接触させて出力を調べる方法、検査回路211を使用する方法がある(例えば、特許文献1参照)。この検査回路を使用してデータ信号線205を検査する場合、映像信号線207に検査用パルスを入力すると、アナログスイッチ213を経由して検査端子215bに出力される。検査用パルスと検査端子215bの出力を比較することによって、断線等の不良を簡単に発見することができる。
こうした検査を行う理由は、画像表示基板を組み立て後の完成状態であるパネルにおいて、表示を行わねば検出できない不良をできる限り少なくするためである。こうすることでパネルの生産の歩留まりが向上し、単価が下がることにつながる。たとえ検査回路作成により、画像表示としては余分な面積を基板上に占有しても、組み立て以前に不良品をふるい落とすことができるため、最終的なパネルの単価は安くすることができる。
特開2002−116423号公報
ところが、上記検査法では、ソース駆動回路202の動作及びデータ信号線205の良否を検査するだけであり、ラッチ回路の検査を行うには十分ではない。上記検査法は、検査用パルスを映像信号線207に入力し、スイッチ駆動回路212の順次駆動を行うことで、データ信号線205を一本一本検査する。もしラッチ回路に不具合がありデータ信号線に前の信号が残ったとしたら、その不具合の検出はできないからである。
本発明の目的は、ラッチ回路、ソース駆動回路の動作及びデータ信号線を検査可能な画像表示装置と、画像表示装置の検査方法を提供することである。
本発明は、ソース駆動回路の動作、データ信号線の検査とラッチ回路の検査を簡単かつ確実に行い、異常があればその位置まで知ることができるようにするために、NAND回路を直列接続して画像表示装置に内蔵するものである。
本発明の画像表示装置は、
複数の画素がマトリクス状に配置され、その位置を交点とするようにデータ信号線および走査線が並び、前記データ信号線および走査線のそれぞれに対してドライバ回路にて制御を行っている画像表示装置において、
前記ドライバ回路と前記画素とは、前記データ信号線を介して検査回路に接続され、
前記検査回路は、直列に接続された複数のNAND回路を有し、
前記データ信号線は、それぞれ前記複数のNAND回路のうちいずれか1つの入力に接続され、前記直列に接続されたNAND回路の先頭の入力は電源電圧、後尾の出力は検査端子と接続されていることを特徴とする。
本発明の画像表示装置の検査方法は、複数のデータ信号線によって、それぞれ複数の画素及び複数のNAND回路を有する検査回路と接続されている映像信号線に対して検査パルスを入力し、検査回路の入力側の他端を電源電圧と接続し、検査回路の出力側を検査端子に接続し、検査パルスの波形と、検査端子から得られる出力の波形とを比較することを特徴とするものである。
本発明の画像表示装置の検査方法において、
前記検査パルスは、映像信号の入力に従い、前記データ信号線に出力されるパルスであることを特徴とする。
本発明の画像表示装置の検査方法において、
前記検査パルスは全てのデータ信号線においてHigh信号とし、順次Low信号に切り替えることを特徴とする。
本発明の画像表示装置の検査方法において、
前記直列に接続されたNAND回路への前記検査パルスの入力は、全段にわたり同時入力されることを特徴とする。
以上の構成により、データ信号線に不具合があった場合、例えば断線あるいはショートによりデータ信号線にラッチ出力が反映されない時は、データ信号線のHighからLowへの切り替えが不具合箇所過ぎるまで、検査端子の出力レベルが一定を保つ。一方、ラッチ回路に不具合があり前のデータが残る時は、不具合箇所でデータ信号線のHighからLowへの切り替えを行っても、出力レベルが一定を保たれる。よって、検査出力を見ることで極めて高精度に不良箇所の特定ができる。
本発明の画像表示装置及びその検査方法は、NAND回路を追加し、直列接続することで、ソース駆動回路の検査、データ信号線の断線等の検査及びラッチ回路の検査を簡単かつ確実に行い、もし異常があればその位置まで知ることができるものである。
本発明の実施の形態について図面を参照しながら詳細に説明する。ただし、本発明は多くの異なる様態で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は本実施の形態の記載内容に限定して解釈されるものではない。
図1(A)は、本発明の第1の実施形態による検査回路を示す。上記検査回路は、2入力NAND回路101を直列に接続したものである。また、もう一方の入力をデータ信号線S1, S2, ・・・, Snと一対一で接続している。便宜的に、電源電圧VDDが入力されているNAND回路を先頭、出力が検査端子と接続しているNAND回路を後尾とする。
検査方法について述べる。図1(A)に示すような検査回路を基板上に形成し、画素部と接続しているデータ信号線とS1, S2,・・・, Snを1対1で接続する。検査用パルスを入力し、OUTにおける出力を検査用パルスと比較することによって検査を行う。図1(B)に検査用パルスV1, V2,・・・, Vnとラッチ信号、出力信号OUTのタイミングチャートを示す。検査用パルスV1, V2,・・・, Vnは、ラッチ信号が入力されると同時にデータ信号線に出力されるので、ラッチ信号が入力される時に出力信号が反転する。
本検査において、検査用パルスV1, V2, ・・・, Vnは、検査初期状態において、全信号がHighである(period0)。最初のラッチ信号が入力された時、データ信号線の数が奇数であればLowを、偶数であればHighを出力信号として出力する。次の期間(第一状態、period1)において、検査用パルスV1, V2, ・・・, Vnは、NAND回路の先頭へ入力する検査用パルスV1のみをLowとする。iはi≦nを満たす自然数とすると、第1状態以降(period2、period3、・・・period(i)、・・・period(n-1)、period(n))では、i回目のラッチ信号が入力されるときに、検査用パルスViはHighからLowに変更され、以後はLowのままでいる。これはi=n、つまりラッチ信号がn+1回入力されるまで行われる。こうすることで、図1(B)の出力信号のようにラッチ信号が入力するたびにHighとLowが入れ替わる信号が検出される。もし、入力されたラッチ信号に対応する出力信号に変化がなければ、その出力信号に対応するラッチ回路に不具合があることが分かる。
不具合の検出方法について、図4(A)、図4(B)を用いて詳しく説明する。検査用パルスViは、データ信号線を経由して検査回路の入力部Siへ入力される(iはi≦nを満たす自然数)。また、検査回路内の各NANDの出力をO1,O2,・・・, Onとし、最後尾のNAND出力であるOnが出力信号Outに相当する。これらを表にまとめたのが図4(B)である(Highは1、Lowは0とする)。
図4(B)の状態401〜406は正常時の、ラッチ信号入力後の電位レベルを示している。この段階では、検査用パルスV1, V2,・・・, Vnは全てHigh、nは奇数としているので、検査出力On = Lowとなっている。
図5(A)の状態501〜506はデータ信号線の4番目が断線(Low状態のみ)した時の電位レベルを示している。検査初期状態501の時には不良箇所が偶数番目のため、検査出力Onは正常状態401と同じ電位レベルを示す。しかし、502の状態、503の状態になっても検査出力Onの電位レベルは変化しないため、不具合があることが分かる。506の状態において検査出力Onの電位レベルに変化を観察できる。これによって断線箇所の特定が可能である。
図5(B)の状態507〜512はデータ信号線4番目が電源電圧とショート(High状態のみ)した時の電位レベルを示している。検査初期状態511のとき、不良箇所が偶数番目のために検査出力Onは正常な状態と違う電位レベルを示す。しかし、512の状態を過ぎるまでこの電位レベルの出力が続くため、断線箇所の特定が可能である。
本検査回路への入力は、全データ信号線への同時入力を特徴としているので、ラッチ回路に不具合があり前のデータが残った場合は、HighからLowへの変化が起こらないため、検査出力の電位レベルは変化しない。よって、不具合箇所の特定が可能である。
以下に、本発明の実施例について図面を参照しながら記載する。
図3(A)に、本発明の一実施例を示す。301は基板、302はソース駆動回路、303はゲート駆動回路、304は画素、305はデータ信号線、306は走査線、307は映像信号線、308は検査回路である。検査回路308はソース駆動回路302の対向側に設け、データ信号線305を一本づつ2入力NAND回路の入力に接続し、それぞれのNAND回路は直列接続をする。直列の先頭のNAND回路にはVDDを入力し、後尾のNANDの出力は検査端子を接続する。本実施例では、第1のラッチ回路が映像信号を順次取り込み第2のラッチ回路に渡す。第2のラッチ回路で全ての映像信号を取り込んだ後、ラッチ信号によって第2のラッチ回路よりデータ信号線305に送られる。そのため、データ信号線の検査は、検査用パルスV1, V2,・・・, Vnとラッチ信号を入力し、出力信号OUTを観察することによって行う。
検査用パルスは映像信号線307に入力され、検査初期状態として全データ信号線305をHighとする。検査初期状態では、データ信号線の本数により出力信号OUTは違う。データ信号線の数が奇数であればLow、偶数であればHighの信号を出力する。検査用パルスが検査回路に入力されるのは、ラッチ信号が入力された時なので、ラッチ信号を入力するごとに検査パルスを順次後尾に向かってHighからLowに反転させ検査を行う。この時の出力信号は方形波である。
断線及び接触等の不良の場合は、初期状態から反転させても出力信号がHigh(あるいはLow)のままであり、また異常個所を過ぎると方形波を検出できることで判断できる。方形波のHigh/Lowの切り替えはラッチ信号の入力と同時である。
図3(B)にラッチ回路の不良を検出した時の出力信号OUTを示す。図3(B)の出力信号をみると、最初のラッチ信号が入って(検査初期状態)Highが出力されているので、データ信号線が偶数本であることがわかる(データ信号線が奇数本であるなら、不具合を持っていることになる)。次のラッチ信号が入力され時、出力信号が反転しているので、断線及び接触等の不具合がないことがわかる。
しかし、図3(B)は第3状態において出力信号OUTがLowに反転せず、かつ次の第4状態以降においては正常な方形波がみられる。このようなケースはラッチ回路の異常であると判断できる。第3状態は先頭から3本目のデータ信号線が、HighからLowに反転した信号を受ける時であり、十分なLowレベルに反転しないため、出力信号OUTにおいてLowへの変化が起こらないのである。第4状態以降において、正常な出力信号OUTが検出されることから、3本目のデータ信号線に繋がるラッチ回路は第4状態では正常にラッチしていることがわかる(3本目のデータ信号線は、第4状態でもLowが入力されるので、2度目で十分なLowレベルになった)。
映像信号線から入力されたデータを取り込む(書き込む)ためには、取り込むタイミングの前にデータがなければならず(セットアップ時間)、また取り込むタイミングの後もある程度保たなければならない(ホールド時間)。シフトレジスタの駆動周波数を上げればデータを取り込む時間は短くする必要があり、本検査回路を用いることで正常に取り込まれているか評価を行うことが可能である。
本実施例では、本発明の表示装置を有する様々な電気機器について説明する。本発明の画像表示装置及びその検査方法は、NAND回路を追加し、直列接続することで、ソース駆動回路の動作、データ信号線及びラッチ回路の検査を簡単かつ確実に行い、もし異常があればその位置まで知ることができるものである。このため、製品の組み立て前に検査を行えば、この段階で不良品を取り除くことが可能となり、結果的に製品を効率よく安価に製造することが可能になる。
本発明の表示装置を用いて作成された電気機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、ノート型パーソナルコンピュータ、ゲーム機器、情報端末形態(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍)、記憶媒体を備えた画像再生装置(具体的にはデジタルビデオディスク(DVD)を表示することができる表示装置を備えた装置)等が挙げられる。これらの電気機器の具体例を図6に示す。
図6(A)は表示装置であり、筐体601、支持台602、表示部603、スピーカー部604、ビデオ入力端子605等を含む。本発明の表示装置はその表示部603に用いることができる。なお、表示装置は、パーソナルコンピュータ用、テレビ放送受信用、広告表示用などの全ての情報表示用装置が含まれる。
図6(B)はノート型パーソナルコンピュータであり、本体611、筐体612、表示部613、キーボード614、外部接続ポート615、ポインティングマウス616などを含む。本発明の表示装置をその表示部613に用いることができる。
図6(C)はモバイルコンピュータであり、本体621、表示部622、スイッチ623、操作キー624、赤外線ポート625、スタイラス626などを含む。本発明の表示装置は、その表示部622に用いることができる。
図6(D)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体631、筐体632、表示部A633、表示部B634、記録媒体(DVDなど)挿入部635、操作キー636、スピーカー部637などを含む。表示部A633は主に画像情報を表示し、表示部B634は主に文字情報や操作のための情報を表示する。本発明の表示装置を表示部A、Bの633、634に用いることができる。なお、記録媒体を備えた画像再生装置には、家庭用ゲーム機器なども含まれる。
図6(E)はゴーグル型ディスプレイ(ヘッドマウント型ディスプレイ)であり、本体641、表示部642、アーム部643などを含む。本発明の表示装置をその表示部642に用いることができる。
図6(E)はビデオカメラであり、本体651、表示部652、筐体653、外部接続ポート654、リモコン受信部655、受像部656、バッテリー657、音声入力部658、操作キー659、接眼部660等を含む。本発明の表示装置をその表示部652に用いることにより作成される。
図6(F)は携帯電話であり、本体661、筐体662、表示部663、音声入力部664、音声出力部665、操作キー666、外部接続ポート667、アンテナ668などを含む。本発明の表示装置をその表示部663に用いることができる。
本発明の実施形態を示す図。 一般的に用いられる画像表示装置とその検査回路の構成例を示す図。 本発明の一実施例を示す図。 検査回路の電位レベルを示す図。 検査回路の電位レベルを示す図。 本発明の表示装置を有する電子機器の例を示す図。

Claims (2)

  1. 一の2入力NAND回路の入力部の一方と、他の2入力NAND回路の出力部と、が接続されることにより直列接続された複数の2入力NAND回路と、
    前記直列接続された前記複数の2入力NAND回路の先頭の入力部に接続された電源と、
    前記直列接続された前記複数の2入力NAND回路の後尾の出力部に接続された検査端子と、
    前記複数の2入力NAND回路の入力部の他方に接続された複数の配線と、
    前記複数の配線にそれぞれ接続された複数のラッチ回路と、を有する表示装置の検査方法であって、
    前記電源から前記複数の2入力NAND回路の先頭の入力部に電源電圧が入力された状態において、前記複数の配線に検査パルスを入力し、
    前記検査パルスは、前記複数の配線全ての初期状態をHigh信号とした後、前記複数のラッチ回路からラッチ信号が入力されるごとに、先頭から後尾に向かって順次Low信号に切り替わっていくパルスであり、
    (A)前記初期状態から最初のラッチ信号が入力されたときに前記検査端子に出力される波形が反転しない場合は断線又は接触不良があると判断し、
    (B)前記初期状態から最初のラッチ信号が入力されたときに前記検査端子に出力される波形が反転するものの、N回目(Nは自然数)のラッチ信号の入力のときに前記検査端子に出力される波形が反転せず、その後のラッチ信号の入力時に前記検査端子に出力される波形が反転する場合は、前記N回目(Nは自然数)のラッチ信号を入力したラッチ回路に異常があると判断することを特徴とする表示装置の検査方法。
  2. 請求項1において、
    前記(A)で前記断線又は前記接触不良があると判断された場合において、更に順次ラッチ信号を入力して前記検査端子に出力される波形が反転する箇所を特定することにより、前記断線又は前記接触不良の箇所を特定することを特徴とする表示装置の検査方法。
JP2003421714A 2002-12-18 2003-12-18 表示装置の検査方法 Expired - Fee Related JP4494001B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003421714A JP4494001B2 (ja) 2002-12-18 2003-12-18 表示装置の検査方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002366803 2002-12-18
JP2003421714A JP4494001B2 (ja) 2002-12-18 2003-12-18 表示装置の検査方法

Publications (3)

Publication Number Publication Date
JP2004212984A JP2004212984A (ja) 2004-07-29
JP2004212984A5 JP2004212984A5 (ja) 2007-02-08
JP4494001B2 true JP4494001B2 (ja) 2010-06-30

Family

ID=32828774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003421714A Expired - Fee Related JP4494001B2 (ja) 2002-12-18 2003-12-18 表示装置の検査方法

Country Status (1)

Country Link
JP (1) JP4494001B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4864306B2 (ja) * 2004-09-27 2012-02-01 富士通セミコンダクター株式会社 半導体装置およびその試験方法
JP2006171386A (ja) * 2004-12-16 2006-06-29 Seiko Epson Corp 電気光学装置および電子機器
JP4600147B2 (ja) * 2005-05-20 2010-12-15 エプソンイメージングデバイス株式会社 検査回路、電気光学装置および電子機器
JP2008083529A (ja) * 2006-09-28 2008-04-10 Seiko Epson Corp アクティブマトリクス基板、アクティブマトリクス基板の検査方法および電気光学装置
KR100822208B1 (ko) * 2006-11-10 2008-04-17 삼성에스디아이 주식회사 점등 테스트 기능을 구비한 평판 표시장치
KR102352610B1 (ko) * 2015-05-29 2022-01-19 엘지디스플레이 주식회사 드라이버집적회로 및 표시장치
JP2017181574A (ja) * 2016-03-28 2017-10-05 株式会社ジャパンディスプレイ 表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH085709A (ja) * 1994-06-22 1996-01-12 Kawasaki Steel Corp 半導体集積回路
JPH09218250A (ja) * 1996-02-14 1997-08-19 Kawasaki Steel Corp 集積回路及び集積回路テスト方法
JP2000047255A (ja) * 1998-07-27 2000-02-18 Matsushita Electric Ind Co Ltd 液晶表示パネル
JP2002174655A (ja) * 2000-12-07 2002-06-21 Seiko Epson Corp 電気光学装置の検査方法、電気光学装置の検査用回路、電気光学装置および電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH085709A (ja) * 1994-06-22 1996-01-12 Kawasaki Steel Corp 半導体集積回路
JPH09218250A (ja) * 1996-02-14 1997-08-19 Kawasaki Steel Corp 集積回路及び集積回路テスト方法
JP2000047255A (ja) * 1998-07-27 2000-02-18 Matsushita Electric Ind Co Ltd 液晶表示パネル
JP2002174655A (ja) * 2000-12-07 2002-06-21 Seiko Epson Corp 電気光学装置の検査方法、電気光学装置の検査用回路、電気光学装置および電子機器

Also Published As

Publication number Publication date
JP2004212984A (ja) 2004-07-29

Similar Documents

Publication Publication Date Title
KR101109645B1 (ko) 검사회로 및 이 검사회로를 가진 표시장치
US7528817B2 (en) Image display device and testing method of the same
US7265572B2 (en) Image display device and method of testing the same
CN1177309C (zh) 电光装置的检查方法、电光装置的检查用电路、电光装置及电子设备
JP2008102335A (ja) アクティブマトリクス基板及び電気光学装置並びに検査方法及び電気光学装置の製造方法
US7554359B2 (en) Circuit for inspecting semiconductor device and inspecting method
TWI512380B (zh) 顯示裝置和其操作方法
JP4610886B2 (ja) 画像表示装置、電子機器
JP2007304252A (ja) 電気光学装置及びその検査方法、並びに電子機器
JP4494001B2 (ja) 表示装置の検査方法
JP4974517B2 (ja) 検査回路
JP2010122513A (ja) 表示装置、およびテレビジョンシステム
JPH06505606A (ja) 走査装置用の冗長シフトレジスタ
WO2020195585A1 (ja) 表示装置及び検出システム
JP2000180885A (ja) アレイ基板およびその検査方法
CN100526902C (zh) 半导体装置的检查电路及检查方法
JP2000352726A (ja) アクティブマトリックス液晶表示装置およびその検査回路
US20120092021A1 (en) Test Structure for GIP panel
JP2005352470A (ja) 表示体回路基板、検査方法、及び電子機器
JPH04288588A (ja) アクティブマトリクス型液晶表示装置
CN116994509A (zh) 显示面板及其检测方法、显示装置、存储介质
JPH11242239A (ja) 液晶表示装置の検査方法および液晶表示装置
JP2010107830A (ja) 液晶表示装置
JP2006105719A (ja) 表示装置ならびにその検査装置および検査方法
JPH06138449A (ja) 液晶表示器用基板検査装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100407

R150 Certificate of patent or registration of utility model

Ref document number: 4494001

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees