JP2000352726A - アクティブマトリックス液晶表示装置およびその検査回路 - Google Patents
アクティブマトリックス液晶表示装置およびその検査回路Info
- Publication number
- JP2000352726A JP2000352726A JP16612399A JP16612399A JP2000352726A JP 2000352726 A JP2000352726 A JP 2000352726A JP 16612399 A JP16612399 A JP 16612399A JP 16612399 A JP16612399 A JP 16612399A JP 2000352726 A JP2000352726 A JP 2000352726A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- inspection
- scanning
- signal
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 検査のための接続治具や検査回路の規模を小
さくすることができ、製品コストをより低減することが
できるアクティブマトリックス液晶表示装置およびその
検査回路を提供する。 【解決手段】 液晶表示パネル３０において、検査信号
に対して必要となるデータセレクタのようにレイアウト
の制約を受けることなく、簡単な構成で、検査信号ＶＴ
ＰおよびＨＴＰのように、検査用の出力端子数を削減す
る。
さくすることができ、製品コストをより低減することが
できるアクティブマトリックス液晶表示装置およびその
検査回路を提供する。 【解決手段】 液晶表示パネル３０において、検査信号
に対して必要となるデータセレクタのようにレイアウト
の制約を受けることなく、簡単な構成で、検査信号ＶＴ
ＰおよびＨＴＰのように、検査用の出力端子数を削減す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、マトリックス形成
された走査線と信号線との各交差点毎のアクティブ素子
を介し、液晶より形成された表示画素を駆動して画像表
示するアクティブマトリックス液晶表示装置およびその
検査回路に関するものである。
された走査線と信号線との各交差点毎のアクティブ素子
を介し、液晶より形成された表示画素を駆動して画像表
示するアクティブマトリックス液晶表示装置およびその
検査回路に関するものである。
【０００２】
【従来の技術】近年、コンピュータの画像やテレビジョ
ン受像機の映像等を表示するための表示装置として、対
向させて配置される絶縁基板の一方にマトリックス状に
形成された複数の走査線と信号線とを順次走査しなが
ら、それらの走査線と信号線との各交差点毎に形成され
たアクティブ素子であるスイッチング素子を介し、絶縁
基板であるガラス基板間に挟持された液晶により形成さ
れた表示画素を、電気的に駆動して画像表示するアクテ
ィブマトリックス液晶表示装置（ＬＣＤ）が、軽量およ
び薄型で省電力といった特徴から、広く利用されるよう
になってきており、より一層の低コスト化および高性能
化の要求が高まっている。
ン受像機の映像等を表示するための表示装置として、対
向させて配置される絶縁基板の一方にマトリックス状に
形成された複数の走査線と信号線とを順次走査しなが
ら、それらの走査線と信号線との各交差点毎に形成され
たアクティブ素子であるスイッチング素子を介し、絶縁
基板であるガラス基板間に挟持された液晶により形成さ
れた表示画素を、電気的に駆動して画像表示するアクテ
ィブマトリックス液晶表示装置（ＬＣＤ）が、軽量およ
び薄型で省電力といった特徴から、広く利用されるよう
になってきており、より一層の低コスト化および高性能
化の要求が高まっている。
【０００３】特に、複数の走査線と信号線とを順次走査
駆動するための駆動回路を一体形成するポリシリコンＴ
ＦＴ−ＬＣＤは、高表示率および低コストＬＣＤとして
期待されている。以上のような従来のアクティブマトリ
ックス液晶表示装置について、図面を参照しながら以下
に説明する。
駆動するための駆動回路を一体形成するポリシリコンＴ
ＦＴ−ＬＣＤは、高表示率および低コストＬＣＤとして
期待されている。以上のような従来のアクティブマトリ
ックス液晶表示装置について、図面を参照しながら以下
に説明する。
【０００４】図６は従来のアクティブマトリックス液晶
表示装置において、複数の走査線と信号線とを順次走査
して駆動するための走査線駆動回路および信号線駆動回
路に用いられる各走査回路の構成図である。これらの走
査回路としては、走査線駆動回路と信号線駆動回路とで
同一の回路構成であり、図６に示すように、双方向シフ
ト化のために、データ入力を選択できるようにしたラッ
チ回路６１を、複数段縦列接続して構成するものが一般
的である。
表示装置において、複数の走査線と信号線とを順次走査
して駆動するための走査線駆動回路および信号線駆動回
路に用いられる各走査回路の構成図である。これらの走
査回路としては、走査線駆動回路と信号線駆動回路とで
同一の回路構成であり、図６に示すように、双方向シフ
ト化のために、データ入力を選択できるようにしたラッ
チ回路６１を、複数段縦列接続して構成するものが一般
的である。
【０００５】以上のように構成されたアクティブマトリ
ックス液晶表示装置における走査回路について、その動
作を以下に説明する。まず、各ラッチ回路６１の端子Ｑ
からのラッチ出力をＱ１からＱｎの方向に順次シフトさ
せる場合は、各ラッチ回路６１の端子Ｄａをデータ入力
端子として、この端子Ｄａにスタート信号ＳＴとクロッ
ク信号Φおよび／Φを、図７のタイミングチャートに示
すタイミングで入力することにより、各ラッチ回路６１
の端子Ｑからは、Ｑ１からＱｎの方向にシフトしたパル
スが順次出力される。
ックス液晶表示装置における走査回路について、その動
作を以下に説明する。まず、各ラッチ回路６１の端子Ｑ
からのラッチ出力をＱ１からＱｎの方向に順次シフトさ
せる場合は、各ラッチ回路６１の端子Ｄａをデータ入力
端子として、この端子Ｄａにスタート信号ＳＴとクロッ
ク信号Φおよび／Φを、図７のタイミングチャートに示
すタイミングで入力することにより、各ラッチ回路６１
の端子Ｑからは、Ｑ１からＱｎの方向にシフトしたパル
スが順次出力される。
【０００６】逆に、各ラッチ回路６１の端子Ｑからのラ
ッチ出力をＱｎからＱ１の方向に順次シフトさせる場合
は、各ラッチ回路６１の端子Ｄｂをデータ入力端子とし
て、この端子Ｄｂにスタート信号ＳＴとクロック信号Φ
および／Φを、図８のタイミングチャートに示すタイミ
ングで入力することにより、各ラッチ回路６１の端子Ｑ
からは、ＱｎからＱ１の方向にシフトしたパルスが順次
出力される。
ッチ出力をＱｎからＱ１の方向に順次シフトさせる場合
は、各ラッチ回路６１の端子Ｄｂをデータ入力端子とし
て、この端子Ｄｂにスタート信号ＳＴとクロック信号Φ
および／Φを、図８のタイミングチャートに示すタイミ
ングで入力することにより、各ラッチ回路６１の端子Ｑ
からは、ＱｎからＱ１の方向にシフトしたパルスが順次
出力される。
【０００７】通常、上記のような走査回路に対する動作
状態の検査では、その動作状態を、走査回路におけるシ
フト方向に対して最終段のラッチ回路６１の端子Ｑから
のラッチ出力信号を用いて判断しており、検査対象の走
査回路が双方向シフト型であるため、図６に示すよう
に、検査信号の出力端子として端子ＴＰａおよび端子Ｔ
Ｐｂが設けられている。
状態の検査では、その動作状態を、走査回路におけるシ
フト方向に対して最終段のラッチ回路６１の端子Ｑから
のラッチ出力信号を用いて判断しており、検査対象の走
査回路が双方向シフト型であるため、図６に示すよう
に、検査信号の出力端子として端子ＴＰａおよび端子Ｔ
Ｐｂが設けられている。
【０００８】
【発明が解決しようとする課題】しかしながら上記のよ
うな従来のアクティブマトリックス液晶表示装置では、
走査回路が双方向シフト型であり、このような場合に
は、走査回路として走査線側の垂直走査回路を含む走査
線駆動回路の検査用と、走査回路として信号線側の水平
走査回路を含む信号線駆動回路の検査用とで、合計４個
の検査用の出力端子およびそれらの出力端子に対応して
４組の検査回路を必要とするため、表示パネルにおい
て、上記の検査回路からの検査信号に対して多くのデー
タセレクタが必要となり、このようなデータセレクタで
はレイアウトの制約を受けてしまい、構成が複雑となっ
て検査用の出力端子数が増加してしまう。
うな従来のアクティブマトリックス液晶表示装置では、
走査回路が双方向シフト型であり、このような場合に
は、走査回路として走査線側の垂直走査回路を含む走査
線駆動回路の検査用と、走査回路として信号線側の水平
走査回路を含む信号線駆動回路の検査用とで、合計４個
の検査用の出力端子およびそれらの出力端子に対応して
４組の検査回路を必要とするため、表示パネルにおい
て、上記の検査回路からの検査信号に対して多くのデー
タセレクタが必要となり、このようなデータセレクタで
はレイアウトの制約を受けてしまい、構成が複雑となっ
て検査用の出力端子数が増加してしまう。
【０００９】従って、検査のための接続治具や検査回路
の規模が大きくなり、製品コストの低減が困難となって
いるという問題点を有していた。本発明は、上記従来の
問題点を解決するもので、検査のための接続治具や検査
回路の規模を小さくすることができ、製品コストをより
低減することができるアクティブマトリックス液晶表示
装置およびその検査回路を提供する。
の規模が大きくなり、製品コストの低減が困難となって
いるという問題点を有していた。本発明は、上記従来の
問題点を解決するもので、検査のための接続治具や検査
回路の規模を小さくすることができ、製品コストをより
低減することができるアクティブマトリックス液晶表示
装置およびその検査回路を提供する。
【００１０】
【課題を解決するための手段】上記の課題を解決するた
めに本発明のアクティブマトリックス液晶表示装置およ
びその検査回路は、表示パネルにおいて、検査信号に対
して必要となるデータセレクタのようにレイアウトの制
約を受けることなく、簡単な構成で検査用の出力端子数
を削減することを特徴とする。
めに本発明のアクティブマトリックス液晶表示装置およ
びその検査回路は、表示パネルにおいて、検査信号に対
して必要となるデータセレクタのようにレイアウトの制
約を受けることなく、簡単な構成で検査用の出力端子数
を削減することを特徴とする。
【００１１】以上により、検査のための接続治具や検査
回路の規模を小さくすることができ、製品コストをより
低減することができる。
回路の規模を小さくすることができ、製品コストをより
低減することができる。
【００１２】
【発明の実施の形態】本発明の請求項１に記載のアクテ
ィブマトリックス液晶表示装置の検査回路は、対向させ
て配置される絶縁基板の一方にマトリックス状に形成さ
れた複数の走査線と信号線とを順次走査しながら、前記
走査線と信号線との各交差点毎に形成されたアクティブ
素子を介し、前記絶縁基板間に挟持された液晶により形
成された表示画素を電気的に駆動して画像表示するアク
ティブマトリックス液晶表示装置において、前記走査の
ために設けられ複数段のラッチ回路を縦列接続して構成
された双方向シフト型の走査回路を検査するための検査
回路であって、前記走査回路に対する検査での状態判定
のための検査信号として、前記走査回路での一方のシフ
ト方向の先頭にあるラッチ回路の出力信号と他方のシフ
ト方向の先頭以外にあるラッチ回路の出力信号との論理
ゲート出力を利用するように構成する。
ィブマトリックス液晶表示装置の検査回路は、対向させ
て配置される絶縁基板の一方にマトリックス状に形成さ
れた複数の走査線と信号線とを順次走査しながら、前記
走査線と信号線との各交差点毎に形成されたアクティブ
素子を介し、前記絶縁基板間に挟持された液晶により形
成された表示画素を電気的に駆動して画像表示するアク
ティブマトリックス液晶表示装置において、前記走査の
ために設けられ複数段のラッチ回路を縦列接続して構成
された双方向シフト型の走査回路を検査するための検査
回路であって、前記走査回路に対する検査での状態判定
のための検査信号として、前記走査回路での一方のシフ
ト方向の先頭にあるラッチ回路の出力信号と他方のシフ
ト方向の先頭以外にあるラッチ回路の出力信号との論理
ゲート出力を利用するように構成する。
【００１３】請求項２に記載のアクティブマトリックス
液晶表示装置は、請求項１に記載の検査回路を、対向さ
せて配置される絶縁基板内に設けた構成とする。請求項
３に記載のアクティブマトリックス液晶表示装置は、請
求項２に記載の走査回路に対する検査での状態判定のた
めの検査信号として、走査線を順次走査する走査回路に
対する検査信号と信号線を順次走査する走査回路に対す
る検査信号との論理ゲート出力を利用するように構成す
る。
液晶表示装置は、請求項１に記載の検査回路を、対向さ
せて配置される絶縁基板内に設けた構成とする。請求項
３に記載のアクティブマトリックス液晶表示装置は、請
求項２に記載の走査回路に対する検査での状態判定のた
めの検査信号として、走査線を順次走査する走査回路に
対する検査信号と信号線を順次走査する走査回路に対す
る検査信号との論理ゲート出力を利用するように構成す
る。
【００１４】請求項４に記載のアクティブマトリックス
液晶表示装置は、請求項２または請求項３に記載の各走
査回路およびアクティブ素子とを同一絶縁基板上に同一
プロセスで形成して構成する。以上の構成によると、表
示パネルにおいて、検査信号に対して必要となるデータ
セレクタのようにレイアウトの制約を受けることなく、
簡単な構成で検査用の出力端子数を削減することを可能
とする。
液晶表示装置は、請求項２または請求項３に記載の各走
査回路およびアクティブ素子とを同一絶縁基板上に同一
プロセスで形成して構成する。以上の構成によると、表
示パネルにおいて、検査信号に対して必要となるデータ
セレクタのようにレイアウトの制約を受けることなく、
簡単な構成で検査用の出力端子数を削減することを可能
とする。
【００１５】以下、本発明の実施の形態を示すアクティ
ブマトリックス液晶表示装置およびその検査回路につい
て、図面を参照しながら具体的に説明する。 （実施の形態１）本発明の実施の形態１のアクティブマ
トリックス液晶表示装置の検査回路を説明する。ここで
は、アクティブマトリックス液晶表示装置の走査回路に
対する検査回路を説明する。
ブマトリックス液晶表示装置およびその検査回路につい
て、図面を参照しながら具体的に説明する。 （実施の形態１）本発明の実施の形態１のアクティブマ
トリックス液晶表示装置の検査回路を説明する。ここで
は、アクティブマトリックス液晶表示装置の走査回路に
対する検査回路を説明する。
【００１６】図１は本実施の形態１のアクティブマトリ
ックス液晶表示装置の検査回路であって走査回路に対す
る検査回路の構成図である。図１において、１はデータ
入力を選択できるラッチ回路、Ｓ１はラッチ回路１を複
数段縦列接続して構成された走査回路、２はＮＯＲ構成
による論理ゲートであり検査回路Ｋ１を形成する。図
２、図３は本実施の形態１のアクティブマトリックス液
晶表示装置における走査回路の動作状態を示すタイミン
グチャート例である。なお、図２は図１の走査回路Ｓ１
を右シフト動作（Ｑ１からＱｎへの方向に順次走査）し
た場合であり、図３は図１の走査回路Ｓ１を左シフト動
作（ＱｎからＱ１への方向に順次走査）した場合を示
す。また、各タイミングチャートにおいて、縦方向は信
号電圧を示し、横方向は時間を示す。
ックス液晶表示装置の検査回路であって走査回路に対す
る検査回路の構成図である。図１において、１はデータ
入力を選択できるラッチ回路、Ｓ１はラッチ回路１を複
数段縦列接続して構成された走査回路、２はＮＯＲ構成
による論理ゲートであり検査回路Ｋ１を形成する。図
２、図３は本実施の形態１のアクティブマトリックス液
晶表示装置における走査回路の動作状態を示すタイミン
グチャート例である。なお、図２は図１の走査回路Ｓ１
を右シフト動作（Ｑ１からＱｎへの方向に順次走査）し
た場合であり、図３は図１の走査回路Ｓ１を左シフト動
作（ＱｎからＱ１への方向に順次走査）した場合を示
す。また、各タイミングチャートにおいて、縦方向は信
号電圧を示し、横方向は時間を示す。
【００１７】ここで、図１に示す検査回路Ｋ１からの検
査信号ＴＰを生成する論理ゲート２への入力信号を、ラ
ッチ回路１のラッチ出力信号であるＱ１およびＱｎ−３
とすることで、検査信号ＴＰとして図２および図３のＴ
Ｐで示すような検査用信号が得られ、走査回路Ｓ１にお
ける右シフト動作と左シフト動作とで検査信号ＴＰのパ
ルス発生アドレスが異なるので、シフト方向によって期
待値を変えることにより、シフト方向の誤動作をも検出
することが可能である。
査信号ＴＰを生成する論理ゲート２への入力信号を、ラ
ッチ回路１のラッチ出力信号であるＱ１およびＱｎ−３
とすることで、検査信号ＴＰとして図２および図３のＴ
Ｐで示すような検査用信号が得られ、走査回路Ｓ１にお
ける右シフト動作と左シフト動作とで検査信号ＴＰのパ
ルス発生アドレスが異なるので、シフト方向によって期
待値を変えることにより、シフト方向の誤動作をも検出
することが可能である。
【００１８】以上のように、本実施の形態１のアクティ
ブマトリックス液晶表示装置の検査回路によれば、一方
のシフト方向での先頭のラッチ回路の出力信号と、他方
のシフト方向の先頭以外の所定のラッチ回路の出力信号
との論理ゲート出力を検査信号とすることにより、検査
端子を削減することができる。 （実施の形態２）本発明の実施の形態２のアクティブマ
トリックス液晶表示装置を説明する。
ブマトリックス液晶表示装置の検査回路によれば、一方
のシフト方向での先頭のラッチ回路の出力信号と、他方
のシフト方向の先頭以外の所定のラッチ回路の出力信号
との論理ゲート出力を検査信号とすることにより、検査
端子を削減することができる。 （実施の形態２）本発明の実施の形態２のアクティブマ
トリックス液晶表示装置を説明する。
【００１９】図４は本実施の形態２のアクティブマトリ
ックス液晶表示装置の構成を示すブロック図である。図
４において、１０は走査線駆動回路で、垂直走査回路１
２と垂直駆動回路１１とから構成される。２０は信号線
駆動回路で、水平走査回路２１と水平駆動回路２２とか
ら構成される。３０は液晶表示パネルで、スイッチング
素子３１と液晶セル３２とによって構成される表示画素
がマトリックス状に配置される。
ックス液晶表示装置の構成を示すブロック図である。図
４において、１０は走査線駆動回路で、垂直走査回路１
２と垂直駆動回路１１とから構成される。２０は信号線
駆動回路で、水平走査回路２１と水平駆動回路２２とか
ら構成される。３０は液晶表示パネルで、スイッチング
素子３１と液晶セル３２とによって構成される表示画素
がマトリックス状に配置される。
【００２０】このアクティブマトリックス液晶表示装置
は、ガラス板などの絶縁基板上にマトリックス状に形成
された複数の走査線Ｖ１〜Ｖｎと信号線Ｈ１〜Ｈｍと
を、走査線駆動回路１０および信号線駆動回路２０によ
り順次走査しながら、走査線Ｖ１〜Ｖｎと信号線Ｈ１〜
Ｈｍとの各交差点毎に形成されたアクティブ素子である
スイッチング素子３１を介し、絶縁基板間に挟持された
液晶セル３２により形成された表示画素を電気的に駆動
して画像表示するように構成されている。
は、ガラス板などの絶縁基板上にマトリックス状に形成
された複数の走査線Ｖ１〜Ｖｎと信号線Ｈ１〜Ｈｍと
を、走査線駆動回路１０および信号線駆動回路２０によ
り順次走査しながら、走査線Ｖ１〜Ｖｎと信号線Ｈ１〜
Ｈｍとの各交差点毎に形成されたアクティブ素子である
スイッチング素子３１を介し、絶縁基板間に挟持された
液晶セル３２により形成された表示画素を電気的に駆動
して画像表示するように構成されている。
【００２１】ここで、垂直走査回路１２および水平走査
回路２１のそれぞれを図１に示す走査回路Ｓ１および検
査回路Ｋ１で構成し、図１に示す検査信号ＴＰに対応さ
せて垂直走査回路１２からの検査信号ＶＴＰおよび水平
走査回路２１からの検査信号ＨＴＰとすることにより、
図６に示す従来の走査回路で構成する場合の検査端子４
個を２個に半減することができる。 （実施の形態３）本発明の実施の形態３のアクティブマ
トリックス液晶表示装置を説明する。
回路２１のそれぞれを図１に示す走査回路Ｓ１および検
査回路Ｋ１で構成し、図１に示す検査信号ＴＰに対応さ
せて垂直走査回路１２からの検査信号ＶＴＰおよび水平
走査回路２１からの検査信号ＨＴＰとすることにより、
図６に示す従来の走査回路で構成する場合の検査端子４
個を２個に半減することができる。 （実施の形態３）本発明の実施の形態３のアクティブマ
トリックス液晶表示装置を説明する。
【００２２】図５は本実施の形態３のアクティブマトリ
ックス液晶表示装置の構成を示すブロック図である。図
５において、１０は走査線駆動回路で、垂直走査回路１
２と垂直駆動回路１１とから構成される。２０は信号線
駆動回路で、水平走査回路２１と水平駆動回路２２とか
ら構成される。３０は液晶表示パネルで、スイッチング
素子３１と液晶セル３２とによって構成される表示画素
がマトリックス状に配置される。
ックス液晶表示装置の構成を示すブロック図である。図
５において、１０は走査線駆動回路で、垂直走査回路１
２と垂直駆動回路１１とから構成される。２０は信号線
駆動回路で、水平走査回路２１と水平駆動回路２２とか
ら構成される。３０は液晶表示パネルで、スイッチング
素子３１と液晶セル３２とによって構成される表示画素
がマトリックス状に配置される。
【００２３】このアクティブマトリックス液晶表示装置
も、実施の形態２のアクティブマトリックス液晶表示装
置と同様に、ガラス板などの絶縁基板上にマトリックス
状に形成された複数の走査線Ｖ１〜Ｖｎと信号線Ｈ１〜
Ｈｍとを、走査線駆動回路１０および信号線駆動回路２
０により順次走査しながら、走査線Ｖ１〜Ｖｎと信号線
Ｈ１〜Ｈｍとの各交差点毎に形成されたアクティブ素子
であるスイッチング素子３１を介し、絶縁基板間に挟持
された液晶セル３２により形成された表示画素を電気的
に駆動して画像表示するように構成されている。
も、実施の形態２のアクティブマトリックス液晶表示装
置と同様に、ガラス板などの絶縁基板上にマトリックス
状に形成された複数の走査線Ｖ１〜Ｖｎと信号線Ｈ１〜
Ｈｍとを、走査線駆動回路１０および信号線駆動回路２
０により順次走査しながら、走査線Ｖ１〜Ｖｎと信号線
Ｈ１〜Ｈｍとの各交差点毎に形成されたアクティブ素子
であるスイッチング素子３１を介し、絶縁基板間に挟持
された液晶セル３２により形成された表示画素を電気的
に駆動して画像表示するように構成されている。
【００２４】以上は図４の構成と同様なものであり、図
４の構成と異なるのは、ＮＡＮＤ構成による論理ゲート
３を用いて、垂直走査回路１２からの検査信号ＶＴＰと
水平走査回路２１からの検査信号ＨＴＰとを複合化した
点である。ここで、垂直走査回路１２および水平走査回
路２１のそれぞれを図１に示す走査回路Ｓ１および検査
回路Ｋ１で構成し、図１に示す検査信号ＴＰに対応させ
て垂直走査回路１２からの検査信号ＶＴＰおよび水平走
査回路２１からの検査信号ＨＴＰとし、さらに、垂直走
査回路１２および水平走査回路２１の周波数が異なるの
で、各走査回路１２、２１からの検査信号ＶＴＰおよび
ＨＴＰを論理ゲート３に入力し、複合検査信号ＣＴＰと
して新たな検査信号を出力することにより、各走査回路
１２、２１の検査用の端子を、図４に示す構成からさら
に半減することができ、従来の構成に比べると１／４に
も削減することができる。
４の構成と異なるのは、ＮＡＮＤ構成による論理ゲート
３を用いて、垂直走査回路１２からの検査信号ＶＴＰと
水平走査回路２１からの検査信号ＨＴＰとを複合化した
点である。ここで、垂直走査回路１２および水平走査回
路２１のそれぞれを図１に示す走査回路Ｓ１および検査
回路Ｋ１で構成し、図１に示す検査信号ＴＰに対応させ
て垂直走査回路１２からの検査信号ＶＴＰおよび水平走
査回路２１からの検査信号ＨＴＰとし、さらに、垂直走
査回路１２および水平走査回路２１の周波数が異なるの
で、各走査回路１２、２１からの検査信号ＶＴＰおよび
ＨＴＰを論理ゲート３に入力し、複合検査信号ＣＴＰと
して新たな検査信号を出力することにより、各走査回路
１２、２１の検査用の端子を、図４に示す構成からさら
に半減することができ、従来の構成に比べると１／４に
も削減することができる。
【００２５】なお、実施の形態１において、ラッチ回路
１としては、レベルトリガタイプとしたが、エッジトリ
ガタイプとしてもよい。また、論理ゲート２はＮＯＲゲ
ートとしたが、ＮＯＲゲートに限定されるものではな
く、スタート信号ＳＴの論理や出力バッファの構成等に
より、ＮＡＮＤゲートやＥＯＲゲートなどでもよい。
１としては、レベルトリガタイプとしたが、エッジトリ
ガタイプとしてもよい。また、論理ゲート２はＮＯＲゲ
ートとしたが、ＮＯＲゲートに限定されるものではな
く、スタート信号ＳＴの論理や出力バッファの構成等に
より、ＮＡＮＤゲートやＥＯＲゲートなどでもよい。
【００２６】また、Ｑ１とＱｎ−３とを論理ゲート２に
入力するとしたが、これも、この組み合わせに限定され
るものでなく、走査方向によリパルス発生アドレスが異
なる組み合わせであればよく、Ｑ１とＱｎ−１とを論理
ゲート２に入力するようにしてもよいことは言うまでも
ない。また、実施の形態３では、論理ゲート３をＮＡＮ
Ｄゲートとしたが、これもＮＡＮＤゲートに限定される
ものでなく、走査パルスの論理等により他の種類の論理
ゲートでもよい。
入力するとしたが、これも、この組み合わせに限定され
るものでなく、走査方向によリパルス発生アドレスが異
なる組み合わせであればよく、Ｑ１とＱｎ−１とを論理
ゲート２に入力するようにしてもよいことは言うまでも
ない。また、実施の形態３では、論理ゲート３をＮＡＮ
Ｄゲートとしたが、これもＮＡＮＤゲートに限定される
ものでなく、走査パルスの論理等により他の種類の論理
ゲートでもよい。
【００２７】また、垂直走査回路１２からの検査信号Ｖ
ＴＰと水平走査回路２１からの検査信号ＨＴＰとをＮＡ
ＮＤゲート３に入力して、複合検査信号ＣＴＰを出力す
るとしたが、これもこの構成に限定されるものでなく、
例えば垂直走査回路１２のＱ１とＱｎ−１および水平走
査回路２１のＱ１とＱｍ−２の４つの信号を論理ゲート
に入力して検査信号を生成出力する構成としてもよい。
ＴＰと水平走査回路２１からの検査信号ＨＴＰとをＮＡ
ＮＤゲート３に入力して、複合検査信号ＣＴＰを出力す
るとしたが、これもこの構成に限定されるものでなく、
例えば垂直走査回路１２のＱ１とＱｎ−１および水平走
査回路２１のＱ１とＱｍ−２の４つの信号を論理ゲート
に入力して検査信号を生成出力する構成としてもよい。
【００２８】
【発明の効果】以上のように、請求項１および請求項２
に記載の発明によれば、検査のための検査信号の出力端
子を削減することができる。また、請求項３に記載の発
明によれば、上記の検査信号の出力端子をさらに削減す
ることができる。
に記載の発明によれば、検査のための検査信号の出力端
子を削減することができる。また、請求項３に記載の発
明によれば、上記の検査信号の出力端子をさらに削減す
ることができる。
【００２９】すなわち、表示パネルにおいて、検査信号
に対して必要となるデータセレクタのようにレイアウト
の制約を受けることなく、簡単な構成で検査用の出力端
子数を削減することができる。そのため、検査のための
接続治具や検査回路の規模を小さくすることができ、製
品コストをより低減することができる。
に対して必要となるデータセレクタのようにレイアウト
の制約を受けることなく、簡単な構成で検査用の出力端
子数を削減することができる。そのため、検査のための
接続治具や検査回路の規模を小さくすることができ、製
品コストをより低減することができる。
【００３０】また、請求項４に記載の発明によれば、周
辺回路を簡略化することができるとともに、表示パネル
における表示率の低下を抑えることができる。
辺回路を簡略化することができるとともに、表示パネル
における表示率の低下を抑えることができる。
【図１】本発明の実施の形態１のアクティブマトリック
ス液晶表示装置の検査回路の構成図
ス液晶表示装置の検査回路の構成図
【図２】同実施の形態１における走査回路の右シフト動
作時のタイミングチャート
作時のタイミングチャート
【図３】同実施の形態１における走査回路の左シフト動
作時のタイミングチャート
作時のタイミングチャート
【図４】本発明の実施の形態２のアクティブマトリック
ス液晶表示装置の構成を示すブロック図
ス液晶表示装置の構成を示すブロック図
【図５】本発明の実施の形態３のアクティブマトリック
ス液晶表示装置の構成を示すブロック図
ス液晶表示装置の構成を示すブロック図
【図６】従来のアクティブマトリックス液晶表示装置に
おける走査回路の構成図
おける走査回路の構成図
【図７】同従来例における走査回路の右シフト動作時の
タイミングチャート
タイミングチャート
【図８】同従来例における走査回路の左シフト動作時の
タイミングチャート
タイミングチャート
１ （データ入力選択機能付き）ラッチ回路 ２ 論理ゲート（ＮＯＲゲート） ３ 論理ゲート（ＮＡＮＤゲート） １０ 走査線駆動回路 １１ 垂直駆動回路 １２ 垂直走査回路 ２０ 信号線駆動回路 ２１ 水平走査回路 ２２ 水平駆動回路 ３０ 液晶表示パネル ３１ スイッチング素子 ３２ 液晶セル
Claims (4)
- 【請求項１】 対向させて配置される絶縁基板の一方に
マトリックス状に形成された複数の走査線と信号線とを
順次走査しながら、前記走査線と信号線との各交差点毎
に形成されたアクティブ素子を介し、前記絶縁基板間に
挟持された液晶により形成された表示画素を電気的に駆
動して画像表示するアクティブマトリックス液晶表示装
置に備えられ、前記走査のために設けられ複数段のラッ
チ回路を縦列接続して構成された双方向シフト型の走査
回路を検査するための検査回路であって、前記走査回路
に対する検査での状態判定のための検査信号として、前
記走査回路での一方のシフト方向の先頭にあるラッチ回
路の出力信号と他方のシフト方向の先頭以外にあるラッ
チ回路の出力信号との論理ゲート出力を利用するように
構成したことを特徴とするアクティブマトリックス液晶
表示装置の検査回路。 - 【請求項２】 請求項１に記載の検査回路を、対向させ
て配置される絶縁基板内に設けたことを特徴とするアク
ティブマトリックス液晶表示装置。 - 【請求項３】 走査回路に対する検査での状態判定のた
めの検査信号として、走査線を順次走査する走査回路に
対する検査信号と信号線を順次走査する走査回路に対す
る検査信号との論理ゲート出力を利用するように構成し
たことを特徴とする請求項２に記載のアクティブマトリ
ックス液晶表示装置。 - 【請求項４】 各走査回路およびアクティブ素子とを同
一絶縁基板上に同一プロセスで形成して構成したことを
特徴とする請求項２または請求項３に記載のアクティブ
マトリックス液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16612399A JP2000352726A (ja) | 1999-06-14 | 1999-06-14 | アクティブマトリックス液晶表示装置およびその検査回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16612399A JP2000352726A (ja) | 1999-06-14 | 1999-06-14 | アクティブマトリックス液晶表示装置およびその検査回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000352726A true JP2000352726A (ja) | 2000-12-19 |
Family
ID=15825466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16612399A Pending JP2000352726A (ja) | 1999-06-14 | 1999-06-14 | アクティブマトリックス液晶表示装置およびその検査回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000352726A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005003917A (ja) * | 2003-06-11 | 2005-01-06 | Toshiba Matsushita Display Technology Co Ltd | アレイ基板およびアレイ基板の検査方法 |
| JP2005025151A (ja) * | 2003-06-10 | 2005-01-27 | Sharp Corp | 双方向シフトレジスタ、および、それを備えた表示装置 |
| KR100822208B1 (ko) * | 2006-11-10 | 2008-04-17 | 삼성에스디아이 주식회사 | 점등 테스트 기능을 구비한 평판 표시장치 |
| US7525530B2 (en) | 2002-03-18 | 2009-04-28 | Sharp Kabushiki Kaisha | Display device and scanning circuit testing method |
-
1999
- 1999-06-14 JP JP16612399A patent/JP2000352726A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7525530B2 (en) | 2002-03-18 | 2009-04-28 | Sharp Kabushiki Kaisha | Display device and scanning circuit testing method |
| JP2005025151A (ja) * | 2003-06-10 | 2005-01-27 | Sharp Corp | 双方向シフトレジスタ、および、それを備えた表示装置 |
| JP2005003917A (ja) * | 2003-06-11 | 2005-01-06 | Toshiba Matsushita Display Technology Co Ltd | アレイ基板およびアレイ基板の検査方法 |
| JP4559712B2 (ja) * | 2003-06-11 | 2010-10-13 | 東芝モバイルディスプレイ株式会社 | アレイ基板およびアレイ基板の検査方法 |
| KR100822208B1 (ko) * | 2006-11-10 | 2008-04-17 | 삼성에스디아이 주식회사 | 점등 테스트 기능을 구비한 평판 표시장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3446209B2 (ja) | 液晶表示装置、液晶表示装置の駆動方法、および液晶表示装置の検査方法 | |
| WO2020215906A1 (zh) | 阵列基板、其驱动方法及显示装置 | |
| US20130215091A1 (en) | Tft-lcd array substrate and driving method thereof | |
| US20150248867A1 (en) | Shift register unit, gate driving circuit and display device | |
| US7696972B2 (en) | Single clock driven shift register and driving method for same | |
| US8040315B2 (en) | Device for driving a display panel with sequentially delayed drive signal | |
| US8576155B2 (en) | Source line driving circuit, active matrix type display device and method for driving the same | |
| US20080028268A1 (en) | Image display device and testing method of the same | |
| US11662865B2 (en) | Array substrate and driving method, display panel and touch display device | |
| JPH08101669A (ja) | 表示装置駆動回路 | |
| JP2006267999A (ja) | 駆動回路チップ及び表示装置 | |
| CN112349230B (zh) | 显示面板及其检测方法、显示装置 | |
| CN101114414A (zh) | 显示设备的驱动装置和包括该驱动装置的显示设备 | |
| US20060232591A1 (en) | Circuit structure for dual resolution design | |
| US7499517B2 (en) | Shift register and shift register set using the same | |
| JP2022523280A (ja) | シフトレジスタ及びその駆動方法、ゲート駆動回路並びに表示装置 | |
| JP2000352726A (ja) | アクティブマトリックス液晶表示装置およびその検査回路 | |
| JPH08286635A (ja) | 表示装置 | |
| JP4494001B2 (ja) | 表示装置の検査方法 | |
| US7064573B2 (en) | Driving circuit, method of testing driving circuit, electro-optical apparatus, and electro-optical device | |
| CN101419345B (zh) | 显示驱动器及其内建的测试电路 | |
| JP2006243420A (ja) | 映像信号線駆動回路およびそれを備える表示装置 | |
| JPH05307167A (ja) | アクティブマトリクスパネル | |
| JPH07140439A (ja) | 表示装置 | |
| CN113516935B (zh) | 源极驱动电路及其检测方法、显示装置及其驱动方法 |