JP2005352470A - 表示体回路基板、検査方法、及び電子機器 - Google Patents

Abstract

【課題】 電気光学装置の表示パネルを構成する表示体回路基板において、電気光学素子を駆動させる画素駆動回路が正常に機能するかを検査できる構造、及び、検査方法を提供する。
【解決手段】 複数の信号線、ゲート線、電源線、及び、信号線とゲート線で形成されるマトリックス内に配置される電気光学素子を駆動する画素駆動回路とからなる表示体回路基板であって、電気光学素子を構成する画素電極と信号線もしくは電源線とで容量結合部を構成する。この容量結合部に誘起される電気信号を検出して、画素駆動回路が正常に機能するかを検査する。
【選択図】 図３

Description

本発明は、情報を可視的に表示する電気光学素子を形成する表示体回路基板及びこの表示体回路基板を使用して構成した表示パネルを備えた電子機器に関するものである。また、本発明は、この表示体回路基板の検査方法に関する。

電気光学素子は情報によって変調された光を発生するものであり、例えば、液晶表示素子、エレクトロルミネッセンス（ＥＬ）素子、表面電界発光素子等が該当する。電気光学素子を多数備えて画像を表示する表示パネルのような電気光学装置を製造する場合、各電気光学素子が正常に機能するかどうかを製造途中の工程において検査できるようにすることが、電気光学装置の製造歩留まりを向上させるために重要である。例えば、表示体回路基板上に電気光学素子群を形成する前に、この電気光学素子群を駆動する画素駆動回路が正常に機能することを検査して確認したうえで次の製造工程に移る。しかし、ＴＶやＰＣモニタ等の画素数の多い表示パネルでは、端子数が膨大（例えば、ＸＧＡの表示パネルなら、１，０２４×７６８×３原色＝２，３５９，２９６ケ所）である。表示体回路基板の全ての画素電極や検査用端子にプローブのコンタクトピンを一度に当てるのは困難である。また、数百から数千本のコンタクトピンで画素電極部分を順次コンタクトすることは可能であるが、この操作によって画素電極への汚れの付着や画素電極にダメージを与える等の可能性がある。さらには、検査時間が長時間に及ぶという欠点がある。

これらの問題を解決するために、例えば、特開２００３−２２８２９９号は、電気光学素子の形成前に基板に特別に形成した検査用電極配線の容量結合を利用して、不良基板を発見する検査方法を提案している。
特開２００３−２２８２９９号公報

しかしながら、上述した検査用電極配線を利用する検査方法では、表示体回路以外に更に検査用電極配線を形成することが必要となり、その設計や製造に伴う手間や工数が増加してしまう。

よって、本発明は、特別に検査用電極配線を形成しなくとも電気光学素子を駆動させる画素駆動回路が正常に機能するか否かを検査することができるように形成した表示体回路基板、及びこの表示体回路基板の検査方法を提供することを目的とする。

また、本発明は、表示体回路基板形成段階において当該回路基板の画素駆動回路の動作や機能を検査できるようにした表示体回路基板を用いて表示パネルなどの電気光学装置を製造することにより、表示画素不良の改善された電気光学装置を備える電子機器を提供することを目的とする。

上記目的を達成するため本発明の表示体回路基板の構造は、マトリックス状に配置された複数の画素電極を含む表示体回路基板であって、Ｙ方向に延在しＸ方向に複数本配置された信号線と、Ｘ方向に延在しＹ方向に複数本配置されたゲート線と、Ｘ方向又はＹ方向に複数本配置された電源線と、上記複数の信号線と上記複数のゲート線とによって画定される複数の画素形成領域に対応して配置される複数の画素電極と、各画素形成領域の上記信号線と上記ゲート線との各交点近傍に配置されて該信号線と該ゲート線への供給信号に応じて当該画素形成領域を通過する上記電源線から当該画素形成領域の上記画素電極に駆動電流又は駆動電圧を供給する画素駆動回路と、を含み、一の画素形成領域の画素電極と他の画素形成領域の上記信号線、上記ゲート線及び上記電源線のうちのいずれかとが、絶縁層を介して交差するように形成されるものである。

上述の構造によれば、測定対象とする画素の画素駆動回路に信号線とゲート線から信号を与えることによって当該画素電極と容量結合した他の画素の信号線、ゲート線あるいは電源線から出力を得ることが出来るので、検査用の電極配線を特別に設けなくとも電気光学素子を駆動させる画素駆動回路が正常に機能するか否かを表示体パネルなどを組み立てる前に検査することができる。

上記画素駆動回路は、例えば、スイッチングを行う第１の薄膜トランジスタ、該第１の薄膜トランジスタから供給される信号電圧を保持するコンデンサ、上記画素形成領域に形成される電気光学素子を駆動する第２の薄膜トランジスタで構成される。

また、上記画素駆動回路は、上記信号電圧を保持するコンデンサをリセットするスイッチング素子（例えば、薄膜トランジスタ）を備える。それにより、画素駆動回路を検査する前に当該コンデンサの保持電荷をなくした基準状態から駆動回路の出力を観察することができる。各画素駆動回路のエラー判断をより正確に行うことが可能となる。

また、上記表示体回路基板によれば、電流駆動型の電気光学素子であるエレクトロルミネッセンス素子をアクティブマトリックス駆動することができ、各画素駆動回路の動作を検査した表示回路基板上に電気光学素子を形成することによって高品位の自発光素子基板を製造することができる。

また、本発明の電子機器は、上述した表示体回路基板によって構成した表示パネル等の電気光学装置を表示部に備える。ここで、電子機器とは、回路基板やその他の要素を備え、一定の機能を奏する機器一般をいい、その構成に特に限定はない。かかる電子機器としては、例えば、ＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、テレビジョン（ＴＶ）、ロールアップ式ＴＶ、更に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＰＤＡ、電子手帳、電光掲示盤、宣伝広告用ディスプレイ等が含まれる。

また、本発明は、表示体回路基板の画素駆動回路の動作（機能）を検査する方法であって、予め一の画素形成領域の画素電極と当該画素形成領域に隣接する隣接画素形成領域の信号線とで形成される交差部（容量結合部）を表示体回路基板に形成しておき、当該画素形成領域の画素駆動回路を動作させて上記交差部の信号線に誘起される電気信号を検出することによって上記画素駆動回路の良否を判断する検査方法である。あるいは、予め一の画素形成領域の上記画素電極と当該画素形成領域に隣接する隣接画素形成領域の電源線又はゲート線とで形成される交差部（容量結合部）を表示体回路基板に形成しておき、当該当該画素形成領域の画素駆動回路を動作させて上記交差部の信号線に誘起される電気信号を検出することによって上記画素駆動回路の良否を判断する検査方法である。

上記方法によれば、上記容量結合部に流れる電流波形を既存の配線部分でオシロスコープなどの既存の測定器を利用して検出することにより、容易に、画素駆動回路が正常に機能するかどうかを検査することができる。

本発明の表示体回路基板は、電気光学素子を構成する画素電極と、信号線や電源線等の他の配線とで結合容量を構成している。画素電極を駆動する画素駆動回路の動作によって容量結合部に誘起される電気信号を当該他の配線で検出することにより上記画素駆動回路が正常に機能（動作）するか否かを検査することを可能としている。具体的には、信号線群及びゲート線群による格子状の配線パターンに対して画素電極群のマトリクス状の配置パターンを相対的にシフトすることによってある画素の画素電極と他の画素の信号線や電源線との重複領域を形成し、この重複領域を結合容量として利用する。他の配線としては、例えば、信号線、電源線、ゲート線など既存配線が利用可能である。電気信号の検知はオシロスコープ等の市販の測定器を使用することができる。このように各画素（駆動回路）が検査されて不具合の無いことが確認された表示体回路基板上に電気光学素子群を組み立てる（形成する）ことによって製造される電気光学装置の品質の向上が図られる。

まず、本発明の第１の実施例について図１乃至図４を参照して説明する。図１は、表示体回路基板を概略的に説明する説明図である。図２は、表示体回路基板の画素形成領域における回路配線を説明する説明図である。図３は、表示体回路基板の画素形成領域における回路配線パターンを説明する説明図である。図４は、画素駆動回路の動作検出を説明する信号波形図である。

図１において、表示体回路基板１０は、まだ電気光学素子が形成されていない製造途中の配線形成段階を示しており、絶縁性を有する基板１１の上に信号線群ＸＸとゲート線（走査線）群ＹＹが形成されている。信号線群ＸＸはＹ（縦）方向に延在し、Ｘ（横）方向に複数配置された複数の信号線Ｘ1（図示せず），…，Ｘｎ−１，Ｘｎ，Ｘｎ＋１，…，Ｘlast（図示せず），Ｘlast＋１によって構成される。信号線Ｘ1〜Ｘlastは画像形成に用いられるが、信号線Ｘlast＋１は後述するようにテスト用配線として用いられる。ゲート線群ＹＹはＸ方向に延在し、Ｙ方向に複数配置された信号線信号線Ｙ1（図示せず），…，Ｙｎ−１，Ｙｎ，Ｙｎ＋１，…によって構成される。信号線群ＸＸ及びゲート線群ＹＹが交差して基板１１の表示領域を格子状あるいは碁盤の目状に多数の単位画素の領域（画素形成領域）を画定している。各信号線は信号線駆動回路（図示せず）によって駆動される。ゲート線はゲート線駆動回路（図示せず）によって駆動される。画素形成領域群は所謂マトリクス状の配置となっており、各画素形成領域には電気光学素子の一部である画素電極及び画素駆動回路が形成される。各画素電極上には後の製造工程において電気光学素子が形成される。これ等の電気光学素子群を動作させるべく、電源配線群ＥＥが形成されている。この実施例では、電源配線群ＥＥはＹ（縦）方向に延在し、Ｘ（横）方向に複数配置されている。電源配線群ＥＥには三原色（Ｒ，Ｇ，Ｂ）の画素に対応して３種類の電源が供給される。表示領域では各電源線は信号線Ｘに平行に配線されている。

図２は、表示体回路基板の画素形成領域の配線を示している。同図において図１と対応する部分には同一符号を付している。

上述したように、ある画素形成領域、例えば、画素マトリクスのｎ行ｎ列めの画素形成領域Ａには画素駆動回路１１０及び画素電極１２０が形成されている。画素駆動回路１１０は、スイッチングトランジスタ（薄膜トランジスタ）１１１、保持容量１１２、駆動トランジスタ１１３で構成されている。トランジスタ１１１のゲートはゲート線Ｙｎに接続され、ソース・ドレインの一方は信号線Ｘｎに接続され、ソース・ドレインの他方は保持容量１１２の一端及び駆動トランジスタ１１３のゲートに接続される。保持容量１１２の他端及び駆動トランジスタ１１３のドレインは電源線Ｅ２に接続される。駆動トランジスタ１１３のソースは画素電極１２０に接続される。画素形成領域Ａの画素電極１２０は隣接する画素形成領域Ｂにはみ出しており、画素形成領域Ａの画素電極１２０と画素形成領域Ｂの信号線Ｘｎ＋１とが交差している。この交差部分が絶縁層を介して結合容量１２１を形成している。前述したように、画素電極１２０上には有機ＥＬ素子や液晶表示素子等の電気光学素子が形成される。他の画素形成領域の構成も同様である。
なお、最終列Ｘlastの画素電極群はテスト出力用に追加された信号線Ｘlast＋１と交差している。

上記構成の画素形成領域Ａの画素駆動回路１１０は、ゲート線Ｙｎからのゲート信号の供給によってスイッチングトランジスタ１１１が導通すると、信号線Ｘｎの電位が駆動トランジスタ１１３のゲートに印加される。駆動トランジスタ１１３は信号線Ｘｎのデータ信号のレベルに応じた出力を発生する。また、データ信号のレベルは保持容量１１２に保持され、次の画像フレーム周期（次のデータ信号供給時期）まで保持される。電源線Ｅ２に接続された駆動トランジスタ１１３の動作によって画素電極１２０にデータ信号のレベルに対応した電圧が印加される。画素電極１２０と信号線Ｘｎ＋１とは結合容量１２１によって交流的に接続されているので、画素電極１２０に電圧が印加されると、結合容量１２１の充電電流あるいは放電電流（充放電電流）が流れる。この充放電電流は信号線Ｘｎ＋１の端子で観察される。また、最終画素列では当該充放電電流は信号線Ｘlast＋１の端子で観察される。従って、画素駆動回路１１０の動作の状態を検出することが出来る。

図３は、表示体回路基板の画素形成領域の構成例（電極配線パターン）を示している。同図において図２と対応する部分には同一符号を付している。

図３に示すように、Ｘ方向及びＹ方向にそれぞれ信号線群及びゲート線群が形成され、多数の画素形成領域が画定されている。また、Ｙ方向に延在して列（Ｙ）方向の複数の画素領域を通過する複数の電源線…Ｅ３，Ｅ１，Ｅ２，Ｅ３，Ｅ１…が行（Ｘ）方向に複数配置されている。各画素形成領域には、画素電極１２０と画素電極１２０を駆動する画素駆動回路１１０が設けられている。画素駆動回路１１０は上述した信号線、ゲート線及び電源線に接続されており、信号線及びゲート線を介して供給される信号に応じて電源線から該信号に対応する電流又は電圧を画素電極１２０に供給する。

そして、ある画素形成領域Ａの画素電極１２０の下部（又は上部）を他の画素形成領域Ｂの信号線Ｘｎ＋１が図示しない絶縁層を介して交差（通過）している。当該交差部分において画素電極１２０、絶縁層及び信号線で結合容量１２１が形成される。各画素領域は同様に構成される。この結果、ある画素Ａ（座標（ｎ，ｎ））の画素駆動回路を動作させるためにゲート線Ｙｎ、信号線Ｘｎ及び電源線Ｅ２に所定の信号あるいは電源を供給して当該画素駆動回路を動作させ、画素電極１２０（座標（ｎ，ｎ））を駆動すると、画素電極１２０と容量結合した他の画素形成領域Ｂの信号線Ｘｎ＋１上に充電流（電圧）あるいは放電電流（電圧）が生じる。これ（充放電波形）を基板外周の端子（図１参照）でオシロスコープなどによって観測することによってある画素位置（Ｘｎ，Ｙｎ）の画素駆動回路の動作の良否を判断することが出来る。

次に、図４を参照して表示体回路基板の画素駆動回路の動作検出方法について説明する。

例えば、画素マトリクスの座標（ｎ，ｎ）に位置する画素形成領域の画素駆動回路の動作を検出する場合を例にして説明する。

まず、図４（Ａ）に示すような、例えば時間軸上のａ位置において立ち上がるピーク電圧５Ｖの方形波あるいは階段波（所定レベルの段階的な信号）の電圧を図示しないテスト信号発生回路から信号線Ｘｎの端子部に印加する。図４（Ｂ）に示すような、例えばピーク電圧１０Ｖの方形波電圧を図示しないテスト信号発生回路からゲート線Ｙｎの端子部に印加する。図４（Ｃ）に示すように、信号線Ｘｎ＋１の端子部を抵抗を介して接地（あるいは所定電位に接続）すると、電流波形が電圧波形として観測される。図４（Ｄ）に示すような、例えば電圧５Ｖと接地レベル（又は負レベル）の方形波電圧を図示しないテスト信号発生回路から電源線Ｅ２の端子に印加する。

画素駆動回路１１０が正常である場合は、ゲート線Ｙｎの信号電圧が時間軸上の位置ｃで立ち上がると、スイッチングトランジスタ１１が導通する。それにより、駆動トランジスタ１１３のゲートに信号線Ｘｎから図４（Ａ）の信号電圧（５Ｖ）が印加される。駆動トランジスタ１１３は信号線Ｘｎの信号電圧（と電源電圧）に応じたレベルの電圧を画素電極１２０に印加する。画素電極１２０に電圧が印加されると、画素電極１２０と信号線Ｘｎ＋１とで構成される結合容量１２１には充電電流が流れ、信号線Ｘｎ＋１が抵抗を介して接地されていることによって図４（Ｃ）のｅ部のように電圧波形が観測出来る。その後、ゲート線Ｙｎの信号電圧が立ち下がることによってスイッチングトランジスタ１１１は非導通となり、駆動トランジスタは遮断状態となって結合容量１２１の電荷を保持する。

次に、電源線Ｅ２の電圧が低レベルあるいは負電圧になり、ゲート線Ｙｎの信号電圧が立ち上がる。スイッチングトランジスタ１１１は導通し、駆動トランジスタは、電源線Ｅ２と接地間に結合容量１２１を接続して蓄積電荷を放電させる。放電が終わると、ゲート線Ｙｎの信号電圧は立ち下がり、スイッチングトランジスタ１１１及び駆動トランジスタ１１３を非導通とする。

このような動作によって充電電圧（電流）波形及び放電電圧（電流）波形が得られる。

次に、図４（Ａ）に示すように、時間軸上の位置ｂにおいて、例えばテスト信号回路からのデータ線Ｘｎへの信号電圧を２．５Ｖに下げて、電源線Ｅ２への供給電圧を５Ｖに設定する。その後、図４（Ｂ）に示すように、時間軸上の位置ｄにおいてゲート線Ｙｎへの信号電圧を立ち上げる。

画素駆動回路１１０が正常である場合は、スイッチングトランジスタ１１が導通し、駆動トランジスタ１１３のゲートに信号線Ｘｎから図４（Ａ）の信号電圧（２．５Ｖ）が印加される。駆動トランジスタ１１３は信号線Ｘｎの信号電圧（と電源電圧）に応じたレベルの電圧を画素電極１２０に印加する。画素電極１２０と信号線Ｘｎ＋１とで構成される結合容量１２１には、図４（Ｃ）のｆ部のように信号電圧に応じた充電電流が流れる。その後、ゲート線Ｙｎの信号電圧が立ち下がることによってスイッチングトランジスタ１１１及び駆動トランジスタ１１３は遮断状態となって結合容量１２１の電荷を保持する。更に、電源線Ｅ２の電圧が低レベルあるいは負電圧になり、ゲート線Ｙｎの信号電圧が立ち上がる。スイッチングトランジスタ１１１は導通し、駆動トランジスタは、電源線Ｅ２と接地間に結合容量１２１を接続して蓄積電荷を放電させる。

このように充放電電流（電圧）のピーク値（ｅ部、ｅ'部、ｆ部、ｆ'部）や充放電電流（電圧）の波形は画素駆動回路１１０が正常に動作するものであれば、供給データ信号や電源電圧のレベルによって一意に定まる。従って、画素位置（ｎ，ｍ）の画素駆動回路及び関連配線等の良否を信号線Ｘｎ及びゲート線Ｙｍに所定のテスト信号を与え、信号線Ｘｎ＋１上に発生する充放電電流（電圧）波形を観察し、予め用意された正常状態のデータや異常状態のデータ（立ち上がり、立ち下がりの傾斜、応答時間、リーク、ノイズなどを含む）と比較することによって画素駆動回路及び関連回路の動作の良・不良を判断することが出来る。

充放電波形の観察にはオシロスコープを用いることが出来る。また、電子ビームテスタを用いることとしても良い。更に、各画素駆動回路の位置と当該画素駆動回路の動作による充放電波形をサンプリング化してデータとして逐次記憶し、コンピュータによって全画素の充放電波形を解析し、不良画素を判別することとしても良い。

第２の実施例について図５乃至図８を参照して説明する。

上述した第１の実施例では、ある画素形成領域の画素電極と他の画素形成領域の信号線との間で容量結合を形成し、当該信号線に検出出力を得ている。これに対して、第２の実施例では、ある画素形成領域の画素電極と他の画素形成領域の電源線との間で容量結合を形成し、当該電源線に検出出力を得ている。

図５は、第２の実施例の表示体回路基板を概略的に説明する説明図である。図６は、第２の実施例の表示体回路基板の画素形成領域における回路配線を説明する説明図である。図７は、第２の実施例の表示体回路基板の画素形成領域における回路配線パターンを説明する説明図である。図８は、第２の実施例の画素駆動回路の動作検出を説明する信号波形図である。図５乃至図８において、図１乃至図４と対応する部分は同一符号を付している。

図５において、表示体回路基板１０は、まだ電気光学素子が形成されていない製造途中の配線形成段階を示しており、絶縁性を有する基板１１の上に信号線群ＸＸとゲート線（走査線）群ＹＹが形成されている。信号線群ＸＸはＹ（縦）方向に延在し、Ｘ（横）方向に複数配置された複数の信号線Ｘ１，…，Ｘｎ−１，Ｘｎ，Ｘｎ＋１，…，Ｘlast（図示せず）によって構成される。ゲート線群ＹＹはＸ方向に延在し、Ｙ方向に複数配置された信号線Ｙ１，…，Ｙｎ−１，Ｙｎ，Ｙｎ＋１，…，Ｙlast（図６参照）によって構成される。信号線群ＸＸ及びゲート線群ＹＹが交差して基板１１の表示領域を格子状あるいは碁盤の目状に多数の単位画素の領域（画素形成領域）を画定している。各信号線は信号線駆動回路（図示せず）によって駆動される。ゲート線はゲート線駆動回路（図示せず）によって駆動される。画素形成領域群は所謂マトリクス状の配置となっており、各画素形成領域には電気光学素子の一部である画素電極及び画素駆動回路が形成される。各画素電極上には後の製造工程において電気光学素子が形成される。これ等の電気光学素子群を動作させるべく、電源配線群ＥＥが形成されている。この実施例では、電源配線群ＥＥはＸ（横）方向に延在し、Ｙ（縦）方向に複数配置されている。電源配線群ＥＥには三原色（Ｒ，Ｇ，Ｂ）の画素に対応して３種類の電源Ｅ１〜Ｅ３が供給される。表示領域では各電源線は信号線Ｘに平行に配線されている。なお、後述するように、マトリクス状に配列された複数の画素形成領域のうち最終行の画素形成領域の各画素電極には回路の信号テストに用いられる電源配線が交差している。

図６は、表示体回路基板の画素形成領域の配線を示している。上述したように、ある画素形成領域、例えば、画素マトリクスのｎ行ｎ列めの画素形成領域Ａには画素駆動回路１１０及び画素電極１２０が形成されている。画素駆動回路１１０は、スイッチングトランジスタ（薄膜トランジスタ）１１１、保持容量１１２、駆動トランジスタ１１３で構成されている。トランジスタ１１１のゲートはゲート線Ｙｎに接続され、ソース・ドレインの一方は信号線Ｘｎに接続され、ソース・ドレインの他方は保持容量１１２の一端及び駆動トランジスタ１１３のゲートに接続される。保持容量１１２の他端及び駆動トランジスタ１１３のドレインは電源線Ｅ２に接続される。駆動トランジスタ１１３のソースは画素電極１２０に接続される。画素形成領域Ａの画素電極１２０はＹ方向において隣接する画素形成領域Ｃにはみ出しており、画素形成領域Ａの画素電極１２０と画素形成領域Ｃの電源線Ｅ２とが交差している。この交差部分が絶縁層を介して結合容量１２１を形成している。

また、マトリクス状に配列された複数の画素形成領域のうち最終行（Ｙlast）の画素形成領域の各画素電極と電源配線Ｅ３とが交差している。この場合の電源配線Ｅ３は、駆動回路１１０への給電を目的とするものではなく、各画素電極と電源配線Ｅ３との結合容量を介した駆動回路１１０の出力検出（動作テストの）に用いられている。
前述したように、画素電極１２０上には有機ＥＬ素子や液晶表示素子等の電気光学素子が形成される。他の画素形成領域の構成も同様である。

上記構成の画素形成領域Ａの画素駆動回路１１０は、ゲート線Ｙｎからのゲート信号の供給によってスイッチングトランジスタ１１１が導通すると、信号線Ｘｎの電位が駆動トランジスタ１１３のゲートに印加される。駆動トランジスタ１１３は信号線Ｘｎのデータ信号のレベルに応じた出力を発生する。また、データ信号のレベルは保持容量１１２に保持され、次の画像を形成するフレーム周期（次のデータ信号供給時期）まで保持される。電源線Ｅ２に接続された駆動トランジスタ１１３の動作によって画素電極１２０にデータ信号のレベルに対応した電圧が印加される。画素電極１２０と電源線Ｅ２とは結合容量１２１によってて交流的に接続されているので、画素電極１２０に電圧が印加されると、結合容量１２１の充電電流あるいは放電電流（充放電電流）が流れる。この充放電電流は電源線Ｅ３の端子で図示しない抵抗に流れて電圧波形として観察される。従って、画素駆動回路１１０の動作の状態を検出することが出来る。

図７は、表示体回路基板の画素形成領域の構成例（電極配線パターン）を示している。なお、同図では、図６とは異なり、ゲート線Ｙの下側に電源線Ｅが配置されている例を示しているが、電源線Ｅの下側にゲート線Ｙが配置されているものであっても良い。

同図に示すように、Ｘ方向及びＹ方向にそれぞれ信号線群及びゲート線群が形成され、多数の画素形成領域が画定されている。また、Ｘ（行）方向に延在してＸ方向の複数の画素領域を通過する複数の電源線…Ｅ３，Ｅ１，Ｅ２，Ｅ３，Ｅ１…がＹ（列）方向に複数配置されている。各画素形成領域には、画素電極１２０と画素電極１２０を駆動する画素駆動回路１１０が設けられている。画素駆動回路１１０は上述した信号線、ゲート線及び電源線に接続されており、信号線及びゲート線を介して供給される信号に応じて電源線Ｅから該信号に対応する電流又は電圧を画素電極１２０に供給する。

そして、ある画素形成領域Ａの画素電極１２０の下部（又は上部）を他の画素形成領域Ｃの電源線Ｅが図示しない絶縁層を介して交差（通過）している。当該交差部分において画素電極１２０、絶縁層及び信号線で結合容量１２１が形成される。各画素領域は同様に構成される。この結果、ある画素Ａ（座標（ｎ，ｎ））の画素駆動回路を動作させるためにゲート線Ｙｎ、信号線Ｘｎ及び電源線Ｅ２に所定の信号あるいは電源を供給して当該画素駆動回路を動作させ、画素電極１２０（座標（ｎ，ｎ））を駆動すると、画素電極１２０と容量結合した他の画素形成領域Ｃの電源線Ｅ３上に充電流（電圧）あるいは放電電流（電圧）が生じる。これ（充放電波形）を基板外周の電源線Ｅ３の端子（図５参照）でオシロスコープなどによって観測（検出）することによってある画素位置（Ｘｎ，Ｙｎ）の画素駆動回路の動作の良否を判断することが出来る。

次に、図８を参照して表示体回路基板の画素駆動回路の動作検出方法について説明する。

例えば、画素マトリクスの座標（ｎ，ｎ）に位置する画素形成領域の画素駆動回路の動作を検出する場合を例にして説明する。

まず、図８（Ａ）に示すような、例えば時間軸上のａ位置において立ち上がるピーク電圧５Ｖの方形波あるいは階段波（所定レベルの段階的な信号）の電圧を図示しないテスト信号発生回路から信号線Ｘｎの端子部に印加する。図８（Ｂ）に示すような、例えばピーク電圧１０Ｖの方形波電圧を図示しないテスト信号発生回路からゲート線Ｙｎの端子部に印加する。図８（Ｃ）に示すように、電源線Ｅ３の端子部を抵抗を介して接地（あるいは所定電位に接続）すると、電流波形が電圧波形として観測される。図８（Ｄ）に示すような、例えば電圧５Ｖと接地レベル（又は負レベル）の方形波電圧を図示しないテスト信号発生回路から電源線Ｅ２の端子に印加する。

画素駆動回路１１０が正常である場合は、ゲート線Ｙｎの信号電圧が時間軸上の位置ｃで立ち上がると、スイッチングトランジスタ１１１が導通する。それにより、駆動トランジスタ１１３のゲートに信号線Ｘｎから図８（Ａ）の信号電圧（５Ｖ）が印加される。駆動トランジスタ１１３は信号線Ｘｎの信号電圧（と電源電圧Ｅ２）に応じたレベルの電圧を画素電極１２０に印加する。画素電極１２０に電圧が印加されると、画素電極１２０と電源線Ｅ３とで構成される結合容量１２１には、電源線Ｅ３が抵抗を介して接地されていることによって図８（Ｃ）のｅ部のように充電電流が流れる。その後、ゲート線Ｙｎの信号電圧が立ち下がることによってスイッチングトランジスタ１１１は非導通となり、駆動トランジスタ１１３は遮断状態となって結合容量１２１の電荷を保持する。

次に、電源線Ｅ２の電圧が低レベルあるいは負電圧になり、ゲート線Ｙｎの信号電圧が立ち上がる。スイッチングトランジスタ１１１は導通し、駆動トランジスタ１１３は、電源線Ｅ２と接地間に結合容量１２１を接続して蓄積電荷を放電させる。放電が終わると、ゲート線Ｙｎの信号電圧は立ち下がり、スイッチングトランジスタ１１１及び駆動トランジスタ１１３を非導通とする。

このような動作によって充電電圧（電流）波形及び放電電圧（電流）波形が得られる。

次に、図８（Ａ）に示すように、データ線Ｘｎの信号の時間軸上の位置ｂにおいて、例えばテスト信号回路からのデータ線Ｘｎへの信号電圧を２．５Ｖに下げて、電源線Ｅ２への供給電圧を５Ｖに設定する。その後、図８（Ｂ）に示すように、時間軸上の位置ｄにおいてゲート線Ｙｎへの信号電圧を立ち上げる。

画素駆動回路１１０が正常である場合は、スイッチングトランジスタ１１１が導通し、駆動トランジスタ１１３のゲートに信号線Ｘｎから図８（Ａ）の信号電圧（２．５Ｖ）が印加される。駆動トランジスタ１１３は信号線Ｘｎの信号電圧（と電源電圧）に応じたレベルの電圧を画素電極１２０に印加する。画素電極１２０と電源線Ｅ３とで構成される結合容量１２１には、図８（Ｃ）のｆ部のように信号電圧のレベルに応じた充電電流が流れる。その後、ゲート線Ｙｎの信号電圧が立ち下がることによってスイッチングトランジスタ１１１及び駆動トランジスタ１１３は遮断状態となって結合容量１２１の電荷を保持する。更に、電源線Ｅ２の電圧が低レベルあるいは負電圧になり、ゲート線Ｙｎの信号電圧が立ち上がる。スイッチングトランジスタ１１１は導通し、駆動トランジスタ１１３は、電源線Ｅ２と接地間に結合容量１２１を接続して蓄積電荷を放電させる。

このように、第２の実施例においても、充放電電流（電圧）のピーク値（ｅ部、ｅ'部、ｆ部、ｆ'部）や充放電電流（電圧）の波形は画素駆動回路１１０が正常に動作するものであれば、供給データ信号や電源電圧のレベルによって一意に定まる。従って、画素位置（ｎ，ｍ）の画素駆動回路及び関連配線等の良否を信号線Ｘｎ、ゲート線Ｙｍ及び当該画素駆動回路の電源線Ｅｌに所定のテスト信号を与え、電源線Ｅｌ＋１上に発生する充放電電流（電圧）波形を観察し、予め用意された正常状態のデータや異常状態のデータ（立上がり、立下がりの傾斜、応答時間、リーク、ノイズなどを含む）と比較することによって画素駆動回路及び関連回路の動作の良・不良を判断することが出来る。

既述したように、充放電波形の観察にはオシロスコープを用いることが出来る。また、電子ビームテスタを用いることとしても良い。更に、各画素駆動回路の位置と当該画素駆動回路の動作による充放電波形をサンプリング化してデータとして逐次記憶し、コンピュータによって全画素の充放電波形を解析し、不良画素を判別することとしても良い。

なお、電源線は、電気光学素子を駆動させる電流を流すため一般的に線幅が信号線より太い。従って、容量結合部を構成する場合に、本例のように電源線を使用すると容量自体も大きくなるため、電気信号の検出も容易になるという効果がある。

また、第１及び第２の実施例ではそれぞれ信号線及び電源線に検出出力を得るようにしているが、図７に示すように、ある画素形成領域の画素電極と隣接する画素形成領域のゲート線とを交差するように配置して容量結合を形成し、該ゲート線に画素駆動回路の動作検出出力を得るようにしても良い。

上述したような各実施例の構造を採用することにより、検査用電極配線を新たに形成しなくとも電気光学素子が形成される前段階の回路基板において確認することができる。

図９は、第３の実施例を示しており、同図において図２と対応する部分には同一符号を付し、かかる部分の説明は省略する。
この第３の実施例では、第１の実施例の画素電極の駆動回路１１０に保持容量１１２の蓄積電荷を強制的に放電させるリセットトランジスタ１１４を備えている。

図９に示すように、各画素形成領域の画素駆動回路１１０は、上述したように、スイッチングトランジスタ（薄膜トランジスタ）１１１、保持容量１１２、駆動トランジスタ１１３で構成されているが、この実施例では保持容量１１２の両端にそれぞれソース電極及びドレイン電極が接続されたリセットトランジスタ（薄膜ランジスタ）１１４が設けられている。また、マトリクス状に配列された複数の画素形成領域の各行にはＸ方向に延在するリセット信号線が配置される。このリセット線には上述した各行のリセットトランジスタ１１４の各ゲートが接続される。リセット信号線にリセット信号Ｙｒが印加されると、各行のリセットトランジスタ１１４が導通して保持容量１１２の電荷を放電させる。
従って、駆動回路１１０のテストを行う場合に、各行のリセット信号線にリセット信号を与えて予め各保持容量１１２の保持電荷をなくした状態から各駆動回路１１０のテストを行うことができるので、計測精度を向上することができる。計測の手法は第１の実施例と同じであるのでその説明は省略する。

図１０は、第４の実施例を示している。同図において図２と対応する部分には同一符号を付している。この実施例では、画素形成領域（ｎ，ｎ）の画素駆動回路１１０の出力をＹ方向において隣接する画素形成領域（ｎ，ｎ＋１）の信号線（ゲート線）Ｙn＋１に得ている。

この実施例では、例えば、画素マトリクスのｎ行ｎ列めの画素形成領域Ａには画素駆動回路１１０及び画素電極１２０が形成されている。画素駆動回路１１０は、スイッチングトランジスタ（薄膜トランジスタ）１１１、保持容量１１２、駆動トランジスタ１１３、リセットトランジスタ１１４で構成されている。トランジスタ１１１のゲートはゲート線Ｙｎに接続され、ソース・ドレインの一方は信号線Ｘｎに接続され、ソース・ドレインの他方は保持容量１１２の一端、駆動トランジスタ１１３のゲート及びリセットトランジスタ１１４のソースの一方に接続される。保持容量１１２の他端、駆動トランジスタ１１３のドレイン、リセットトランジスタ１１４のドレインは電源線Ｅ２に接続される。駆動トランジスタ１１３のソースは画素電極１２０に接続される。リセットトランジスタ１１４のゲートはリセット信号線に接続されている。

画素形成領域Ａの画素電極１２０はＹ方向において隣接する画素形成領域Ｃにはみ出しており、画素形成領域Ａの画素電極１２０と画素形成領域Ｃの信号線Ｙｎ＋１とが交差している。この交差部分が絶縁層を介して結合容量１２１を形成している。前述したように、画素電極１２０上には有機ＥＬ素子や液晶表示素子等の電気光学素子が形成される。他の画素形成領域の構成も同様である。
なお、最終行Ｙlastの画素電極群はテスト出力用に追加されたゲート線Ｙlast＋１と交差している。

上記構成の画素形成領域Ａの画素駆動回路１１０は、ゲート線Ｙｎからのゲート信号の供給によってスイッチングトランジスタ１１１が導通すると、信号線Ｘｎの電位が駆動トランジスタ１１３のゲートに印加される。駆動トランジスタ１１３は信号線Ｘｎのデータ信号のレベルに応じた出力を発生する。また、データ信号のレベルは保持容量１１２に保持され、次の画像フレーム周期（次のデータ信号供給時期）まで保持される。電源線Ｅ２に接続された駆動トランジスタ１１３の動作によって画素電極１２０にデータ信号のレベルに対応した電圧が印加される。画素電極１２０とゲート線Ｙｎ＋１とは結合容量１２１によって交流的に接続されているので、画素電極１２０に電圧が印加されると、結合容量１２１の充電電流あるいは放電電流（充放電電流）が流れる。この充放電電流はゲート線Ｙｎ＋１の端子で観察される。また、最終画素列では当該充放電電流はゲート線Ｙlast＋１の端子で観察される。従って、画素駆動回路１１０の動作の状態を検出することが出来る。

前述したように、各画素形成領域のリセットトランジスタ１１４にリセット信号Ｙｒを与えて保持容量１１２に電荷のない状態から画素駆動回路１１０の動作状態を観察することができる。

本発明による構造を有する表示体回路基板を用いて構成した表示パネルを、電気光学装置の表示部に備えた電子機器について図１１を参照して説明する。図１１（Ａ）乃至同図（Ｄ）は、上述した電気光学装置を含んで構成される電子機器の具体例を説明する図である。

図１１（Ａ）は携帯電話への適用例であり、当該携帯電話３３０はアンテナ部３３１、音声出力部３３２、音声入力部３３３、操作部３３４、および本発明の電気光学装置３００を備えている。このように本発明に係る電気光学装置は表示部として利用可能である。図１１（Ｂ）はビデオカメラへの適用例であり、当該ビデオカメラ３４０は受像部３４１、音声入力部３４２、操作部３４３、及び本発明の電気光学装置３００を備えている。図１１（Ｃ）はノートパソコンへの適用例であり、当該ノートパソコン３５０は操作部３５１、及び本発明の電気光学装置３００を備えている。なお、パーソナルコンピュータ等に用いられるモニタ装置に対しても同様に本発明に係る電気光学装置を適用し得る。図１１（Ｄ）はテレビジョンへの適用例であり、当該テレビジョン３６０は操作部３５１、及び本発明の電気光学装置３００を備えている。また、電子機器はこれらに限定されず、表示機能を有する各種の電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなども含まれる。なお、本発明にかかる表示体回路基板は、電気光学装置の構成部品として上記のような電子機器に含まれる場合の他に、単独で電子機器の構成部品としても適用し得る。

以上説明したように、本発明のような構造を採用することにより、検査用電極配線を新たに形成しなくとも電気光学素子が形成される画素駆動回路の動作が正常かどうかを判別することができる。

このような方法によって、表示体回路基板に形成された画素駆動回路が正常に機能するか否かを検査した後に、正常に機能する表示体回路基板にのみ電気光学素子を形成するという製造方法をとることにより、検査を行わなかった場合に比べて画素駆動回路の不良を次工程に持ち込む危険性を低減させることができる。

従って、本発明は、正常に動作する機能を有する表示体回路基板のみを用いて表示パネルを製造することにより、電気光学装置の製造コストを低減することも可能となる。

なお、本発明は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。

第１の実施例における表示体回路基板の基本配線を説明する説明図である。 第１の実施例における表示体回路基板の画素形成領域における配線を説明する説明図である。 第１の実施例における画素形成領域における配線パターンを説明する説明図である。 第１の実施例における画素駆動回路の動作検出を説明する説明図である。 第２の実施例における表示体回路基板の基本配線を説明する説明図である。 第２の実施例における画素形成領域における画素形成領域における配線を説明する説明図である。 第２の実施例における画素形成領域における配線パターンを説明する説明図である 第２の実施例における画素駆動回路の動作検出を説明する説明図である。 第３の実施例における表示体回路基板の画素形成領域における配線を説明する説明図である。 第４の実施例における表示体回路基板の画素形成領域における配線を説明する説明図である。 電気光学装置を使用した電子機器の例を説明する第５の実施例を説明する説明図である。

符号の説明

１０…表示体回路基板、１１…基板、１１０…画素駆動回路、１１１…スイッチングトランジスタ、１１２…保持容量、１１３…駆動トランジスタ、１１４…リセットトランジスタ、１２０…画素電極、１２１…結合容量、３００…電気光学装置、３３０…携帯電話、３３１…アンテナ部、３３２…音声出力部、３３３…音声入力部、３３４…操作部、３４０…ビデオカメラ、３４１…受像部、３４２…音声入力部、３４３…操作部、３５０…ノートパソコン、３５１…操作部、３６０…テレビジョン、Ａ，Ｂ，Ｃ…画素形成領域

Claims (7)

1. マトリックス状に配置された複数の画素電極を含む表示体回路基板であって、
   Ｙ方向に延在しＸ方向に複数本配置された信号線と、
   Ｘ方向に延在しＹ方向に複数本配置されたゲート線と、
   Ｘ方向又はＹ方向に複数本配置された電源線と、
   前記複数の信号線と前記複数のゲート線とによって画定される複数の画素形成領域に対応して配置される複数の画素電極と、
   各画素形成領域の前記信号線と前記ゲート線との各交点近傍に配置されて該信号線と該ゲート線からの供給信号に応じて当該画素形成領域を通過する前記電源線から当該画素形成領域の前記画素電極に駆動電流又は駆動電圧を供給する画素駆動回路と、を含み、
   一の画素形成領域の画素電極と他の画素形成領域の前記信号線、前記ゲート線及び前記電源線のうちのいずれかとが絶縁層を介して交差するように形成される表示体回路基板。
2. 請求項１に記載の表示体回路基板において、前記画素駆動回路は少なくともスイッチングを行う第１の薄膜トランジスタ、該第１の薄膜トランジスタから供給される信号電圧を保持するコンデンサ、前記画素形成領域に形成される電気光学素子を駆動する第２の薄膜トランジスタから構成されることを特徴とする表示体回路基板。
3. 請求項１に記載の表示体回路基板において、前記画素形成領域に形成される電気光学素子はエレクトロルミネッセンス素子であることを特徴とする表示体回路基板。
4. 請求項１に記載の表示体回路基板において、前記画素形成領域に形成される電気光学素子は有機エレクトロルミネッセンス素子であることを特徴とする表示体回路基板。
5. 請求項１乃至請求項５のいずれかに記載された表示体回路基板により製造された表示パネルが搭載されたことを特徴とする電子機器。
6. 請求項１に記載の表示体回路基板の前記画素駆動回路の機能を確認する検査方法であって、一の画素形成領域の前記画素電極と当該画素形成領域に隣接する隣接画素形成領域の前記信号線とで形成される交差部に誘起される電気信号を検出する表示体回路基板の検査方法。
7. 請求項１に記載の表示体回路基板の前記画素駆動回路の動作を確認する検査方法であって、一の画素形成領域の前記画素電極と当該画素形成領域に隣接する隣接画素形成領域の前記電源線又はゲート線とで形成される交差部に誘起される電気信号を検出する表示体回路基板の検査方法。
   
   
   
   
   

Images