JP2010243644A - 表示装置、および検査装置 - Google Patents
表示装置、および検査装置 Download PDFInfo
- Publication number
- JP2010243644A JP2010243644A JP2009090074A JP2009090074A JP2010243644A JP 2010243644 A JP2010243644 A JP 2010243644A JP 2009090074 A JP2009090074 A JP 2009090074A JP 2009090074 A JP2009090074 A JP 2009090074A JP 2010243644 A JP2010243644 A JP 2010243644A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- test
- source
- line
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】簡単な構成で、容易にリーク電流を計測可能な表示装置、および検査装置を提供する。
【解決手段】液晶パネル１は、一端側にゲート端子２１が設けられる複数のゲート線Ｇのうち、互いに隣接しないゲート線Ｇの他端部同士を接続し、ゲート線Ｇを２相以上に分割するテストゲート線３２と、一端側にソース端子２３が設けられる複数のソース線Ｓのうち、互いに隣接しないソース線Ｓの他端部同士を接続し、ソース線Ｓを２相以上に分割するテストソース線３３と、ゲート線Ｇおよびソース線Ｓの他端側に設けられるとともに、第一端子、第二端子、第一端子と第二端子との間に設けられる静電保護部、および第一端子の接続端と静電保護部の第二端子部とを接続するアモルファスシリコンを有する静電保護用トランジスター２７と、各アモルファスシリコン２７４を結線するテストスイッチ線３１と、を具備した。
【選択図】図１
【解決手段】液晶パネル１は、一端側にゲート端子２１が設けられる複数のゲート線Ｇのうち、互いに隣接しないゲート線Ｇの他端部同士を接続し、ゲート線Ｇを２相以上に分割するテストゲート線３２と、一端側にソース端子２３が設けられる複数のソース線Ｓのうち、互いに隣接しないソース線Ｓの他端部同士を接続し、ソース線Ｓを２相以上に分割するテストソース線３３と、ゲート線Ｇおよびソース線Ｓの他端側に設けられるとともに、第一端子、第二端子、第一端子と第二端子との間に設けられる静電保護部、および第一端子の接続端と静電保護部の第二端子部とを接続するアモルファスシリコンを有する静電保護用トランジスター２７と、各アモルファスシリコン２７４を結線するテストスイッチ線３１と、を具備した。
【選択図】図１
Description
本発明は、画像を表示させる表示装置、およびこの表示装置におけるリーク電流を検査する検査装置に関する。
従来、液晶パネルなどの表示装置において、表示異常を検査する検査装置および検査方法が知られている（例えば、特許文献１参照）。
この特許文献１に記載のものは、複数のソース線およびゲート線が配線された液晶表示装置の検査装置に関するものである。この検査装置では、液晶表示装置の表示範囲の外部に、３本のソース側検査配線、２本のゲート側検査配線、検査用ゲート配線、および蓄積要領専用検査配線が引き出し形成され、これらの検査用配線に所定の電圧を印加することで、液晶表示装置における画素欠陥の検査を実施している。
ところで、上記特許文献１のような検査装置では、液晶表示装置の外側に各検査用配線を配線する必要がある。しかしながら、近年、液晶表示装置の高解像度化が進み、ソース線やゲート線の数もより多くなっている。したがって、これらのソース線やゲート線に対して、パネル検査端子である各検査用配線を接続するためには、専用の検査回路を設ける必要があり、構成が煩雑になるという問題がある。
一方、表示装置において、実際に画像を表示させる表示領域の周部に、静電保護用のダミー画素を設けた表示装置が知られている。この場合、このようなダミー画素の画素電極に検査用配線を接続し、ダミー画素から各ソース線や各ゲート線に信号を出力して表示装置におけるリーク電流を検査する表示装置、検査方法も考えられる。しかしながら、このようなダミー画素を検査回路として用いる場合、ゲートダミー画素のスイッチング素子を大きく変更する必要があり、レイアウト上問題となる。また、ダミー画素が設けられない場合には対応できないという問題もある。
一方、表示装置において、実際に画像を表示させる表示領域の周部に、静電保護用のダミー画素を設けた表示装置が知られている。この場合、このようなダミー画素の画素電極に検査用配線を接続し、ダミー画素から各ソース線や各ゲート線に信号を出力して表示装置におけるリーク電流を検査する表示装置、検査方法も考えられる。しかしながら、このようなダミー画素を検査回路として用いる場合、ゲートダミー画素のスイッチング素子を大きく変更する必要があり、レイアウト上問題となる。また、ダミー画素が設けられない場合には対応できないという問題もある。
本発明では、上記のような問題に鑑みて、簡単な構成で、容易にリーク電流を計測可能な表示装置、および検査装置を提供することを目的とする。
本発明の表示装置は、互いに対向する駆動基板および対向基板と、これらの駆動基板および対向基板の間に封入される電気光学材料と、前記駆動基板に設けられるとともに、互いに直交する複数のソース線および複数のゲート線と、前記複数のソース線および前記複数のゲート線との交差部近傍に設けられ、前記ソース線に出力された電荷を前記電気光学材料に印加する複数の画素電極と、前記ゲート線に接続され、前記ソース線および前記画素電極の間の導通状態を切り替えるスイッチング素子と、を具備した表示装置であって、前記ゲート線およびソース線は、一端部に駆動信号が入力される信号入力端子を備え、当該表示装置は、複数のゲート線のうち、互いに隣接しない前記ゲート線の他端部に接続され、前記ゲート線を２相以上に分割する複数のテストゲート線と、複数のソース線のうち、互いに隣接しない前記ソース線の他端部に接続され、前記ソース線を２相以上に分割する複数のテストソース線と、前記ゲート線および前記ソース線の他端側に設けられるとともに、前記テストゲート線または前記テストソース線が接続される一方端に接続される第一端子、前記信号入力端子側に接続される第二端子、前記第一端子と前記第二端子との間に設けられる静電保護部、および、前記第一端子および前記第二端子のうち少なくとも前記第一端子に設けられる抵抗素子を有する静電保護用トランジスターと、各静電保護用トランジスターの前記抵抗素子同士を結線するテストスイッチ線と、を備えることを特徴とする。
この発明によれば、表示装置の各ゲート線や各ソース線に設けられる静電保護用トランジスターを検査用スイッチとして利用する。すなわち、テストスイッチ線にオン信号を出力し、各静電保護用トランジスターの第一端子側に電圧を印加することで、静電保護用トランジスターの第一端子から第二端子への電流導通が許容される。したがって、テストゲート線およびテストソース線に所定の駆動電圧を印加することで、表示装置の表示領域に設けられる各画素を充電することが可能となる。よって、駆動電圧を印加するテストゲート線およびテストソース線を切り替えて、駆動電圧が印加されていないテストソース線に入力される電流を計測することで、表示装置の各画素におけるリーク欠陥検出を実施することができる。これにより、テストスイッチ線、テストゲート線、およびテストソース線のみを用いた検査によりリーク電流を測定することができるため、容易に表示装置の表示欠陥を検出することができる。
また、検査用回路として、静電保護用トランジスターを用いているため、リーク欠陥検出用の専用の回路を設ける必要がなく、構成を簡単にできる。また、静電保護用トランジスターが設けられる領域には、ダミー画素領域のように、ゲート線およびソース線の交差部がなく、テストゲート線、テストソース線、およびテストスイッチ線の配線が容易に実施でき、表示装置の製造効率も向上する。さらに、ダミー画素が設けられない表示装置に対しても、簡単な構成の検査回路を組み込むことができる。
また、検査用回路として、静電保護用トランジスターを用いているため、リーク欠陥検出用の専用の回路を設ける必要がなく、構成を簡単にできる。また、静電保護用トランジスターが設けられる領域には、ダミー画素領域のように、ゲート線およびソース線の交差部がなく、テストゲート線、テストソース線、およびテストスイッチ線の配線が容易に実施でき、表示装置の製造効率も向上する。さらに、ダミー画素が設けられない表示装置に対しても、簡単な構成の検査回路を組み込むことができる。
また、表示装置をモジュールに組み込み、画像を表示させる際には、テストスイッチ線を浮かす、すなわち、ドライバに接続せず、オープン状態としてもよい。したがって、テストスイッチ線に、オフ電圧を常に印加する必要がなく、これに伴う処理の複雑化や、信頼性低下の問題なども回避できる。
本発明の表示装置では、前記テストゲート線、前記テストソース線、および前記テストスイッチ線は、静電保護素子を介して共通電極線に、接続されることが好ましい。
ここで、静電保護素子としては、電位差が大きくなるにつれて高抵抗となる双方向トランジスターや、非線形抵抗素子を用いることができる。
この発明によれば、テストゲート線、テストソース線、およびテストスイッチ線などの検査用配線から他の検査用配線へ信号が入力される不都合を静電保護素子により防止できる。したがって、表示装置の表示領域におけるリーク欠陥検出時に、検査用配線間のリークをより確実に除外することができ、より精度の高いリーク欠陥検出処理を実施できる。
この発明によれば、テストゲート線、テストソース線、およびテストスイッチ線などの検査用配線から他の検査用配線へ信号が入力される不都合を静電保護素子により防止できる。したがって、表示装置の表示領域におけるリーク欠陥検出時に、検査用配線間のリークをより確実に除外することができ、より精度の高いリーク欠陥検出処理を実施できる。
本発明の検査装置は、互いに対向する駆動基板および対向基板と、これらの駆動基板および対向基板の間に封入される電気光学材料と、前記駆動基板に設けられるとともに、一端部に駆動信号が入力される信号入力端子を有し、互いに直交する複数のソース線および複数のゲート線と、前記複数のソース線および前記複数のゲート線との交差部近傍に設けられ、前記ソース線に出力された電荷を前記電気光学材料に印加する複数の画素電極と、前記ゲート線に接続され、前記ソース線および前記画素電極の間の導通状態を切り替えるスイッチング素子と、複数のゲート線のうち、互いに隣接しない前記ゲート線の他端部に接続され、前記ゲート線を２相以上に分割する複数のテストゲート線と、複数のソース線のうち、互いに隣接しない前記ソース線の他端部に接続され、前記ソース線を２相以上に分割する複数のテストソース線と、前記ゲート線および前記ソース線の他端側に設けられるとともに、前記テストゲート線または前記テストソース線が接続される一方端に接続される第一端子、前記信号入力端子側に接続される第二端子、前記第一端子と前記第二端子との間に設けられる静電保護部、および、前記第一端子および前記第二端子のうち少なくとも前記第一端子に設けられる抵抗素子を有する静電保護用トランジスターと、各静電保護用トランジスターの前記抵抗素子同士を結線するテストスイッチ線と、を備える表示装置におけるリーク電流欠陥を検査する検査装置であって、前記テストスイッチ線に前記制御信号を出力するテストスイッチ制御手段と、前記テストゲート線および前記ソースゲート線に所定の駆動信号を出力するテスト駆動制御手段と、前記テストゲート線および前記ソースゲート線のうち、検査対象となる線から出力される電流を計測する電流計測手段と、を具備したことを特徴とする。
この発明は、上述したような表示装置に対する検査装置の発明であり、テストスイッチ制御手段により、テストスイッチ線に制御信号を出力して、静電保護用トランジスターの第一端子側のオン／オフを制御し、テスト駆動制御手段により所定のテストソース線および所定のテストゲート線にリーク電流検出用のテスト駆動信号を出力する。そして、電流計測手段により、リーク電流を検出して、リーク欠陥の有無を検査する。このような検査装置では、上記のような表示装置に発生するリーク欠陥を容易に検出することができる。
以下、本発明の実施の形態に係る表示装置としての液晶パネル、および液晶パネルを検査する検査装置について、図面に基づいて説明する。
図１は、本発明の実施の形態に係る液晶パネルの回路構成を示す図である。
図１は、本発明の実施の形態に係る液晶パネルの回路構成を示す図である。
〔液晶パネルの構成〕
図１において、１は、表示装置としての液晶パネル（液晶ＴＦＴ（Thin Film Transistor）パネル）であり、この液晶パネル１は、基本色として例えば赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）を混色してカラー画像を表示させる装置である。なお、本実施の形態では、電気光学材料である液晶としてアモルファスシリコンが用いられるアモルファスＴＦＴパネルを例示するが、例えば、ＬＴＰＳ-ＴＦＴパネル（Low-Temperature Poly-Silicon TFT：低温ポリシリコンTFT液晶パネル)、ＨＴＰＳ-ＴＦＴパネル（High Temperature Poly-Sillicon TFT：高温ポリシリコンTFT液晶パネル）など、液晶としてポリシリコンが用いられるＴＦＴであってもよい。また、表示装置として液晶パネル１を例示したが、これに限定されず、例えば電気光学材料としてジアミンやアントラセンなどの有機物が採用されたＯＬＥＤパネル（Organic Light Emitting Diode：有機ＥＬ）などの表示装置にも利用できる。
図１において、１は、表示装置としての液晶パネル（液晶ＴＦＴ（Thin Film Transistor）パネル）であり、この液晶パネル１は、基本色として例えば赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）を混色してカラー画像を表示させる装置である。なお、本実施の形態では、電気光学材料である液晶としてアモルファスシリコンが用いられるアモルファスＴＦＴパネルを例示するが、例えば、ＬＴＰＳ-ＴＦＴパネル（Low-Temperature Poly-Silicon TFT：低温ポリシリコンTFT液晶パネル)、ＨＴＰＳ-ＴＦＴパネル（High Temperature Poly-Sillicon TFT：高温ポリシリコンTFT液晶パネル）など、液晶としてポリシリコンが用いられるＴＦＴであってもよい。また、表示装置として液晶パネル１を例示したが、これに限定されず、例えば電気光学材料としてジアミンやアントラセンなどの有機物が採用されたＯＬＥＤパネル（Organic Light Emitting Diode：有機ＥＬ）などの表示装置にも利用できる。
この液晶パネル１は、詳細な図面は省略するが、筐体内に対向配置された一対の透明基板（駆動基板および対向基板）と、これらの透明基板間を複数の領域に分割するスペーサと、を備え、これらの一対の透明基板およびスペーサにて囲われる領域に画素（表示画素１１およびダミー画素１４）が形成されている。ここで、液晶パネル１では、列方向に沿って単一の基本色（Ｒ、Ｇ、Ｂ）を発色する表示画素１１が配列され、行方向に沿ってこれらの表示画素１１がＲ，Ｇ，Ｂの配列順で繰り返し配列されている。そして、この液晶パネル１は、画像を表示させる表示領域２、この表示領域２の外周部に形成される静電保護領域３、ゲートダミー領域４Ａ、およびソースダミー領域４Ｂを備えている。
駆動基板には、互いに直交する複数のゲート線Ｇおよびソース線Ｓが配設されている。
各ゲート線Ｇは、表示領域２の各表示画素１１の例えば水平方向（行方向）に略沿って配線されている。これらのゲート線Ｇは、ゲートダミー領域４Ａ側の一端部に、ゲート端子２１を備えており、これらのゲート端子２１は、液晶パネル１を例えば液晶テレビジョンやプロジェクターなどのモジュールに組み込んだ際、液晶パネル１を駆動するドライバに設けられるゲート電極に接続される。
なお、本実施の形態では、ゲート端子２１が液晶パネル１の一端側に形成される構成を例示するが、これに限定されず、例えば液晶パネル１の水平方向両端部にゲート端子２１が設けられる構成としてもよい。この場合、ゲート端子２１が左側に配置されるゲート線Ｇとゲート端子２１が右側に配置されるゲート線とが交互に配設される構成としてもよく、ゲート端子２１が左側に配置されるゲート線Ｇ同士、ゲート端子２１が右側に配置されるゲート線Ｇ同士をそれぞれ上下に分割して配設する構成としてもよい。
なお、本実施の形態では、ゲート端子２１が液晶パネル１の一端側に形成される構成を例示するが、これに限定されず、例えば液晶パネル１の水平方向両端部にゲート端子２１が設けられる構成としてもよい。この場合、ゲート端子２１が左側に配置されるゲート線Ｇとゲート端子２１が右側に配置されるゲート線とが交互に配設される構成としてもよく、ゲート端子２１が左側に配置されるゲート線Ｇ同士、ゲート端子２１が右側に配置されるゲート線Ｇ同士をそれぞれ上下に分割して配設する構成としてもよい。
各ソース線Ｓは、表示領域２の各表示画素の縦方向（列方向）に略沿って配線されている。ここで、列方向に略沿って赤色の基本色の表示画素１１を接続するソース線Ｓを赤色ソース線Ｓｒ、緑色の基本色の表示画素１１を接続するソース線Ｓを緑色ソース線Ｓｇ、青色の基本色の表示画素１１を接続するソース線Ｓを青色ソース線Ｓｂと称する。
また、各ソース線Ｓは、ソースダミー領域４Ｂ側の一端部に、ソース端子２３を備えており、これらのソース端子２３は、液晶パネル１を例えば液晶テレビジョンやプロジェクターなどのモジュールに組み込んだ際、液晶パネル１を駆動するドライバに設けられるソース電極に接続される。
また、各ソース線Ｓは、ソースダミー領域４Ｂ側の一端部に、ソース端子２３を備えており、これらのソース端子２３は、液晶パネル１を例えば液晶テレビジョンやプロジェクターなどのモジュールに組み込んだ際、液晶パネル１を駆動するドライバに設けられるソース電極に接続される。
そして、液晶パネル１の表示領域２では、ゲート線Ｇおよびソース線Ｓの各交差部近傍に、表示画素１１を構成する電気光学材料としての液晶が封入される液晶セルＣｍａｉｎに電圧を印加する画素電極１２が形成されている。これらの画素電極１２は、例えばＩＴＯ（Idium Tin Oxide）膜などにより形成されている。
また、駆動基板には、それぞれのソース線Ｓと、それぞれの画素電極１２とを接続し、ゲート線Ｇに出力された電圧に応じて画素電極１２への電圧の印加状態を切り替えるスイッチング素子としてのＴＦＴ（Thin Film Transistor）１３が設けられている。これらＴＦＴ１３は、ゲート線Ｇに接続されるゲートと、ソース線Ｓに接続されるソースと、画素電極１２に接続されるドレインＤとを備えている。
また、駆動基板には、それぞれのソース線Ｓと、それぞれの画素電極１２とを接続し、ゲート線Ｇに出力された電圧に応じて画素電極１２への電圧の印加状態を切り替えるスイッチング素子としてのＴＦＴ（Thin Film Transistor）１３が設けられている。これらＴＦＴ１３は、ゲート線Ｇに接続されるゲートと、ソース線Ｓに接続されるソースと、画素電極１２に接続されるドレインＤとを備えている。
そして、ＴＦＴ１３は、ゲートにゲート線Ｇを介して、液晶パネル１を駆動する図示しないドライバからゲート駆動信号であるオン電圧（例えば＋１５Ｖ）が印加されると、オン状態（ソース−ドレインＤ間がローインピーダンスの状態）となり、ソース−ドレインＤ間の電流の導通が許容される。この状態では、ソース線Ｓを介して、ドライバや検査装置から映像信号がソースに印加されると、この映像信号に係る電荷がソース−ドレインＤ間を導通し、ドレインＤに接続される画素電極１２に印加される。
一方、ゲートにゲート線Ｇを介してドライバからゲート駆動信号であるオフ電圧（例えば−１０Ｖ）が印加されると、ＴＦＴ１３はオフ状態（ソース−ドレインＤ間がハイインピーダンスの状態）となり、ソース−ドレインＤ間の電流の導通が規制される。したがって、ソースに接続されたソース線Ｓに映像信号に係る電荷が印加されたとしても、電流がソース−ドレインＤ間を導通せず、画素電極１２への電荷の印加が規制される。
一方、ゲートにゲート線Ｇを介してドライバからゲート駆動信号であるオフ電圧（例えば−１０Ｖ）が印加されると、ＴＦＴ１３はオフ状態（ソース−ドレインＤ間がハイインピーダンスの状態）となり、ソース−ドレインＤ間の電流の導通が規制される。したがって、ソースに接続されたソース線Ｓに映像信号に係る電荷が印加されたとしても、電流がソース−ドレインＤ間を導通せず、画素電極１２への電荷の印加が規制される。
画素電極１２は、液晶セルＣｍａｉｎに接続されるとともに、保持キャパシターＣｋ０に接続されている。この保持キャパシターＣｋ０は、液晶パネル１の駆動に必要な電圧の振幅を低く抑え、液晶パネル１の省電力化およびフリッカ防止を図るためのものである。これら液晶セルＣｍａｉｎおよび保持キャパシターＣｋ０は、画素電極１２だけでなく、対向基板の対向電極に接続されている。そして、これらの液晶セルＣｍａｉｎおよび保持キャパシターＣｋ０には、ソース線ＳからＴＦＴ１３を介して画素電極１２に印加された電圧と、対向電極に印加された電圧との電位差に相当する電荷が書き込まれ、保持される。
そして、前記した各表示画素１１は、ＴＦＴ１３、画素電極１２、液晶セルＣｍａｉｎおよび保持キャパシターＣｋ０により構成され、これら全ての表示画素１１により液晶パネル１の表示領域２が構成されている。
液晶パネル１のゲートダミー領域４Ａおよびソースダミー領域４Ｂは、表示領域２の周部に沿って設けられている。そして、ゲートダミー領域４Ａでは、各ゲート線Ｇの一端側にダミー画素１４が形成され、ソースダミー領域４Ｂには、各ソース線Ｓの一端側にダミー画素１４が形成されている。
これらのダミー画素１４は、表示領域２の表示画素１１と略同様の構成を有し、液晶セルＣｍａｉｎと、液晶セルＣｍａｉｎに電荷を印加するダミー画素電極１２Ｄと、ゲート線Ｇおよびダミー画素電極１２Ｄを接続するダミーＴＦＴ１３Ｄが設けられている。
これらのゲートダミー領域４Ａやソースダミー領域４Ｂは、静電保護対策として設けられるものであり、製品として実際にモジュールに組み込まれる際には、例えばレーザーカットなどの手法により切削されてもよい。
また、本実施の形態では、ダミー領域４Ａ，４Ｂを設ける構成を例示するが、これらのダミー領域４Ａ，４Ｂが設けられない構成としてもよい。
これらのダミー画素１４は、表示領域２の表示画素１１と略同様の構成を有し、液晶セルＣｍａｉｎと、液晶セルＣｍａｉｎに電荷を印加するダミー画素電極１２Ｄと、ゲート線Ｇおよびダミー画素電極１２Ｄを接続するダミーＴＦＴ１３Ｄが設けられている。
これらのゲートダミー領域４Ａやソースダミー領域４Ｂは、静電保護対策として設けられるものであり、製品として実際にモジュールに組み込まれる際には、例えばレーザーカットなどの手法により切削されてもよい。
また、本実施の形態では、ダミー領域４Ａ，４Ｂを設ける構成を例示するが、これらのダミー領域４Ａ，４Ｂが設けられない構成としてもよい。
静電保護領域３は、液晶パネル１に蓄電された静電気を除去する回路である。この静電保護領域３では、各ゲート線Ｇおよび各ソース線Ｓの他端部がテストゲート線３２およびテストソース線３３により結線されている。
具体的には、静電保護領域３では、複数のゲート線Ｇが、互いに隣り合わないゲート線Ｇ同士で複数相（本実施の形態では２相）に分割され、テストゲート線３２により結線されている。例えば本実施の形態の液晶パネル１では、図１に示すように、奇数番目に配列されるゲート線Ｇ（Ｇ１，Ｇ３，Ｇ５…Ｇ（２ｎ＋１））同士を、１つのテストゲート線３２で結線し、偶数番目に配列されるゲート線Ｇ（Ｇ２，Ｇ４，Ｇ６…Ｇ（２ｎ））同士を、他のテストゲート線３２で結線する。また、これらのテストゲート線３２は、一端部にテストゲート端子Ｔｇ（Ｔｇ１，Ｔｇ２）を備えており、液晶パネル１における表示欠陥の検査時において、このテストゲート端子Ｔｇに所定のテスト電圧が印加される。そして、各テストゲート線３２は、静電保護素子であるリングトランジスター２５を介して、一端部に対向電極Ｖｃｏｍが形成される共通電極線２６に接続される。
具体的には、静電保護領域３では、複数のゲート線Ｇが、互いに隣り合わないゲート線Ｇ同士で複数相（本実施の形態では２相）に分割され、テストゲート線３２により結線されている。例えば本実施の形態の液晶パネル１では、図１に示すように、奇数番目に配列されるゲート線Ｇ（Ｇ１，Ｇ３，Ｇ５…Ｇ（２ｎ＋１））同士を、１つのテストゲート線３２で結線し、偶数番目に配列されるゲート線Ｇ（Ｇ２，Ｇ４，Ｇ６…Ｇ（２ｎ））同士を、他のテストゲート線３２で結線する。また、これらのテストゲート線３２は、一端部にテストゲート端子Ｔｇ（Ｔｇ１，Ｔｇ２）を備えており、液晶パネル１における表示欠陥の検査時において、このテストゲート端子Ｔｇに所定のテスト電圧が印加される。そして、各テストゲート線３２は、静電保護素子であるリングトランジスター２５を介して、一端部に対向電極Ｖｃｏｍが形成される共通電極線２６に接続される。
また、静電保護領域３では、複数のソース線Ｓが、互いに隣り合わないソース線Ｓ同士で複数相（本実施の形態では３相）に分割され、テストソース線３３により結線されている。例えば本実施の形態の液晶パネル１では、図１に示すように、赤色ソース線Ｓｒ同士を赤色テストソース線３３ｒにより接続し、緑色ソース線Ｓｇ同士を緑色テストソース線３３ｇにより接続し、青色ソース線Ｓｂ同士を青色テストソース線３３ｂにより接続している。また、本実施の形態では、各ソース線Ｓを３相に分割する構成としたが、例えば２相や４相以上に分割する構成としてもよい。
これらのテストソース線３３は、テストソース端子Ｔｓ（Ｔｓｒ，Ｔｓｇ，Ｔｓｂ）を備えており、液晶パネル１における表示欠陥の検査時において、このテストソース端子Ｔｓに所定のテスト電圧が印加される。そして、各テストゲート線３２は、静電保護素子であるリングトランジスター２５を介して、一端部に対向電極Ｖｃｏｍが形成される共通電極線２６に接続される。
これらのテストソース線３３は、テストソース端子Ｔｓ（Ｔｓｒ，Ｔｓｇ，Ｔｓｂ）を備えており、液晶パネル１における表示欠陥の検査時において、このテストソース端子Ｔｓに所定のテスト電圧が印加される。そして、各テストゲート線３２は、静電保護素子であるリングトランジスター２５を介して、一端部に対向電極Ｖｃｏｍが形成される共通電極線２６に接続される。
そして、静電保護領域３では、各ゲート線Ｇのゲート端子２１とは反対側となる他端側、および各ソース線Ｓのソース端子２３とは反対側となる他端側に、それぞれ静電保護用トランジスター２７が配設されている。図２（Ａ）は、本実施の形態の静電保護用トランジスターを示す図であり、（Ｂ）は、静電保護用トランジスターの静電保護部の電気特性を示す図である。また、図３（Ａ）は、本実施の形態の静電保護用トランジスターを示す図であり、（Ｂ）は、静電保護用トランジスターの非線形抵抗素子であるアモルファスシリコン（ａ−ｓｉ）の電気特性を示す図である。
この静電保護用トランジスター２７は、図２および図３に示すように、テスト線（テストゲート線３２、テストソース線３３）側に接続される第一端子２７１と、信号入力端子（ゲート端子２１、ソース端子２３）側に接続される第二端子２７２と、これらの第一端子２７１および第二端子２７２の間に配設される静電保護部２７３とを備えている。また、第一端子２７１には、図２、図３に示すように、抵抗素子としてアモルファスシリコン２７４が設けられている。
この静電保護用トランジスター２７は、図２および図３に示すように、テスト線（テストゲート線３２、テストソース線３３）側に接続される第一端子２７１と、信号入力端子（ゲート端子２１、ソース端子２３）側に接続される第二端子２７２と、これらの第一端子２７１および第二端子２７２の間に配設される静電保護部２７３とを備えている。また、第一端子２７１には、図２、図３に示すように、抵抗素子としてアモルファスシリコン２７４が設けられている。
この静電保護用トランジスター２７では、静電保護部２７３は、４つの端子部（第一端子部２７３Ａ，第二端子部２７３Ｂ，第三端子部２７３Ｃ，第四端子部２７３Ｄ）を有している。そして、第一端子２７１および第二端子２７２は、それぞれ１つの接続端（２７１Ａ，２７２Ａ）を有し、これら接続端２７１Ａ，２７２Ａに入力される信号は、２分岐されて、静電保護部２７３の各端子部に入力する。例えば、第二端子２７２に着目すると、接続端２７２Ａは２分岐され、一方が第三端子部２７３Ｃ，他方が第四端子部２７３Ｄに接続され、第二端子２７２の接続端２７２Ａから電流が入力される場合、第四端子部２７３Ｄがゲート、第三端子部２７３Ｃがソースとなる。そして、第四端子部２７３Ｄに電圧が印加されると、静電保護部２７３では、第三端子部２７３Ｃから、ドレインとなる第一端子部２７３Ａへの電流導通が許容される。第一端子２７１に対しても同様であり、接続端２７１Ａは２分岐され、一方が第一端子部２７３Ａ，他方が第二端子部２７３Ｂに接続され、第一端子２７１の接続端２７１Ａから電流が入力される場合、第二端子部２７３Ｂがゲート、第一端子部２７３Ａがソースとなり、第二端子部２７３Ｂに電圧が印加されると、第一端子部２７３Ａから、ドレインとなる第三端子部２７３Ｃへの電流導通が許される。
ここで、静電保護用トランジスター２７の静電保護部２７３は、図２に示すように、第一端子２７１および第二端子２７２間の電位差が大きいほど電流を通過させ、電位差が小さい場合には、電流をほぼ通過させない特性がある。従って、ゲート端子２１やソース端子２３、テストゲート端子Ｔｇやテストソース端子Ｔｓに電荷が印加されない状態では、例えば静電保護領域３から表示領域２に電流が逆流することがない。また、これらの静電保護用トランジスター２７は、回路に発生する静電気を除去して静電保護処理をするとともに、ゲート線Ｇやソース線Ｓを流れる電流量を一定に維持する。これにより、ゲート線Ｇやソース線Ｓへの過度の電流通過が抑えられ、消費電力の低減が可能となる。
ここで、静電保護用トランジスター２７の静電保護部２７３は、図２に示すように、第一端子２７１および第二端子２７２間の電位差が大きいほど電流を通過させ、電位差が小さい場合には、電流をほぼ通過させない特性がある。従って、ゲート端子２１やソース端子２３、テストゲート端子Ｔｇやテストソース端子Ｔｓに電荷が印加されない状態では、例えば静電保護領域３から表示領域２に電流が逆流することがない。また、これらの静電保護用トランジスター２７は、回路に発生する静電気を除去して静電保護処理をするとともに、ゲート線Ｇやソース線Ｓを流れる電流量を一定に維持する。これにより、ゲート線Ｇやソース線Ｓへの過度の電流通過が抑えられ、消費電力の低減が可能となる。
また、静電保護用トランジスター２７の第一端子２７１には、アモルファスシリコン２７４が配置されている。具体的には、図２、図３に示すように、静電保護用トランジスター２７は、第一端子２７１の接続端２７１Ａから第二端子部２７３Ｂへの入力回路上に抵抗素子としてのアモルファスシリコン２７４が接続される。本実施の形態のアモルファスシリコン２７４は、印加電圧が小さい場合に高抵抗となり、印加電圧が大きくなれば、抵抗値が低減する非線形高抵抗素子が用いられる。なお、本実施の形態では、抵抗素子として非線形抵抗素子であるアモルファスシリコンを例示したが、２０ＭΩ以上の抵抗を有する高抵抗素子であればいかなるものを用いてもよい。
また、これらのアモルファスシリコン２７４と第二端子部２７３Ｂとの間には、テストスイッチ線３１が接続される。このテストスイッチ線３１は、各ゲート線Ｇおよび各ソース線Ｓに設けられる静電保護用トランジスター２７を短絡し、テストスイッチ端子Ｔｅｎｂに接続される。そして、パネル検査時において、このテストスイッチ端子Ｔｅｎｂから、制御信号が出力されることで、各静電保護用トランジスター２７の第二端子部２７３Ｂに信号が入力され、静電保護部２７３において、第一端子部２７３Ａから第三端子部２７３Ｃでの電流の導通が許容される。この時、高抵抗素子であるアモルファスシリコン２７４が設けられているため、テストスイッチ線３１からテスト線（テストゲート線３２またはテストソース線３３）に電流が流れず、テストゲート線３２またはテストソース線３３からの駆動信号のみが正確にゲート線Ｇやソース線Ｓに伝達される。すなわち、上記のようなアモルファスシリコン２７４を設け、アモルファスシリコン２７４と第二端子部２７３Ｂとの間にテストスイッチ線３１を接続することで、液晶パネル１のリーク電流検出処理時に、静電保護用トランジスター２７をスイッチング素子として用いることが可能となる。
次に、液晶パネル１の各検査用配線に接続される端子が配設される端子部４０について、図４に基づいて説明する。図４は、液晶パネル１の端子部４０、および端子部４０に対応した検査装置１００の検査端子部１１０の概略構成を示す図である。
端子部４０は、液晶パネル１のリーク欠陥検出を実施する際に、後述する検査装置１００に接続される部分であり、テストスイッチ端子Ｔｅｎｂ、テストゲート端子Ｔｇ（Ｔｇ１，Ｔｇ２）、テストソース端子Ｔｓ（Ｔｓｒ，Ｔｓｇ，Ｔｓｂ）、対向電極Ｖｃｏｍ、およびダミー端子Ｔｃｏｍが一直線上に沿って所定間隔で配置される。ここで、ダミー端子Ｔｃｏｍおよび、ダミー端子Ｔｃｏｍに接続されるダミー線３５は、実際には液晶パネル１の表示領域２や静電保護領域３、ゲートダミー領域４Ａやソースダミー領域４Ｂには配線されない線であり、液晶パネル１の駆動には用いられない。そして、これらのダミー端子Ｔｃｏｍは、図４に示すように、それぞれテストスイッチ端子Ｔｅｎｂ、テストゲート端子Ｔｇ（Ｔｇ１，Ｔｇ２）、テストソース端子Ｔｓ（Ｔｓｒ，Ｔｓｇ，Ｔｓｂ）、および対向電極Ｖｃｏｍの端子間に配設される。これらのダミー端子Ｔｃｏｍは、液晶パネル１のリーク欠陥時に接地され、これにより各検査端子間にグラウンド電位部が設けられることとなり、例えば導電性の異物などが端子部に付着し、検査端子から異物に電流が流れた場合でも、ダミー端子Ｔｃｏｍに逃がすことが可能となる。
端子部４０は、液晶パネル１のリーク欠陥検出を実施する際に、後述する検査装置１００に接続される部分であり、テストスイッチ端子Ｔｅｎｂ、テストゲート端子Ｔｇ（Ｔｇ１，Ｔｇ２）、テストソース端子Ｔｓ（Ｔｓｒ，Ｔｓｇ，Ｔｓｂ）、対向電極Ｖｃｏｍ、およびダミー端子Ｔｃｏｍが一直線上に沿って所定間隔で配置される。ここで、ダミー端子Ｔｃｏｍおよび、ダミー端子Ｔｃｏｍに接続されるダミー線３５は、実際には液晶パネル１の表示領域２や静電保護領域３、ゲートダミー領域４Ａやソースダミー領域４Ｂには配線されない線であり、液晶パネル１の駆動には用いられない。そして、これらのダミー端子Ｔｃｏｍは、図４に示すように、それぞれテストスイッチ端子Ｔｅｎｂ、テストゲート端子Ｔｇ（Ｔｇ１，Ｔｇ２）、テストソース端子Ｔｓ（Ｔｓｒ，Ｔｓｇ，Ｔｓｂ）、および対向電極Ｖｃｏｍの端子間に配設される。これらのダミー端子Ｔｃｏｍは、液晶パネル１のリーク欠陥時に接地され、これにより各検査端子間にグラウンド電位部が設けられることとなり、例えば導電性の異物などが端子部に付着し、検査端子から異物に電流が流れた場合でも、ダミー端子Ｔｃｏｍに逃がすことが可能となる。
〔検査装置の構成〕
次に上述したような液晶パネル１の表示画素１１を検査する検査装置について説明する。
図５は、液晶パネル１を検査する検査装置の概略構成を示す図である。
図５において、検査装置１００は、液晶パネル１の端子部４０を接続可能な検査端子部１１０と、液晶パネル１の検査を実施する検査制御部１２０と、ダミー端子Ｔｃｏｍを接地する接地回路１３０を備えている。
次に上述したような液晶パネル１の表示画素１１を検査する検査装置について説明する。
図５は、液晶パネル１を検査する検査装置の概略構成を示す図である。
図５において、検査装置１００は、液晶パネル１の端子部４０を接続可能な検査端子部１１０と、液晶パネル１の検査を実施する検査制御部１２０と、ダミー端子Ｔｃｏｍを接地する接地回路１３０を備えている。
検査端子部１１０は、図４に示すように、液晶パネル１の端子部４０に対応した端子、すなわち、テストスイッチ端子Ｔｅｎｂに対応する検査スイッチ端子ＣＴｅｎｂ、テストゲート端子Ｔｇ（Ｔｇ１，Ｔｇ２）に対応する検査ゲート端子ＣＴｇ（ＣＴｇ１、ＣＴｇ２）、テストソース端子Ｔｓ（Ｔｓｒ、Ｔｓｇ，Ｔｓｂ）に対応する検査ソース端子ＣＴｓ（ＣＴｓｒ、ＣＴｓｇ、ＣＴｓｂ）、対向電極Ｖｃｏｍに対応する検査共通電極端子ＣＶｃｏｍ、およびダミー端子Ｔｃｏｍに対応する接地端子ＣＴｃｏｍを備え、一直線上に沿って配設されている。すなわち、複数の接地端子ＣＴｃｏｍは、他の端子ＣＴｅｎｂ，ＣＴｇ，ＣＴｓ，ＣＶｃｏｍ間にそれぞれ配設されている。
接地端子ＣＴｃｏｍは、接地回路１３０により接地されることで、各ダミー端子Ｔｃｏｍを接地する。
接地端子ＣＴｃｏｍは、接地回路１３０により接地されることで、各ダミー端子Ｔｃｏｍを接地する。
検査制御部１２０は、図５に示すように、テストスイッチ制御手段１２１と、テスト駆動制御手段１２２と、電流計測手段１２３とを有している。
テストスイッチ制御手段１２１は、検査端子部１１０の検査スイッチ端子ＣＴｅｎｂに接続され、各静電保護用トランジスター２７の駆動状態を切り替えるための制御信号を出力する。
テスト駆動制御手段１２２は、検査ゲート端子ＣＴｇおよび検査ソース端子ＣＴｓに接続され、順次テスト電圧を印加して、液晶パネル１内の表示画素１１を充電する。
テスト駆動制御手段１２２は、検査ゲート端子ＣＴｇおよび検査ソース端子ＣＴｓに接続され、順次テスト電圧を印加して、液晶パネル１内の表示画素１１を充電する。
電流計測手段１２３は、検査ソース端子ＣＴｓや検査ゲート端子ＣＴｇから流れる電流を測定する。例えば、緑色用および青色用の表示画素１１が充電された状態では、赤色テストソース端子Ｔｓｒに流れる電流を検出する。また、電流計測手段１２３は、測定された電流値に基づいて、液晶パネル１にリーク欠陥があるか否かを判断する処理をも実施してもよい。
〔液晶パネルの検査方法〕
次に上述した液晶パネル１を、検査装置１００を用いてリーク欠陥を検出するリーク欠陥検出処理について説明する。
図６は、液晶パネル１のリーク欠陥検出処理におけるフローチャートである。図７は、液晶パネル１のリーク欠陥検出処理における各種信号の出力タイミングを示すタイミングチャートである。
次に上述した液晶パネル１を、検査装置１００を用いてリーク欠陥を検出するリーク欠陥検出処理について説明する。
図６は、液晶パネル１のリーク欠陥検出処理におけるフローチャートである。図７は、液晶パネル１のリーク欠陥検出処理における各種信号の出力タイミングを示すタイミングチャートである。
液晶パネル１のリーク欠陥検出処理では、まず、液晶パネル１を検査装置１００に設置し、端子部４０の各種端子を検査装置１００の検査端子部１１０の端子に接触させる。
そして、検査装置１００のテストスイッチ制御手段１２１は、テストスイッチ端子Ｔｅｎｂに制御信号としてオン電圧ＶｅｎｂＨ（例えばＶｅｎｂＨ＝＋３０Ｖ）を印加する（ステップＳ１０１：タイミングＴ１）。これにより、各静電保護用トランジスター２７の第二端子部２７３Ｂに電圧が印加され、第一端子部２７３Ａから第三端子部２７３Ｃへの導通状態が許容されるオン状態となる。
また、テストスイッチ制御手段１２１は、リーク検出処理の間、長期間、各静電保護用トランジスター２７にオン電圧ＶｅｎｂＨを印加すると、静電保護用トランジスター２７の閾値電圧Ｖｔｈが正方向に変動し、回路動作に支障が生じるため、一定周期で、所定の期間Ｔtime_enb（例えば１ｍｓｅｃ）の間、オフ電圧ＶｅｎｂＬを制御信号として各静電保護用トランジスター２７の第二端子部２７３Ｂに印加する。
なお、制御信号としてオン電圧ＶｅｎｂＨを＋３０Ｖとし、オフ電圧ＶｅｎｂＬを−１０Ｖとしたが、制御信号として印加するオン電圧ＶｅｎｂＨは、ゲート端子２１に出力されるオン電圧Ｖｇｈ以上であればよく、制御信号として印加するオフ電圧ＶｅｎｂＬは、ゲート端子２１に出力されるオフ電圧Ｖｇｌ以下であればよい。したがって、本実施の形態の液晶パネル１では、ゲート端子２１に印加する駆動電圧のうち、オン電圧Ｖｇｈを＋１５Ｖ、オフ電圧Ｖｇｌを−１０Ｖとするため、制御信号のオン電圧ＶｅｎｂＨは１５Ｖ以上であればよく、オフ電圧ＶｅｎｂＬは−１０Ｖ以下であればよい。
そして、検査装置１００のテストスイッチ制御手段１２１は、テストスイッチ端子Ｔｅｎｂに制御信号としてオン電圧ＶｅｎｂＨ（例えばＶｅｎｂＨ＝＋３０Ｖ）を印加する（ステップＳ１０１：タイミングＴ１）。これにより、各静電保護用トランジスター２７の第二端子部２７３Ｂに電圧が印加され、第一端子部２７３Ａから第三端子部２７３Ｃへの導通状態が許容されるオン状態となる。
また、テストスイッチ制御手段１２１は、リーク検出処理の間、長期間、各静電保護用トランジスター２７にオン電圧ＶｅｎｂＨを印加すると、静電保護用トランジスター２７の閾値電圧Ｖｔｈが正方向に変動し、回路動作に支障が生じるため、一定周期で、所定の期間Ｔtime_enb（例えば１ｍｓｅｃ）の間、オフ電圧ＶｅｎｂＬを制御信号として各静電保護用トランジスター２７の第二端子部２７３Ｂに印加する。
なお、制御信号としてオン電圧ＶｅｎｂＨを＋３０Ｖとし、オフ電圧ＶｅｎｂＬを−１０Ｖとしたが、制御信号として印加するオン電圧ＶｅｎｂＨは、ゲート端子２１に出力されるオン電圧Ｖｇｈ以上であればよく、制御信号として印加するオフ電圧ＶｅｎｂＬは、ゲート端子２１に出力されるオフ電圧Ｖｇｌ以下であればよい。したがって、本実施の形態の液晶パネル１では、ゲート端子２１に印加する駆動電圧のうち、オン電圧Ｖｇｈを＋１５Ｖ、オフ電圧Ｖｇｌを−１０Ｖとするため、制御信号のオン電圧ＶｅｎｂＨは１５Ｖ以上であればよく、オフ電圧ＶｅｎｂＬは−１０Ｖ以下であればよい。
次に、検査装置１００のテスト駆動制御手段１２２は、検査ゲート端子ＣＴｇ（ＣＴｇ１，ＣＴｇ２）および検査ソース端子ＣＴｓ(ＣＴｓｒ、ＣＴｓｇ、ＣＴｓｂ)に駆動電圧を印加して、リーク電流の有無を検出する検出工程を実施する。以下に、この検出工程の具体的な一例を示す。
すなわち、テスト駆動制御手段１２２は、図７に示すタイミングＴ２において、検査ゲート端子ＣＴｇ１にオン電圧Ｖｇｈ（例えば＋１５Ｖ）を印加し、奇数番目に配列されるゲート線Ｇに接続されるＴＦＴ１３をオン状態とする。ここで、テスト駆動制御手段１２２によりオン電圧Ｖｇｈが印加される時間は、対応画素に電荷が十分に充電される時間であればよく、例えば１ｍｓｅｃに設定される。
また、このタイミングＴ２において、テスト駆動制御手段１２２は、テストゲート端子Ｔｇ２にオフ電圧Ｖｇｌ（例えば−１０Ｖ）を印加し、偶数番目に配列されるゲート線Ｇに接続されるＴＦＴ１３をオフ状態とする（ステップＳ１０２：ゲート１駆動状態）。
また、このタイミングＴ２において、テスト駆動制御手段１２２は、テストゲート端子Ｔｇ２にオフ電圧Ｖｇｌ（例えば−１０Ｖ）を印加し、偶数番目に配列されるゲート線Ｇに接続されるＴＦＴ１３をオフ状態とする（ステップＳ１０２：ゲート１駆動状態）。
さらに、このタイミングＴ２において、テスト駆動制御手段１２２は、緑色に対応する検査ソース端子ＣＴｓｇ（緑色検査ソース端子ＣＴｓｇ）および青色に対応する検査ソース端子ＣＴｓｂ（青色検査ソース端子ＣＴｓｂ）に階調信号Ｖｘ（５Ｖ）を印加する。そして、この時、電流計測手段１２３は、赤色に対応する検査ソース端子ＣＴｓｒ（赤色検査ソース端子ＣＴｓｒ）から流れる電流値Ａｒ１を測定する（ステップＳ１０３）。
この後、図７におけるタイミングＴ３において、テスト駆動制御手段１２２は、再び検査ゲート端子ＣＴｇ１にオン電圧Ｖｇｈ（例えば＋１５Ｖ）を印加し、奇数番目に配列されるゲート線Ｇに接続されるＴＦＴ１３をオン状態とする。このタイミングＴ３では、テスト駆動制御手段１２２は、図６に示すように、緑色に対応する検査ソース端子ＣＴｓｇおよび青色に対応する検査ソース端子ＣＴｓｂに階調信号Ｖｘ（０Ｖ）を印加し、画素に充電された電荷を放電する。
次に、テスト駆動制御手段１２２は、ゲート１駆動状態を維持して、赤色検査ソース端子ＣＴｓｒおよび青色検査ソース端子ＣＴｓｂに階調信号Ｖｘ（例えば＋５Ｖ）を印加する。そして、電流計測手段１２３は、緑色検査ソース端子ＣＴｓｇから流れる電流値Ａｇ１を測定する（ステップＳ１０４）。また、電流値Ａｇ１の測定後、Ａｒ１測定時と同様に、赤色および青色に対応する画素に充電された電荷を放電する。
さらに、テスト駆動制御手段１２２は、ゲート１駆動状態を維持して、赤色検査ソース端子ＣＴｓｒおよび緑色ソース端子ＣＴｓｇに階調信号Ｖｘ（例えば＋５Ｖ）を印加する。そして、電流計測手段１２３は、青色検査ソース端子ＣＴｓｂから流れる電流値Ａｂ１を測定する（ステップＳ１０５）。また、電流値Ａｂ１の測定後、Ａｒ１測定時と同様に、赤色および緑色に対応する画素に充電された電荷を放電する。
その後、テスト駆動制御手段１２２は、検査ゲート端子ＣＴｇ１にオフ電圧Ｖｇｌ（例えば−１０Ｖ）を印加し、奇数番目に配列されるゲート線Ｇに接続されるＴＦＴ１３をオフ状態とし、検査ゲート端子ＣＴｇ２にオン電圧（例えば＋１５Ｖ）を印加し、偶数番目に配列されるゲート線Ｇに接続されるＴＦＴ１３をオン状態とする（ステップＳ１０６：ゲート２駆動状態）。
この後、上記ステップＳ１０３ないしステップＳ１０５の動作と略同様の処理を実施する。すなわち、テスト駆動制御手段１２２は、ゲート２駆動状態を維持して、緑色検査ソース端子ＣＴｓｇおよび青色検査ソース端子ＣＴｓｂに階調信号（例えば＋５Ｖ）を印加し、電流計測手段１２３は、赤色検査ソース端子ＣＴｓｒから流れる電流値Ａｒ２を測定する（ステップＳ１０７）。また、テスト駆動制御手段１２２は、緑色画素および青色画素の電荷を放電した後、赤色検査ソース端子ＣＴｓｒおよび青色検査ソース端子ＣＴｓｂに階調信号（例えば＋５Ｖ）を印加し、電流計測手段１２３は、緑色検査ソース端子ＣＴｓｇから流れる電流値Ａｇ２を測定する（ステップＳ１０８）。さらに、テスト駆動制御手段１２２は、赤色画素および青色画素の電荷を放電した後、赤色検査ソース端子ＣＴｓｒおよび緑色検査ソース端子ＣＴｓｇに階調信号（例えば＋５Ｖ）を印加し、電流計測手段１２３は、青色検査ソース端子ＣＴｓｂから流れる電流値Ａｂ２を測定する（ステップＳ１０９）。なお、ステップＳ１０４からステップＳ１０９における信号の出力タイミングは、ステップＳ１０３と同様であり、図７のタイミングチャートに示すタイミングを用いることができる。
この後、検査装置１００は、上記検出工程（ステップＳ１０２〜Ｓ１０９）により得られた各電流値に基づいて、欠陥検出処理を実施する（ステップＳ１１０）。
具体的には、検査装置１００は、各検査ソース端子ＣＴｓにて得られた電流値の差分値、すなわち、Ａｒ１およびＡｒ２の差分値、Ａｇ１およびＡｇ２の差分値、Ａｂ１およびＡｂ２の差分値を演算する。そして、検査装置１００は、これらの差分値が所定の閾値以上であるか否かを判断し、所定の閾値以上である場合は、液晶パネル１にリーク欠陥があると判断し、閾値より小さい場合は、液晶パネル１にリーク欠陥がないと判断する。
具体的には、検査装置１００は、各検査ソース端子ＣＴｓにて得られた電流値の差分値、すなわち、Ａｒ１およびＡｒ２の差分値、Ａｇ１およびＡｇ２の差分値、Ａｂ１およびＡｂ２の差分値を演算する。そして、検査装置１００は、これらの差分値が所定の閾値以上であるか否かを判断し、所定の閾値以上である場合は、液晶パネル１にリーク欠陥があると判断し、閾値より小さい場合は、液晶パネル１にリーク欠陥がないと判断する。
〔端子部または検査端子部に異物が付着している場合の動作〕
本実施の形態の液晶パネル１を検査装置１００によりリーク欠陥検出を実施する際、端子部４０または検査端子部１１０に異物が付着していた場合でも、正常なリーク欠陥検出を実施することができる。
図８は、端子部にテスト共通端子が設けられない液晶パネルに異物が付着した例を示す図である。図９は、図８において異物付着部における電気特性検出モデルである。図１０は、本実施の形態の端子部に異物が付着した例を示す図である。図１１は、図１０において、異物付着部における電気特性検出モデルである。
本実施の形態の液晶パネル１を検査装置１００によりリーク欠陥検出を実施する際、端子部４０または検査端子部１１０に異物が付着していた場合でも、正常なリーク欠陥検出を実施することができる。
図８は、端子部にテスト共通端子が設けられない液晶パネルに異物が付着した例を示す図である。図９は、図８において異物付着部における電気特性検出モデルである。図１０は、本実施の形態の端子部に異物が付着した例を示す図である。図１１は、図１０において、異物付着部における電気特性検出モデルである。
図８に示すように、テスト共通電極が設けられない液晶パネルの端子部に導電性の異物２００が付着した場合、例えば、テストソース端子Ｔｓｒ，Ｔｓｇ間に異物２００が付着した場合、図９に示すように、異物（抵抗値：Ｒｄｕｓｔ，キャパシティ：Ｃｄｕｓｔ）を介して、テストソース端子Ｔｓｇからテストソース端子Ｔｓｒにリーク電流が発生する。
この場合、テストソース端子Ｔｓｒから流れ出る電流値Ｉ（InpectSignal）は、次式（１）となる。
この場合、テストソース端子Ｔｓｒから流れ出る電流値Ｉ（InpectSignal）は、次式（１）となる。
[数１]
I（InspectSignal）＝Vcc/（Rdust×Rf/（Rdust＋Rf）） …（１）
I（InspectSignal）＝Vcc/（Rdust×Rf/（Rdust＋Rf）） …（１）
上記式（１）において、Vccは、テストソース端子Ｔｓｇに印加される電圧である。また、Ｒｆは、液晶パネルの表示領域２内に存在するリーク欠陥である。式（１）に示すように、このような端子部では、異物が付着した場合に、表示領域２内に存在するリーク欠陥（Ｒｆ）を正確に検出することができず、表示領域２内にリーク欠陥がない場合でも、電流が検出されることとなり、誤検出の原因となる。
一方、本実施の形態の端子部４０では、図１０に示すように、異物２００が付着した場合、図１１に示すように、異物２００を介して流れる電流がダミー電極Ｔｃｏｍから検査装置１００の接地端子ＣＴｃｏｍを経て逃がすことが可能となる。この場合、テストソース端子Ｔｓｒから流れる電流値I（InspectSignal）を電流計測手段１２３にて計測すると、次式（２）に示す値が計測される。
[数２]
I（InspectSignal）＝Vcc/Rf+0/Rdust2 …（２）
I（InspectSignal）＝Vcc/Rf+0/Rdust2 …（２）
上記式（２）に示すように、異物による影響をなくすことができる。すなわち、表示領域２内にリーク欠陥がある場合では、電流計測手段１２３は、リーク欠陥により生じるリーク電流値を正確に検出することができ、表示領域２内にリーク欠陥がない場合は、「０」が計測することができる。
〔液晶パネルおよび検査装置の作用効果〕
上述したように、上記実施の形態の液晶パネル１は、表示領域２の外部に静電保護領域３を備え、この静電保護領域３において、各ゲート線Ｇおよび各ソース線Ｓに、第一端子２７１の接続端２７１Ａから第二端子部２７３Ｂにアモルファスシリコン２７４が設けられる静電保護用トランジスター２７が接続されている。そして、各静電保護用トランジスター２７は、第二端子部２７３Ｂ同士がテストスイッチ線３１により結線されている。また、奇数番目のゲート線Ｇ同士、偶数番目のゲート線Ｇ同士は、静電保護用トランジスター２７が配設される他端部において、それぞれテストゲート線３２により結線されている。さらに、赤色ソース線Ｓｒ同士は、赤色テストソース線３３ｒにより、緑色ソース線Ｓｇ同士は、緑色テストソース線３３ｇにより、青色ソース線Ｓｂ同士は、青色テストソース線３３ｂにより、それぞれ、静電保護用トランジスター２７が配設される他端部において結線されている。
また、検査装置１００は、テストスイッチ線に制御信号を出力させて、静電保護用トランジスター２７のオンオフ制御を実施するテストスイッチ制御手段１２１と、テストゲート線３２およびテストソース線３３に所定の駆動信号を出力してリーク欠陥検出処理を実施するテスト駆動制御手段１２２と、リーク電流を計測する電流計測手段１２３と、を備えている。
このため、検査装置１００による液晶パネル１のリーク欠陥検出処理では、テストスイッチ端子Ｔｅｎｂにオン電圧を印加することで、各静電保護用トランジスター２７の第一端子２７１をオン状態にすることができ、これらの静電保護用トランジスター２７を介して、テストゲート端子Ｔｇおよびテストソース端子Ｔｓｒからテスト電圧を各ゲート線Ｇ、各ソース線Ｓに印加することができる。したがって、液晶パネル１は、静電保護領域３を検査用回路として利用できるため、複雑な検査用の回路を設ける必要がなく、構成を簡単にできる。また、検査装置１００も、テストスイッチ端子Ｔｅｎｂ、２つのテストゲート端子Ｔｇ、および３つのテストソース端子Ｔｓに接続可能な端子を設けるだけでよく、例えば各ゲート線Ｇや各ソース線Ｓに対して接続可能なプローブなどを設ける必要がなく、構成を簡単にできる。また、検査処理においても、テストスイッチ端子Ｔｅｎｂ、２つのテストゲート端子Ｔｇ、および３つのテストソース端子Ｔｓに対して所定の電圧を印加するだけで液晶パネル１の欠陥検査を実施することができるため、容易に液晶パネル１の検査を実施することができる。
さらに、上記実施の形態において、ダミー領域４Ａ，４Ｂを設ける構成を例示したが、これらのダミー領域４Ａ，４Ｂがない液晶パネル１に対しても、簡単な構成で容易にリーク欠陥検出処理を実施することができる。
また、アモルファスシリコン２７４により、第二端子部２７３Ｂに電圧が印加されない限り、テストゲート線３２やテストソース線３３からの信号が表示領域２の各画素に伝達されることがないため、電流の逆流なども防止できる。
上述したように、上記実施の形態の液晶パネル１は、表示領域２の外部に静電保護領域３を備え、この静電保護領域３において、各ゲート線Ｇおよび各ソース線Ｓに、第一端子２７１の接続端２７１Ａから第二端子部２７３Ｂにアモルファスシリコン２７４が設けられる静電保護用トランジスター２７が接続されている。そして、各静電保護用トランジスター２７は、第二端子部２７３Ｂ同士がテストスイッチ線３１により結線されている。また、奇数番目のゲート線Ｇ同士、偶数番目のゲート線Ｇ同士は、静電保護用トランジスター２７が配設される他端部において、それぞれテストゲート線３２により結線されている。さらに、赤色ソース線Ｓｒ同士は、赤色テストソース線３３ｒにより、緑色ソース線Ｓｇ同士は、緑色テストソース線３３ｇにより、青色ソース線Ｓｂ同士は、青色テストソース線３３ｂにより、それぞれ、静電保護用トランジスター２７が配設される他端部において結線されている。
また、検査装置１００は、テストスイッチ線に制御信号を出力させて、静電保護用トランジスター２７のオンオフ制御を実施するテストスイッチ制御手段１２１と、テストゲート線３２およびテストソース線３３に所定の駆動信号を出力してリーク欠陥検出処理を実施するテスト駆動制御手段１２２と、リーク電流を計測する電流計測手段１２３と、を備えている。
このため、検査装置１００による液晶パネル１のリーク欠陥検出処理では、テストスイッチ端子Ｔｅｎｂにオン電圧を印加することで、各静電保護用トランジスター２７の第一端子２７１をオン状態にすることができ、これらの静電保護用トランジスター２７を介して、テストゲート端子Ｔｇおよびテストソース端子Ｔｓｒからテスト電圧を各ゲート線Ｇ、各ソース線Ｓに印加することができる。したがって、液晶パネル１は、静電保護領域３を検査用回路として利用できるため、複雑な検査用の回路を設ける必要がなく、構成を簡単にできる。また、検査装置１００も、テストスイッチ端子Ｔｅｎｂ、２つのテストゲート端子Ｔｇ、および３つのテストソース端子Ｔｓに接続可能な端子を設けるだけでよく、例えば各ゲート線Ｇや各ソース線Ｓに対して接続可能なプローブなどを設ける必要がなく、構成を簡単にできる。また、検査処理においても、テストスイッチ端子Ｔｅｎｂ、２つのテストゲート端子Ｔｇ、および３つのテストソース端子Ｔｓに対して所定の電圧を印加するだけで液晶パネル１の欠陥検査を実施することができるため、容易に液晶パネル１の検査を実施することができる。
さらに、上記実施の形態において、ダミー領域４Ａ，４Ｂを設ける構成を例示したが、これらのダミー領域４Ａ，４Ｂがない液晶パネル１に対しても、簡単な構成で容易にリーク欠陥検出処理を実施することができる。
また、アモルファスシリコン２７４により、第二端子部２７３Ｂに電圧が印加されない限り、テストゲート線３２やテストソース線３３からの信号が表示領域２の各画素に伝達されることがないため、電流の逆流なども防止できる。
また、テストスイッチ線３１、各テストゲート線３２、および各テストソース線３３などの検査用配線は、リングトランジスター２５を介して共通電極線２６に接続される。
このため、各検査用配線に入力された信号が、共通電極線２６を介して他の検査用配線に入力される不都合を防止できる。したがって、リーク欠陥検出処理時に、正確に液晶パネル１の表示領域２に発生するリーク電流のみを検出することができる。
このため、各検査用配線に入力された信号が、共通電極線２６を介して他の検査用配線に入力される不都合を防止できる。したがって、リーク欠陥検出処理時に、正確に液晶パネル１の表示領域２に発生するリーク電流のみを検出することができる。
そして、端子部４０には、各検査用配線に接続されるテストスイッチ端子Ｔｅｎｂ、各テストゲート端子Ｔｇ、各テストソース端子Ｔｓの検査用端子が直線上に配設され、これらの検査用端子間に、ダミー線３５に接続されるダミー端子Ｔｃｏｍが配置されている。
また、検査装置１００の検査端子部１１０は、この端子部４０に対応して、検査スイッチ端子ＣＴｅｎｂ、各検査ゲート端子ＣＴｇ、各検査ソース端子ＣＴｓが直線上に配設され、これらの検査端子間に、ダミー端子Ｔｃｏｍに対応して接地端子ＣＴｃｏｍが配置されている。
このため、検査装置１００による液晶パネル１のリーク欠陥検出処理において、端子部４０や検査端子部１１０に導電性の異物が付着した場合でも、異物を介して流れるリーク電流を接地回路１３０から逃がすことができる。したがって、リーク欠陥検出処理時に、電流計測手段１２３は、異物によって生じるリークを除外することができ、表示領域２内のリーク電流のみを精度よく検出することができる。
また、検査装置１００の検査端子部１１０は、この端子部４０に対応して、検査スイッチ端子ＣＴｅｎｂ、各検査ゲート端子ＣＴｇ、各検査ソース端子ＣＴｓが直線上に配設され、これらの検査端子間に、ダミー端子Ｔｃｏｍに対応して接地端子ＣＴｃｏｍが配置されている。
このため、検査装置１００による液晶パネル１のリーク欠陥検出処理において、端子部４０や検査端子部１１０に導電性の異物が付着した場合でも、異物を介して流れるリーク電流を接地回路１３０から逃がすことができる。したがって、リーク欠陥検出処理時に、電流計測手段１２３は、異物によって生じるリークを除外することができ、表示領域２内のリーク電流のみを精度よく検出することができる。
〔他の実施の形態〕
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、上記実施の形態では、ゲート線Ｇを２相に分割し、これらの２相のゲート線Ｇに対してそれぞれテストゲート線３２を接続する構成としたが、これに限定されず、例えば３相以上のゲート線Ｇに分割し、それぞれの相に対してテストゲート線３２を接続する構成としてもよい。同様に、ソース線ＳをＲＧＢの３相に分割して、それぞれの相に対してテストソース線３３を接続する構成としたが、４相以上に分割する構成としてもよく、２相に分割してそれぞれにテストソース線３３を接続する構成としてもよい。
静電保護用トランジスター２７として、第一端子２７１側に、接続端２７１Ａおよび第二端子部２７３Ｂの間でアモルファスシリコン２７４を設ける構成としたが、少なくとも第一端子２７１側に設けられている構成であればよく、例えば第一端子２７１の接続端２７１Ａおよび第二端子部２７３Ｂの間、および第二端子２７２の接続端２７２Ａおよび第四端子部２７３Ｄの間の双方にアモルファスシリコン２７４が配置される構成などとしてもよい。
また、上述したように、抵抗素子としては、アモルファスシリコンに限られず、例えばシリコン窒化膜やシリコン酸化膜の他、硫化亜鉛に不純物を混合して、Ｉ−Ｖ非線形特性を調整した抵抗素子などを用いることができる。
また、図４において、各検査端子が所定間隔おきに配設される例を示したが、これらの検査端子間が、例えばリングトランジスター、コンタクトホール、非線形抵抗素子などを介して接続される構成としてもよく、この場合、検査端子間で発生するリークをより確実に防止することができる。
その他、本発明の実施の際の具体的な構造および手順は、本発明の目的を達成できる範囲で他の構造などに適宜変更できる。
１…表示装置としての液晶パネル、１２…画素電極、１３…スイッチング素子であるＴＦＴ、２５…静電保護素子としてのリングトランジスター、２６…共通電極線、２７…静電保護用トランジスター、３１…テストスイッチ線、３２…テストゲート線、３３…テストソース線、１００…検査装置、１１０…検査端子部、１２１…テストスイッチ制御手段、１２２…テスト駆動制御手段、１２３…電流計測手段、１３０…接地手段としての接地回路、２７１…第一端子、２７２…第二端子、２７３…静電保護部、２７４…抵抗素子としてのアモルファスシリコン、Ｃｍａｉｎ…電気光学材料としての液晶が封入される液晶セル、ＣＴｃｏｍ…接地端子、ＣＴｅｎｂ…検査スイッチ端子、ＣＴｇ…検査ゲート端子、ＣＴｓ…検査ソース端子、Ｇ…ゲート線、Ｓ…ソース線、Ｔｃｏｍ…テスト共通端子、Ｔｅｎｂ…テストスイッチ端子、Ｔｇ…テストゲート端子、Ｔｓ…テストソース端子、Ｖｃｏｍ…対向電極。
Claims (3)
- 互いに対向する駆動基板および対向基板と、これらの駆動基板および対向基板の間に封入される電気光学材料と、前記駆動基板に設けられるとともに、互いに直交する複数のソース線および複数のゲート線と、前記複数のソース線および前記複数のゲート線との交差部近傍に設けられ、前記ソース線に出力された電荷を前記電気光学材料に印加する複数の画素電極と、前記ゲート線に接続され、前記ソース線および前記画素電極の間の導通状態を切り替えるスイッチング素子と、を具備した表示装置であって、
前記ゲート線およびソース線は、一端部に駆動信号が入力される信号入力端子を備え、
当該表示装置は、
複数のゲート線のうち、互いに隣接しない前記ゲート線の他端部に接続され、前記ゲート線を２相以上に分割する複数のテストゲート線と、
複数のソース線のうち、互いに隣接しない前記ソース線の他端部に接続され、前記ソース線を２相以上に分割する複数のテストソース線と、
前記ゲート線および前記ソース線の他端側に設けられるとともに、前記テストゲート線または前記テストソース線が接続される一方端に接続される第一端子、前記信号入力端子側に接続される第二端子、前記第一端子と前記第二端子との間に設けられる静電保護部、および、前記第一端子および前記第二端子のうち少なくとも前記第一端子に設けられる抵抗素子を有する静電保護用トランジスターと、
各静電保護用トランジスターの前記抵抗素子同士を結線するテストスイッチ線と、
を備えることを特徴とする表示装置。 - 請求項１に記載の表示装置であって、
前記テストゲート線、前記テストソース線、および前記テストスイッチ線は、静電保護素子を介して共通電極線に接続される
ことを特徴とする表示装置。 - 互いに対向する駆動基板および対向基板と、これらの駆動基板および対向基板の間に封入される電気光学材料と、前記駆動基板に設けられるとともに、一端部に駆動信号が入力される信号入力端子を有し、互いに直交する複数のソース線および複数のゲート線と、前記複数のソース線および前記複数のゲート線との交差部近傍に設けられ、前記ソース線に出力された電荷を前記電気光学材料に印加する複数の画素電極と、前記ゲート線に接続され、前記ソース線および前記画素電極の間の導通状態を切り替えるスイッチング素子と、複数のゲート線のうち、互いに隣接しない前記ゲート線の他端部に接続され、前記ゲート線を２相以上に分割する複数のテストゲート線と、複数のソース線のうち、互いに隣接しない前記ソース線の他端部に接続され、前記ソース線を２相以上に分割する複数のテストソース線と、前記ゲート線および前記ソース線の他端側に設けられるとともに、前記テストゲート線または前記テストソース線が接続される一方端に接続される第一端子、前記信号入力端子側に接続される第二端子、前記第一端子と前記第二端子との間に設けられる静電保護部、および、前記第一端子および前記第二端子のうち少なくとも前記第一端子に設けられる抵抗素子を有する静電保護用トランジスターと、各静電保護用トランジスターの前記抵抗素子同士を結線するテストスイッチ線と、を備える表示装置におけるリーク電流欠陥を検査する検査装置であって、
前記テストスイッチ線に前記制御信号を出力するテストスイッチ制御手段と、
前記テストゲート線および前記ソースゲート線に所定の駆動信号を出力するテスト駆動制御手段と、
前記テストゲート線および前記ソースゲート線のうち、検査対象となる線から出力される電流を計測する電流計測手段と、
を具備したことを特徴とする検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009090074A JP2010243644A (ja) | 2009-04-02 | 2009-04-02 | 表示装置、および検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009090074A JP2010243644A (ja) | 2009-04-02 | 2009-04-02 | 表示装置、および検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010243644A true JP2010243644A (ja) | 2010-10-28 |
Family
ID=43096747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009090074A Pending JP2010243644A (ja) | 2009-04-02 | 2009-04-02 | 表示装置、および検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010243644A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102237027A (zh) * | 2011-04-14 | 2011-11-09 | 友达光电股份有限公司 | 显示面板及其测试方法 |
| CN102254502A (zh) * | 2011-07-26 | 2011-11-23 | 深圳市华星光电技术有限公司 | 液晶面板的电压测试装置和系统 |
| WO2012108041A1 (ja) * | 2011-02-10 | 2012-08-16 | Ｎｅｃディスプレイソリューションズ株式会社 | 画像表示装置及び表示画像検査方法 |
| CN109427764A (zh) * | 2017-08-24 | 2019-03-05 | 华为终端（东莞）有限公司 | 一种静电释放保护装置及电路 |
| US11410581B2 (en) | 2019-10-29 | 2022-08-09 | Trivale Technologies | Electro-optical apparatus |
-
2009
- 2009-04-02 JP JP2009090074A patent/JP2010243644A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012108041A1 (ja) * | 2011-02-10 | 2012-08-16 | Ｎｅｃディスプレイソリューションズ株式会社 | 画像表示装置及び表示画像検査方法 |
| JPWO2012108041A1 (ja) * | 2011-02-10 | 2014-07-03 | Ｎｅｃディスプレイソリューションズ株式会社 | 画像表示装置及び表示画像検査方法 |
| JP5574460B2 (ja) * | 2011-02-10 | 2014-08-20 | Ｎｅｃディスプレイソリューションズ株式会社 | 画像表示装置及び表示画像検査方法 |
| CN102237027A (zh) * | 2011-04-14 | 2011-11-09 | 友达光电股份有限公司 | 显示面板及其测试方法 |
| CN102237027B (zh) * | 2011-04-14 | 2013-06-19 | 友达光电股份有限公司 | 显示面板及其测试方法 |
| CN102254502A (zh) * | 2011-07-26 | 2011-11-23 | 深圳市华星光电技术有限公司 | 液晶面板的电压测试装置和系统 |
| CN102254502B (zh) * | 2011-07-26 | 2013-03-27 | 深圳市华星光电技术有限公司 | 液晶面板的电压测试装置和系统 |
| CN109427764A (zh) * | 2017-08-24 | 2019-03-05 | 华为终端（东莞）有限公司 | 一种静电释放保护装置及电路 |
| CN109427764B (zh) * | 2017-08-24 | 2021-06-01 | 华为终端有限公司 | 一种静电释放保护装置及电路 |
| US11410581B2 (en) | 2019-10-29 | 2022-08-09 | Trivale Technologies | Electro-optical apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6924875B2 (en) | Array substrate having diodes connected to signal lines, method of inspecting array substrate, and liquid crystal display | |
| US8223108B2 (en) | Array substrate and display apparatus having the same | |
| US7880495B2 (en) | Display device and test probe for testing display device | |
| WO2017041480A1 (zh) | 显示基板及其测试方法、显示装置 | |
| US20020047838A1 (en) | Array substrate of liquid crystal display device | |
| US20070075727A1 (en) | Inspection device and inspection method for active matrix panel, and manufacturing method for active matrix organic light emitting diode panel | |
| KR101502366B1 (ko) | 액정 표시 장치 및 그 검사 방법 | |
| JP2004271847A (ja) | 画像表示装置 | |
| EP0875879A1 (en) | Liquid crystal display device and method for driving the same with driving of both ends of display electrodes | |
| US20110279746A1 (en) | Liquid crystal display device and inspection method thereof | |
| JP5211962B2 (ja) | 表示装置 | |
| WO2015014065A1 (zh) | 检测信号线和修复线的短路的方法 | |
| JP2010243644A (ja) | 表示装置、および検査装置 | |
| JP2010164714A (ja) | 表示体、検査装置、および検査方法 | |
| US20130229401A1 (en) | Display apparatus | |
| KR101269001B1 (ko) | 전기영동 표시장치의 검사방법 | |
| US20170336667A1 (en) | Display device | |
| JP2009085925A (ja) | リーク欠陥検出方法 | |
| JP3968713B2 (ja) | フラットディスプレイ装置及びフラットディスプレイ装置の試験方法 | |
| JP2010243643A (ja) | 表示装置、および検査装置 | |
| JP4724249B2 (ja) | 液晶表示装置及びその検査方法 | |
| WO2016185642A1 (ja) | 表示パネル | |
| JP3591713B2 (ja) | 液晶表示装置及びその検査方法 | |
| JP4458786B2 (ja) | 液晶表示装置およびその検査方法 | |
| TW523595B (en) | Matrix substrate, its inspection method and liquid crystal display device |