CN109427764B - 一种静电释放保护装置及电路 - Google Patents

Abstract

本申请公开了一种静电释放保护装置及电路，用以在逻辑门电路中产生静电释放现象时避免逻辑门电路中的元器件损坏、保护逻辑门电路。该静电释放保护装置包括逻辑门电路和第一晶体管。逻辑门电路用于实现指定逻辑运算；第一晶体管的栅极悬空，第一晶体管的源极与逻辑门电路的第一电极连接，第一晶体管的漏极与逻辑门电路的第二电极连接，用于在第一电极和第二电极之间存在静电释放时保护逻辑门电路，第一电极和第二电极为逻辑门电路的源极、栅极和漏极中任意两个不同的电极；其中，第一晶体管的源极和漏极之间通过非晶硅层连接。

Description

一种静电释放保护装置及电路

技术领域

本申请涉及电路技术领域，尤其涉及一种静电释放保护装置及电路。

背景技术

对于电子设备来说，维系其工作的电子系统通常由若干个电路组成的。而每个电路中又包含多个逻辑门电路，每个逻辑门电路各自实现其逻辑运算，从而使得该电路完成相关业务。

由于天气干燥、摩擦、接触、电磁感应等原因，逻辑门电路的电极之间会发生静电释放(electro static discharge，ESD)现象。当逻辑门电路的两个电极之间产生静电时，高压静电会导致两个电极间短路，此时，高压静电会在两个电极间释放。静电释放会导致逻辑门电路中的元器件损坏、逻辑门电路难以实现其逻辑运算，进而导致该逻辑门电路所在电路无法完成相关业务，影响电子设备的使用。例如，面内栅极(gate in panel，GIP)电路用于对选通信号进行移位，从而控制电子设备的屏幕显示。GIP电路中包含非门、与非门、选通门等逻辑门电路，通过逻辑门电路之间的相互配合，可以使得GIP电路实现选通信号的移位。一种可能的情况是，当GIP电路中的与非逻辑门电路(以下简称“与非门”)的栅极和漏极间发生ESD现象时，会导致与非门中的元器件损坏、与非门无法实现与非运算，进而导致GIP电路无法实现选通信号的移位，对电子设备的屏幕显示造成影响，影响用户的正常使用。

综上，亟需一种静电释放保护方案，从而在逻辑门电路中产生静电释放现象时避免逻辑门电路中的元器件损坏、保护逻辑门电路。

发明内容

本申请提供一种静电释放保护装置及电路，用以在逻辑门电路中产生静电释放现象时避免逻辑门电路中的元器件损坏、保护逻辑门电路。

第一方面，本申请实施例提供一种静电释放保护装置，该装置包括：逻辑门电路和第一晶体管。其中，逻辑门电路用于实现指定逻辑运算；第一晶体管的栅极悬空，第一晶体管的源极与逻辑门电路的第一电极连接，第一晶体管的漏极与逻辑门电路的第二电极连接，用于在第一电极和第二电极之间存在静电释放时保护逻辑门电路，第一电极和第二电极为逻辑门电路的源极、栅极和漏极中任意两个不同的电极；其中，第一晶体管的源极和漏极之间通过非晶硅层连接。

其中，逻辑门电路包括但不限于与门电路、或门电路、非门电路、与非门电路、选通门电路等。

在第一方面提供的静电释放保护装置中，由于第一晶体管的源极和漏极分别与逻辑门电路的第一电极和第二电极连接，且第一晶体管的源极和漏极之间通过非晶硅层连接，因而由于非晶硅层在低压下高阻、在高压下导通的特点，当逻辑门电路的第一电极和第二电极之间发生静电释放现象时，高压静电会使得第一晶体管导通，从而使得第一电极和第二电极处于同一电位，因此在第一电极和第二电极之间不会存在激烈的静电释放，起到了对逻辑门电路的静电释放保护作用。

以GIP电路为例，当GIP电路中的每个逻辑门电路均在第一电极和第二电极之间设置上述第一晶体管时，每个逻辑门电路均可以得到静电释放保护。此外，与现有技术中在GIP电路外围设置四个ESD保护回路的方式相比，采用本申请实施例提供的静电释放保护装置可以使得GIP电路中的每个逻辑门电路均得到保护，静电释放保护的效果更佳。同时，在每个逻辑门电路中设置第一晶体管对逻辑门电路进行静电释放保护的方式仅占用电路板上较小的空间、易于实现。

在一种可能的设计中，该静电释放保护装置还包括第二晶体管。第二晶体管的栅极悬空，第二晶体管的源极与第一电极连接，第二晶体管的漏极与逻辑门电路的第三电极连接，用于在第一电极和第三电极之间存在静电释放时保护逻辑门电路，第三电极为逻辑门电路的源极、栅极和漏极中除第一电极和第二电极之外的电极；其中，第二晶体管的源极和漏极之间通过非晶硅层连接。

采用上述方案，第二晶体管可以避免第一电极和第三电极之间产生激烈的静电释放，起到了对逻辑门电路的静电释放保护作用。

在一种可能的设计中，第一电极为逻辑门电路的栅极，第二电极为逻辑门电路的源极；或者，第一电极为逻辑门电路的栅极，第二电极为逻辑门电路的漏极。

采用上述方案，可以避免逻辑门电路的栅极和源极之间产生激烈的静电释放，或者避免逻辑门电路的栅极和漏极之间产生激烈的静电释放。

在一种可能的设计中，第一晶体管的源极和漏极之间的非晶硅层可通过激光晶化过程在第一晶体管的源极和漏极之间的半导体层上覆盖光罩形成。

采用上述方案，提供了一种在第一晶体管的源极和漏极之间形成非晶硅层的方式。

在一种可能的设计中，第二晶体管的源极和漏极之间的非晶硅层可通过激光晶化过程在第二晶体管的源极和漏极之间的半导体层上覆盖光罩形成。

采用上述方案，提供了一种在第二晶体管的源极和漏极之间形成非晶硅层的方式。

第二方面，本申请实施例提供一种电路，该电路包括上述第一方面或上述第一方面的任意一种设计提供的静电释放保护装置。

例如，上述第二方面提供的电路可以是GIP电路。

附图说明

图1为本申请实施例提供的一种非门电路的结构示意图；

图2为本申请实施例提供的一种与非门电路的结构示意图；

图3为本申请实施例提供的一种晶体管的结构示意图；

图4为本申请实施例提供的一种在非晶硅成膜上将准分子激光晶化为多晶硅的示意图；

图5为本申请实施例提供的一种在激光晶化过程中形成非晶硅层的示意图；

图6为本申请实施例提供的第一种静电释放保护装置的结构示意图；

图7为本申请实施例提供的第二种静电释放保护装置的结构示意图；

图8为本申请实施例提供的第三种静电释放保护装置的结构示意图；

图9为本申请实施例提供的一种电路的结构示意图。

具体实施方式

在电子设备中，对于需要完成某个业务的电路来说，该电路中可以包含若干个逻辑门电路，每个逻辑门电路各自实现其逻辑运算，从而使得该电路完成相关业务。

但是，由于天气干燥、摩擦、接触、电磁感应等原因，逻辑门电路的电极之间常常会发生ESD现象。例如，在冬季，用户在室外使用手机时，用于控制手机屏幕显示的GIP电路中的逻辑门电路的两个电极(例如栅极和漏极，或者，栅极和源极)之间会发生ESD现象。当ESD现象发生时，两个电极间相当于短路，高压静电在两个电极之间剧烈释放，导致GIP电路无法实现其功能，从而影响手机的屏幕显示。

本申请提供一种静电释放保护装置及电路，用以在逻辑门电路中产生静电释放现象时避免逻辑门电路中的元器件损坏、保护逻辑门电路。

需要说明的是，本申请中所涉及的多个，是指两个或两个以上。另外，需要理解的是，在本申请的描述中，“第一”、“第二”等词汇，仅用于区分描述的目的，而不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。

下面，对本申请涉及的基本概念进行解释。需要说明的是，这些解释是为了让本申请更容易被理解，而不应该视为对本申请所要求的保护范围的限定。

一、逻辑门电路

本申请实施例中，逻辑门电路是指用于实现常用逻辑运算的电子电路。例如，逻辑门电路可以是与门电路、或门电路、非门电路、与非门电路、选通门电路等。其中，非门电路的内部结构图以及示意图可以如图1所示。图1中，非门电路由两个晶体管组成，输出端(OUT)输出的数值由输入端(IN)输入的数值取反得到；非门电路可以用“INV”表示。与非门电路的内部结构图以及示意图可如图2所示，此处不再赘述。

通常，逻辑门电路中包含三个电极：栅极、源极和漏极。以图1所示的非门电路为例，图1中，VHL端为源极、IN端为栅极、VGH端为漏极。在逻辑门电路中，栅极和源极之间，以及栅极和漏极之间容易发生静电释放现象。例如，当栅极和源极之间发生静电释放现象时，高压静电会在栅极和源极之间剧烈释放。

二、静电释放

通常，静电的电压值大于1500V。当大于1500V的电压在逻辑门电路的两极之间剧烈释放时，逻辑门电路的两极之间相当于短路，这无疑会影响逻辑门电路实现其逻辑运算。

静电释放现象同样会对电子设备的使用造成影响。以手机为例，手机出现的经常死机、自动关机、话音质量差、杂音大、信号时好时差、按键出错等问题有绝大多数与静电释放现象相关。正因为这一点，静电释放被认为是电子产品质量最大的潜在杀手。

三、晶体管

本申请实施例中，晶体管包括但不限于薄膜晶体管(thin film transistor，TFT)、金属氧化物半导体场效应管(metaloxidesemiconductor fieldeffect transistor，MOSFET)、结型场效应晶体管(junction fieldeffect transistor，JFET)等，本申请实施例中对晶体管的类型不做具体限定。

本申请实施例中，晶体管包含三个电极：栅极、源极和漏极。

以薄膜晶体管为例，其内部结构示意图可以如图3所示。图3所示的薄膜晶体管包括：形成于衬底之上的栅极(Gate)；形成于栅极(Gate)之上的绝缘层；形成于绝缘层之上的半导体层(a-Si)；形成于半导体层(a-Si)之上的源极(S)和漏极(D)。需要说明的是，源极和漏极通常位于半导体层的两端，也就是说，源极(S)和漏极(D)通过半导体层(a-Si)连接。图3中仅示出了源极(S)和漏极(D)中的一种电极，并以SD进行标识。

本申请实施例中的第一晶体管和第二晶体管中，源极和漏极之间通过非晶硅层连接，即对于本申请实施例中的第一晶体管和第二晶体管来说，连接源极和漏极的并非半导体层(a-Si)，而是非晶硅层。也就是说，本申请实施例中的第一晶体管和第二晶体管是经过特殊处理后将半导体层转换为非晶硅层的。例如，在晶体管的激光晶化过程中，可以在半导体层的位置上覆盖光罩(mask)，使其形成非晶硅层。

四、激光晶化

如前所述，通过激光晶化过程可以在晶体管中形成非晶硅层。其中，激光晶化过程采用了低温多晶硅(low temperature poly-silicon，LTPS)技术。常规的晶体管LTPS制程可如图4所示。图4中，在非晶硅成膜上将准分子激光晶化为多晶硅；本申请实施例中，晶体管LTPS制程可如图5所示。图5中，在非晶硅成膜上进行激光晶化时，在需要形成非晶硅层的位置(半导体层所在位置)覆盖光罩，因而在激光晶化完成后，该位置上会形成非晶硅层，未覆盖光罩的位置会通过激光晶化过程形成多晶硅层。

五、GIP电路

在电子设备的显示屏中，GIP电路是一种常见的电路，可用于对选通信号进行移位，从而控制电子设备的屏幕显示。GIP电路中通常包含几十个逻辑门电路。

本申请实施例中，电子设备包括但不限于智能手机、智能手表、平板电脑、虚拟现实(virtual reality，VR)设备、增强现实(augmented reality，AR)设备、个人计算机、手持式计算机、个人数字助理。

现有技术中，在对GIP电路进行ESD保护时，通常在GIP电路的外围设置四个ESD保护回路。但是，由于GIP电路中包含几十个逻辑门电路，设置在外围的ESD保护回路难以对GIP电路内部的每个逻辑门电路实现ESD保护，因而现有技术中对GIP电路的ESD保护效果并不理想。

为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述。

参见图6，为本申请实施例提供的一种静电释放保护装置的结构示意图。图6中，静电释放保护装置600包括逻辑门电路601和第一晶体管602。其中，

逻辑门电路601用于实现指定逻辑运算。第一晶体管602的栅极悬空，第一晶体管602的源极与逻辑门电路601的第一电极连接，第一晶体管602的漏极与逻辑门电路601的第二电极连接，第一晶体管602用于在第一电极和第二电极之间存在静电释放时保护逻辑门电路601，第一电极和第二电极为逻辑门电路601的源极、栅极和漏极中任意两个不同的电极；其中，第一晶体管602的源极和漏极之间通过非晶硅层连接。

其中，第一电极和第二电极为逻辑门电路601的源极、栅极和漏极中任意两个不同的电极；例如，第一电极为逻辑门电路601的栅极，第二电极为逻辑门电路601的源极；或者，第一电极为逻辑门电路601的栅极，第二电极为逻辑门电路601的漏极。当第一电极为栅极、第二电极为源极时，静电释放保护装置600可以在逻辑门电路601的栅极和源极之间存在静电释放现象时保护逻辑门电路601；当第一电极为栅极、第二电极为漏极时，静电释放保护装置600可以在逻辑门电路601的栅极和漏极之间存在静电释放现象时保护逻辑门电路601。

在静电释放保护装置600中，逻辑门电路601用于实现的指定逻辑运算包括但不限于或运算、非运算、与或运算、与非运算、或非运算、选通运算等。

需要说明的是，本申请实施例中，可以根据逻辑门电路601的实际情况选择在逻辑门电路601的哪两个电极之间设置第一晶体管，只要第一晶体管的栅极悬空，且源极和漏极之间通过非晶硅层连接即可。需理解，由于第一晶体管的栅极是悬空的，因而本申请实施例中对第一晶体管的栅极和漏极与逻辑门电路601的连接关系不做限定。例如，当在逻辑门电路601的栅极和漏极之间设置第一晶体管602来对逻辑门电路601进行ESD保护时，一种可能的连接方式是：第一晶体管602的源极与逻辑门电路601的栅极连接，第一晶体管602的漏极与逻辑门电路601的漏极连接；另一种可能的连接方式是：第一晶体管602的源极与逻辑门电路601的漏极连接，第一晶体管602的漏极与逻辑门电路601的栅极连接。

在静电释放保护装置600中，第一晶体管602的源极和漏极之间通过非晶硅层连接的原因是：非晶硅层的阻抗很大，当非晶硅层中未施加电压时，非晶硅层的阻抗在10¹²左右；当非晶硅层中施加电压时，非晶硅层的阻抗在10⁶左右。也就是说，当第一电极和第二电极之间未产生静电释放现象(即没有施加静电电压)时，第一晶体管602相当于高阻，即第一晶体管602没有将逻辑门电路601的第一电极和第二电极连接；当第一电极和第二电极之间产生静电释放现象(即施加静电电压)时，逻辑门电路601的第一电极和第二电极通过第一晶体管602导通连接，从而使得逻辑门电路601的第一电极和第二电极处于同一电位，因此在逻辑门电路601的第一电极和第二电极之间不会存在激烈的静电释放。

此外，静电释放保护装置600中还可以包括第二晶体管。参见图7，为静电释放保护装置600中包含第二晶体管603时的结构示意图。

在图7所示的静电释放保护装置600中，第二晶体管603的栅极悬空，第二晶体管603的源极与第一电极连接，第二晶体管603的漏极与逻辑门电路601的第三电极连接，第二晶体管603用于在第一电极和第三电极之间存在静电释放时保护逻辑门电路601，第三电极为逻辑门电路601的源极、栅极和漏极中除第一电极和第二电极之外的电极；其中，第二晶体管603的源极和漏极之间通过非晶硅层连接。

其中，第二晶体管603的源极和漏极之间通过非晶硅层连接的原因是：非晶硅层的阻抗很大，当非晶硅层中未施加电压时，非晶硅层的阻抗在10¹²左右；当非晶硅层中施加电压时，非晶硅层的阻抗在10⁶左右。也就是说，当第一电极和第三电极之间未产生静电释放现象(即没有施加静电电压)时，第二晶体管603相当于高阻，即第二晶体管603没有将逻辑门电路601的第一电极和第三电极连接；当第一电极和第三电极之间产生静电释放现象(即施加静电电压)时，逻辑门电路601的第一电极和第三电极通过第二晶体管603导通连接，从而使得逻辑门电路601的第一电极和第三电极处于同一电位，因此在逻辑门电路601的第一电极和第三电极之间不会存在激烈的静电释放。

当静电释放保护装置600中包括第二晶体管时，第二晶体管可以避免第一电极和第三电极之间产生激烈的静电释放，起到了对逻辑门电路的静电释放保护作用。

如前所述，第一晶体管602的源极和漏极之间的非晶硅层可通过激光晶化过程在第一晶体管602的源极和漏极之间的半导体层上覆盖光罩形成。具体实现方式可以参见前面的描述。同样地，第二晶体管603的源极和漏极之间的非晶硅层也可以通过激光晶化过程在第二晶体管603的源极和漏极之间的半导体层上覆盖光罩形成。

在图6所示的静电释放保护装置600中，由于第一晶体管602的源极和漏极分别与逻辑门电路601的第一电极和第二电极连接，且第一晶体管602的源极和漏极之间通过非晶硅层连接，因而由于非晶硅层在低压下高阻、在高压下导通的特点，当逻辑门电路601的第一电极和第二电极之间发生静电释放现象时，高压静电会使得第一晶体管602导通，从而使得第一电极和第二电极处于同一电位，因此在第一电极和第二电极之间不会存在激烈的静电释放，起到了对逻辑门电路的静电释放保护作用。

以GIP电路为例，当GIP电路中的每个逻辑门电路均在第一电极和第二电极之间设置第一晶体管时，每个逻辑门电路均可以得到静电释放保护。此外，与现有技术中在GIP电路外围设置四个ESD保护回路的方式相比，采用本申请实施例提供的静电释放保护装置600可以使得GIP电路中的每个逻辑门电路均得到保护，静电释放保护的效果更佳。同时，在每个逻辑门电路中设置第一晶体管对逻辑门电路进行静电释放保护的方式仅占用电路板上较小的空间、易于实现。

基于以上实施例，本申请还提供一种静电释放保护装置，该装置可视为静电释放保护装置600的一个具体示例。参见图8，该静电释放保护装置包含第一晶体管、第二晶体管和逻辑门电路。其中，第一晶体管的漏极和逻辑门电路的栅极连接，第一晶体管的源极和逻辑门电路的漏极连接；第二晶体管的源极和逻辑门电路的栅极连接，第二晶体管的漏极和逻辑门电路的源极连接。第一晶体管和第二晶体管的栅极均悬空，第一晶体管的源极和漏极之间通过非晶硅层连接，第二晶体管的源极和漏极之间也通过非晶硅层连接。当逻辑门电路的栅极和漏极之间发生静电释放现象时，第一晶体管可以对逻辑门电路进行静电释放保护；当逻辑门电路的栅极和源极之间发生静电释放现象时，第二晶体管可以对逻辑门电路进行静电释放保护。

需要说明的是，图8所示的静电释放保护装置可视为静电释放保护装置600的一个具体示例，图8所示的静电释放保护装置中未详细描述的实现方式可参见静电释放保护装置600中的相关描述。

基于以上实施例，本申请还提供一种电路。参见图9，该电路900包含至少一个静电释放保护装置600。

在图9所示的电路900中，通过静电释放保护装置600中的逻辑门电路601实现指定逻辑运算，可以使得电路900完成相关业务；此外，通过静电释放保护装置600中的第一晶体管602可以实现对逻辑门电路601的静电释放保护，从而使得电路900能更加稳定、准确地完成相关业务。一种可能的示例中，电路900可以是GIP电路。

综上，本申请提供一种静电释放保护装置及电路，从而在逻辑门电路中产生静电释放现象时避免逻辑门电路中的元器件损坏、保护逻辑门电路。

本申请是参照根据本申请的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘solid state disk(SSD))等。

Claims (6)

1.一种静电释放保护装置，其特征在于，包括：

逻辑门电路，用于实现指定逻辑运算；

第一晶体管，所述第一晶体管的栅极悬空，所述第一晶体管的源极与所述逻辑门电路的第一电极连接，所述第一晶体管的漏极与所述逻辑门电路的第二电极连接，用于在所述第一电极和所述第二电极之间存在静电释放时保护所述逻辑门电路，所述第一电极和所述第二电极为所述逻辑门电路的源极、栅极和漏极中任意两个不同的电极；

其中，所述第一晶体管的源极和漏极之间通过非晶硅层连接。

2.根据权利要求1所述的装置，其特征在于，还包括：

第二晶体管，所述第二晶体管的栅极悬空，所述第二晶体管的源极与所述第一电极连接，所述第二晶体管的漏极与所述逻辑门电路的第三电极连接，用于在所述第一电极和所述第三电极之间存在静电释放时保护所述逻辑门电路，所述第三电极为所述逻辑门电路的源极、栅极和漏极中除所述第一电极和所述第二电极之外的电极；

其中，所述第二晶体管的源极和漏极之间通过非晶硅层连接。

3.根据权利要求1或2所述的装置，其特征在于，所述第一电极为所述逻辑门电路的栅极，所述第二电极为所述逻辑门电路的源极；或者，所述第一电极为所述逻辑门电路的栅极，所述第二电极为所述逻辑门电路的漏极。

4.根据权利要求2所述的装置，其特征在于，所述第一晶体管的源极和漏极之间的非晶硅层通过激光晶化过程在所述第一晶体管的源极和漏极之间的半导体层上覆盖光罩形成。

5.根据权利要求2所述的装置，其特征在于，所述第二晶体管的源极和漏极之间的非晶硅层通过激光晶化过程在所述第二晶体管的源极和漏极之间的半导体层上覆盖光罩形成。

6.一种电路，其特征在于，包括至少一个如权利要求1～5任一项所述的静电释放保护装置。

Images