KR20130014181A - 평판 표시 장치 및 이를 제조하는 방법 - Google Patents

평판 표시 장치 및 이를 제조하는 방법 Download PDF

Info

Publication number
KR20130014181A
KR20130014181A KR1020110076142A KR20110076142A KR20130014181A KR 20130014181 A KR20130014181 A KR 20130014181A KR 1020110076142 A KR1020110076142 A KR 1020110076142A KR 20110076142 A KR20110076142 A KR 20110076142A KR 20130014181 A KR20130014181 A KR 20130014181A
Authority
KR
South Korea
Prior art keywords
region
substrate
crystallization
light emitting
pad
Prior art date
Application number
KR1020110076142A
Other languages
English (en)
Inventor
황현빈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110076142A priority Critical patent/KR20130014181A/ko
Priority to US13/472,766 priority patent/US20130026477A1/en
Publication of KR20130014181A publication Critical patent/KR20130014181A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는 화상을 표시하는 발광 영역과 상기 발광 영역 외곽에 배치된 패드 영역으로 구획된 기판과, 상기 기판 상에 형성되며, 결정화 영역과 비결정화 영역을 갖는 반도체층과, 상기 패드 영역에 대응되는 상기 비결정화 영역 상에 형성되는 정전기 방지 회로와, 상기 패드 영역에 대응되는 상기 결정화 영역 상에 형성되는 패널 회로부를 구비하는 평판 표시 장치이다.

Description

평판 표시 장치 및 이를 제조하는 방법{Flat display apparatus and method for manufacturing the same}
본 발명의 실시예들은 평판 표시 장치 및 이를 제조하는 방법에 관한 것이다.
유기발광표시장치, 액정표시장치 등과 같은 평판 표시 장치는 구동을 위해 적어도 하나의 박막트랜지스터(Thin Film Transistor: TFT) 및 커패시터 등과 이들을 연결하는 배선을 포함하는 패턴이 형성된 기판상에 제작될 수 있다.
박막트랜지스터 소자로는 비정질 실리콘(amorphous-Silicon) 또는 폴리 실리콘이 주로 이용된다. 특히, 폴리 실리콘은 비정질 실리콘에 비하여 전계효과 이동도(mobility)가 크기 때문에 이를 이용하여 형성한 박막트랜지스터 등의 소자는 구동소자로 사용될 수 있으며, 상기 폴리 실리콘을 이용하여 평판 표시 장치를 제작하는 경우, 어레이 기판 내에 구동소자를 함께 구성함으로써 구동회로부까지 하나의 기판에 형성할 수 있는바 구동회로 등이 구비된 PCB등을 따로 부착하지 않아도 되는 장점이 있다.
평판 표시 장치의 제조 공정 중에는 정전기가 발생할 수 있으며, 정전기에 의해 박막트랜지스터나 커패시터와 같은 소자들이 손상을 받을 수 있다. 이에 따라 정전기로부터 소자를 보호하기 위해 평판 표시 장치는 정전기 방지 회로를 구비할 수 있다.
본 발명의 주된 목적은 정전기로부터의 손상을 방지할 수 있는 평판 표시 장치 및 이를 제조하는 방법에 관한 것이다.
본 발명의 일 실시예에 따른 평판 표시 장치는, 화상을 표시하는 발광 영역과 상기 발광 영역 외곽에 배치된 패드 영역으로 구획된 기판과, 상기 기판 상에 형성되며, 결정화 영역과 비결정화 영역을 갖는 반도체층과, 상기 패드 영역에 대응되는 상기 비결정화 영역 상에 형성되는 정전기 방지 회로와, 상기 패드 영역에 대응되는 상기 결정화 영역 상에 형성되는 패널 회로부를 구비할 수 있다.
상기 결정화 영역은 다결정 실리콘으로 이루어지며, 상기 비결정화 영역은 비정질 실리콘으로 이루어질 수 있다.
상기 결정화 영역과 상기 비결정화 영역 각각은 상기 기판의 제1방향을 따라 형성될 수 있다.
상기 결정화 영역과 상기 비결정화 영역은 상기 기판의 제1방향과 교차하는 제2방향을 따라 서로 번갈아 형성될 수 있다.
상기 패널 회로부는 스캔 드라이버 또는 데이터 드라이버를 포함할 수 있다.
상기 발광 영역은 상기 기판의 중앙부에 배치되며, 상기 패드 영역은 상기 발광 영역의 적어도 일 측에 배치될 수 있다.
상기 발광 영역에 대응되는 상기 결정화 영역 상에는 화소 회로부가 형성될 수 있다.
상기 화소 회로부는 박막 트랜지스터 또는 커패시터를 포함할 수 있다.
본 발명의 일 실시예에 따른 평판 표시 장치의 제조 방법은, 화상을 표시하는 발광 영역과 상기 발광 영역 외곽에 배치된 패드 영역으로 구획된 기판을 준비하는 단계와, 상기 기판 상에 반도체층을 형성하는 단계와, 상기 반도체층을 선택적으로 결정하여 결정화 영역과 비결정화 영역을 형성하는 단계와, 상기 패드 영역에 대응되는 상기 결정화 영역 상에 패널 회로부를 형성하는 단계와, 상기 패드 영역에 대응되는 상기 비결정화 영역 상에 정전기 회로를 형성하는 단계를 구비할 수 있다.
상기 결정화 영역은 다결정 실리콘으로 이루어지며, 상기 비결정화 영역은 비정질 실리콘으로 이루어질 수 있다.
상기 결정화 영역과 상기 비결정화 영역 각각은 상기 기판의 제1방향을 따라 형성될 수 있다.
상기 결정화 영역과 상기 비결정화 영역은 상기 기판의 제1방향과 서로 교차하는 제2방향을 따라 서로 번갈아 형성될 수 있다.
상기 패널 회로부는 스캔 드라이버 또는 데이터 드라이버를 포함할 수 있다.
상기 발광 영역은 상기 기판의 중앙부에 배치되며, 상기 패드 영역은 상기 발광 영역의 적어도 일 측에 배치될 수 있다.
상기 발광 영역에 대응되는 상기 결정화 영역 상에는 화소 회로부가 형성될 수 있다.
상기 화소 회로부는 박막 트랜지스터 또는 커패시터를 포함할 수 있다.
본 발명의 일 측면에 의하면, 정전기로부터의 손상을 방지하고, 대형화된 평판 표시 장치의 생산성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 관한 화소 회로부인 박막 트랜지스터를 도시한 단면도이다.
도 2는 본 발명의 일 실시예에 관한 기판의 평면도이다.
도 3은 반도체층과 기판을 나타내는 사시도이다.
도 4는 본 발명의 일 실시예 관한 평판 표시 장치를 개략적으로 나타내는 평면도이다.
이하, 첨부된 도면들을 참조로 본 발명의 실시예들에 대하여 보다 상세히 설명한다.
도 1은 본 발명의 일 실시예에 관한 화소 회로부인 박막 트랜지스터를 도시한 단면도이다.
도 1을 참조하여 볼 때, 본 발명의 일 실시예에 따른 박막 트랜지스터(Thin film transistor : TFT)는 기판(20) 상에 구비될 수 있다. 기판(20)은 글라스재의 기판 또는 플라스틱재의 기판이 사용될 수 있다.
기판(20) 상에는 버퍼층(21)이 형성되고, 버퍼층(21) 상에는 반도체 소재로 형성된 활성층(22)이 구비되고, 이 활성층(22)을 덮도록 게이트 절연막(23)이 형성된다. 게이트 절연막(23)의 상부에는 게이트 전극(24)이 형성되고, 게이트 전극(24)을 덮도록 층간 절연막(25)이 형성되며, 층간 절연막(25)의 상부에 소스/드레인 전극(26)(27)이 형성된다. 소스/드레인 전극(26)(27)은 게이트 절연막(23) 및 층간 절연막(25)에 형성된 컨택홀에 의해 활성층(22)의 소스/드레인 영역(22b)(22c)에 각각 접촉된다.
기판(20) 상에 구비되는 활성층(22)은 무기반도체 또는 유기반도체로부터 선택되어 형성될 수 있는 것으로, 소스/드레인 영역(22b)(22c)에 n형 또는 p형 불순물이 도핑되어 있고, 이들 소스 영역과 드레인 영역을 연결하는 채널 영역(22a)을 구비한다.
활성층(22)을 형성하는 무기반도체는 CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, SiC, 및 Si를 포함하는 것일 수 있다.
그리고, 활성층(22)을 형성하는 유기반도체로는 고분자로서, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체를 포함할 수 있고, 저분자로서, 펜타센, 테트라센, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-6-티오펜, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 또는 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 또는 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체를 포함할 수 있다.
활성층(22)은 게이트 절연막(23)에 덮히고, 게이트 절연막(23)의 상부에 게이트 전극(24)이 형성된다. 게이트 전극(24)은 MoW, Al, Cr, Al/Cu 등의 도전성 금속막으로 형성될 수 있는 데, 반드시 이에 한정되지 않으며, 도전성 폴리머 등 다양한 도전성 물질이 게이트 전극(24)으로 사용될 수 있다. 게이트 전극(24)은 활성층(22)의 채널 영역에 대응되는 영역을 커버하도록 형성된다.
도 2는 본 발명의 일 실시예에 관한 기판의 평면도이다.
도 2를 참조하면, 기판(20)은 발광 영역과 패드 영역으로 구획될 수 있다. 발광 영역(30)은 기판(20)의 중앙부에 배치되며, 발광 영역(30)의 가장자리에 패드 영역(40)이 배치될 수 있다. 패드 영역(40)은 발광 영역(30)의 적어도 일 측에 배치될 수 있으며, 도 2에 도시된 바와 같이 발광 영역(30)의 좌측부와 상측부에 각각 배치될 수 있다.
발광 영역(30) 상에 복수 개의 화소(pixel)들이 형성되며, 각 화소들은 소정의 화상을 구현해 내도록 발광하는 발광부를 포함할 수 있다.
본 발명의 일 실시예에 의하면, 발광부는 유기 전계 발광 소자를 각각 구비한 복수 개의 부화소(sub-pixel)들로 이루어져 있다. 풀 칼라 유기 발광 표시 장치의 경우에는 적색(R), 녹색(G) 및 청색(B)의 부화소들이 라인상, 모자이크상, 격자상 등 다양한 패턴으로 배열되어 화소를 구성하며, 풀 칼라 평판 표시 장치가 아닌 모노 칼라 평판 표시 장치여도 무방하다.
그리고, 패드 영역(40) 상에는 발광 영역(30) 상의 화소들로 입력되는 화상 신호 등을 제어할 수 있는 소자들이 형성될 수 있다.
이러한 유기 발광 표시 장치에 있어서, 발광 영역(30)과 패드 영역(40) 상에는 각각 적어도 하나 이상의 박막 트랜지스터가 설치될 수 있다.
발광 영역(30) 상에 설치되는 박막 트랜지스터로는 게이트 라인의 신호에 따라 유기 전계 발광 소자에 데이터 신호를 전달하여 그 동작을 제어하는 스위칭용 박막 트랜지스터(도 4의 90b)와, 데이터 신호에 따라 유기 전계 발광 소자에 소정의 전류가 흐르도록 구동시키는 구동용 박막 트랜지스터(도 4의 90a) 등 화소부 박막 트랜지스터가 있다. 그리고, 패드 영역(40) 상에 설치되는 소자로는 소정의 회로를 구현하도록 구비된 스캔 드라이버(도 4의 70) 또는 데이터 드라이버(도 4의 80) 등이 있다.
물론 이러한 박막 트랜지스터의 수와 배치는 디스플레이의 특성 및 구동 방법 등에 따라 다양한 수가 존재할 수 있으며, 그 배치 방법도 다양하게 존재할 수 있음은 물론이다.
도 3은 반도체층이 형성된 기판을 나타내는 사시도이다.
도 3을 참조하면, 기판(20) 상에는 반도체층(50)이 형성될 수 있다. 반도체층(50)은 결정화 영역(50a)과 비결정화 영역(50b)으로 이루어질 수 있다. 결정화 영역(50a)은 다결정 실리콘으로 이루어지며, 비결정화 영역(50b)은 비정질 실리콘으로 이루어진다. 결정화 영역(50a)과 비결정화 영역(50b)은 기판(20)의 제1방향(Y축 방향)을 따라 길게 형성되며, 결정화 영역(50a)과 비결정화 영역(50b)은 기판(20)의 제1방향에 교차하는 제2방향(X축 방향)을 따라 서로 번갈아가며 형성될 수 있다. 제1방향과 제2방향은 서로 직교할 수 있다.
결정화 영역(50a)은 기판(20) 상에 비정질 실리콘층을 선택적으로 결정화하여 형성한다. 즉, 제2방향(X축 방향)으로 소정의 폭을 갖도록 기판(20)의 제1방향(Y축 방향)을 따라서 반도체층(50)을 결정화하고, 기판(20)의 제2방향(X축 방향)을 따라 소정의 간격을 띄우고 다시 소정의 폭을 갖도록 기판(20)의 제1방향(Y축 방향)을 따라 반도체층(50)을 결정화한다. 결정화되지 않은 비정질 실리콘층은 비결정화 영역(50b)이 된다. 이에 따라 도 3에 도시된 바와 같이 결정화 영역(50a)과 비결정화 영역(50b)이 제2방향(X축 방향)을 따라 교대로 형성된다. 도 3에는 도시되어 있지 않지만, 기판(20)과 반도체층(50) 사이에는 버퍼층(미도시)이 형성될 수 있다.
도 4는 본 발명의 일 실시예에 따른 평판 표시 장치를 개략적으로 나타내는 평면도이다. 도 4에 도시된 평판 표시 장치는 유기 전계 발광 표시 장치이다. 본 발명은 이에 한정되는 것은 아니며, 평판 표시 장치는 액정 표시 장치일 수 있다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 평판 표시 장치(100)는 기판(도 3의 20), 반도체층(도 3의 50), 부화소(R, G, B), 정전기 방지 회로(60a, 60b), 및 패널 회로부(70, 80)를 구비할 수 있다.
기판은 상술한 바와 같이, 화상을 표시하는 발광 영역(30)과 발광 영역(30)의 외곽에 배치되는 패드 영역(40)으로 구획될 수 있다. 발광 영역(30) 상에는 부화소(R, G, B)가 형성될 수 있으며, 패드 영역(40) 상에는 정전기 방지 회로(60a, 60b) 및 패널 회로부(70, 80)가 형성될 수 있다.
반도체층은 상술한 바와 같이 기판 상에 형성되며, 결정화 영역(50a)과 비결정화 영역(50a)을 구비할 수 있다. 결정화 영역(50a)은 반도체층을 선택적으로 결정화함으로써 형성되며, 반도체층에서 결정화되지 않은 부분이 비결정화 영역(50a)이 된다.
결정화 영역(50a) 상에는 화소 회로부(90)나 패널 회로부(70, 80)가 형성되며, 비결정화 영역(50b) 상에는 정전기 방지 회로(60a, 60b)가 형성될 수 있다.
보다 상세하게는, 패드 영역(40)에 대응되는 비결정화 영역(50b) 상에는 정전기 방지 회로(60)가 형성되며, 패드 영역(40)에 대응되는 결정화 영역(50a) 상에는 패널 회로부(70)가 형성될 수 있다. 또한, 발광 영역(30)에 대응되는 결정화 영역(50a) 상에는 화소 회로부(90)가 형성될 수 있다.
발광 영역(30) 상에는 부화소(R, G, B)와 화소 회로부(90) 형성되며, 평판 표시 장치(100)가 유기 발광 표시 장치인 경우, 부화소(R, G, B)는 유기 발광 소자일 수 있다. 유기 발광 소자는 애노드 전극, 발광층을 포함하는 중간층, 및 캐소드 전극으로 이루어질 수 있다. 화소 회로부(90)는 유기 발광 소자와 전기적으로 연결되어 유기 발광 소자에 전류를 공급한다. 본 발명의 일 실시예에서 화소 회로부(90)는 구동 트랜지스터(90a), 스위치 트랜지스터(90b), 및 스토리지 커패시터(90c)로 이루어질 수 있으며, 특히 화소 회로부(90)은 발광 영역(30)에 대응되는 결정화 영역(50a) 상에 형성될 수 있다. 결정화 영역(50a)은 폴리 실리콘으로 이루어지므로 구동 트랜지스터(90a)나 스위치 트랜지스터(90b)의 활성층(미도시)이 될 수 있으며, 또한 스토리지 커패시터(90c)의 일 전극이 될 수 있다.
패드 영역(40)에 대응되는 결정화 영역(50a) 상에는 패널 회로부(70, 80)가 형성될 수 있다. 패널 회로부(70, 80)는 스캔 드라이버(70)와 데이터 드라이버(80)로 이루어질 수 있다. 스캔 드라이버(70)는 부화소(R, G, B)의 스캔선(미도시)과 연결되어 부화소(R, G, B)에 스캔 신호를 인가하여 부화소(R, G, B)의 한 행이 선택되도록 한다. 데이터 드라이버(80)는 부화소(R, G, B)의 데이터선(미도시)과 연결되어 스캔 신호에 의해 선택된 부화소(R, G, B)의 한 행에 데이터 신호가 인가되도록 한다. 스캔 드라이버(70)나 데이터 드라이버(80)는 박막 트랜지스터로 형성될 수 있으며, 이 경우 박막 트랜지스터의 활성층은 결정화 영역(50a)이 될 수 있다.
패드 영역(40)에 대응되는 비결정화 영역(50b) 상에는 정전기 방지 회로(60a, 60b)가 형성될 수 있다. 정전기 방지 회로(60a, 60b)는 화소 회로부(90)나 패드 회로부(70, 80)과 전기적으로 연결되어 평판 표시 장치의 제조 공정 중에 발생하는 정전기로부터 화소 회로부(90)나 패드 회로부(70, 80)를 보호할 수 있다. 평판 표시 장치는 유리 기판과 같은 절연 기판을 사용하는데, 절연 기판은 부도체이므로 순간적으로 발생하는 전하가 기판의 아래로 방전될 수 없어 정전기에 매우 취약하며, 절연 기판 상에 형성된 절연막, 트랜지스터 또는 유기 발광 소자가 정전기에 의해 손상될 수 있다. 특히, 정전기는 전압이 매우 높지만, 전하량이 매우 낮은 특성이 있으므로 국소적으로 기판을 열화시키며, 스캔선 및 데이터선을 통해 유입되어 화소 회로부(90)나 패드 회로부(70, 80)의 활성층을 열화시킨다. 이와 같은 정전기로부터 화소 회로부(90)나 패드 회로부(70, 80)를 보호하기 위해 정전기 방지 회로(60a, 60b)가 사용되는데, 본 발명의 일 실시예에 따른 평판 표시 장치는 정전기 방지 회로(60a, 60b)가 패드 영역(40)에 대응되는 비결정화 영역(50b) 상에 형성됨으로써 고압의 정전기에도 평판 표시 장치를 보호할 수 있다.
보다 상세하게는, 정전기 방지 회로(60a, 60b)가 형성되는 비결정화 영역(50a)은 비정질 실리콘으로 이루어진다. 비정질 실리콘의 경우 다결정 실리콘에 비해 대략 1000배 정도 면저항이 크다. 일반적으로 저항값이 높을수록 순간적인 전압 변화에 더 강하게 견딜 수 있으므로, 본 발명의 정전기 방지 회로(60a, 60b)는 다결정 실리콘 상에 형성된 다른 정전기 방지 회로에 비해 전압이 큰 정전기로부터 평판 표시 장치를 보다 효과적으로 보호할 수 있다.
또한, 비정질 실리콘은 다결절 실리콘에 비해 대략 1000배 정도 오프 커런트(off current)가 작다. 일반적으로 오프 커런트가 낮을수록 순간적인 전압 변화에 더 강하게 견딜 수 있으므로, 본 발명의 정전기 방지 회로(60a, 60b)는 다결정 실리콘 상에 형성된 다른 정전기 방지 회로에 비해 전압이 큰 정전기로부터 평판 표시 장치를 보다 효과적으로 보호할 수 있다.
이와 같은 본 발명의 정전기 방지 회로(60a, 60b)는 높은 저항값과 낮은 이동도를 갖는 비결정화 영역(50b) 상에 형성되므로 급격한 전압변화를 갖는 정전기로부터 평판 표시 장치를 보호할 수 있다.
더 나아가 패드 회로부(70, 80)와 화소 회로부(90)는 전하 이동도가 높은 결정화 영역(50a) 상에 형성되므로 평판 표시 장치의 고속 구동이 가능하다.
또한, 본 발명의 일 실시예에 따른 평판 표시 장치는 화소 회로부(90)가 형성될 영역에 대해서만 선택적으로 반도체층(50)을 결정화하므로 대면적의 기판에서 생산성을 높일 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
20: 기판 30: 발광 영역
40: 패드 영역 50: 반도체층
50a: 결정화 영역 50b: 비결정화 영역
60a, 60b: 정전기 방지 회로

Claims (18)

  1. 화상을 표시하는 발광 영역과 상기 발광 영역 외곽에 배치된 패드 영역으로 구획된 기판;
    상기 기판 상에 형성되며, 결정화 영역과 비결정화 영역을 갖는 반도체층;
    상기 패드 영역에 대응되는 상기 비결정화 영역 상에 형성되는 정전기 방지 회로; 및
    상기 패드 영역에 대응되는 상기 결정화 영역 상에 형성되는 패널 회로부;를 구비하는 것을 특징으로 하는 평판 표시 장치.
  2. 제1항에 있어서,
    상기 결정화 영역은 다결정 실리콘으로 이루어지며, 상기 비결정화 영역은 비정질 실리콘으로 이루어지는 것을 특징으로 하는 평판 표시 장치.
  3. 제1항에 있어서,
    상기 결정화 영역과 상기 비결정화 영역 각각은 상기 기판의 제1방향을 따라 형성되는 것을 특징으로 하는 평판 표시 장치.
  4. 제3항에 있어서,
    상기 결정화 영역과 상기 비결정화 영역은 상기 기판의 제1방향과 교차하는 제2방향을 따라 서로 번갈아 형성되는 것을 특징으로 하는 평판 표시 장치.
  5. 제4항에 있어서,
    상기 제1방향과 상기 제2방향은 서로 수직인 것을 특징으로 하는 평판 표시 장치.
  6. 제1항에 있어서,
    상기 패널 회로부는 스캔 드라이버 또는 데이터 드라이버를 포함하는 것을 특징으로 하는 평판 표시 장치.
  7. 제1항에 있어서,
    상기 발광 영역은 상기 기판의 중앙부에 배치되며, 상기 패드 영역은 상기 발광 영역의 적어도 일 측에 배치되는 것을 특징으로 하는 평판 표시 장치.
  8. 제1항에 있어서,
    상기 발광 영역에 대응되는 상기 결정화 영역 상에는 화소 회로부가 형성되는 것을 특징으로 하는 평판 표시 장치.
  9. 제8항에 있어서,
    상기 화소 회로부는 박막 트랜지스터 또는 커패시터를 포함하는 것을 특징으로 하는 평판 표시 장치.
  10. 제9항에 있어서,
    상기 박막 트랜지스터의 활성층은 상기 결정화 영역으로 이루어지는 것을 특징으로 하는 평판 표시 장치.
  11. 화상을 표시하는 발광 영역과 상기 발광 영역 외곽에 배치된 패드 영역으로 구획된 기판을 준비하는 단계;
    상기 기판 상에 반도체층을 형성하는 단계;
    상기 반도체층을 선택적으로 결정하여 결정화 영역과 비결정화 영역을 형성하는 단계;
    상기 패드 영역에 대응되는 상기 결정화 영역 상에 패널 회로부를 형성하는 단계; 및
    상기 패드 영역에 대응되는 상기 비결정화 영역 상에 정전기 방지 회로를 형성하는 단계;를 구비하는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 결정화 영역은 다결정 실리콘으로 이루어지며, 상기 비결정화 영역은 비정질 실리콘으로 이루어지는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
  13. 제11항에 있어서,
    상기 결정화 영역과 상기 비결정화 영역 각각은 상기 기판의 제1방향을 따라 형성되는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
  14. 제13항에 있어서,
    상기 결정화 영역과 상기 비결정화 영역은 상기 기판의 제1방향과 서로 교차하는 제2방향을 따라 서로 번갈아 형성되는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
  15. 제11항에 있어서,
    상기 패널 회로부는 스캔 드라이버 또는 데이터 드라이버를 포함하는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
  16. 제11항에 있어서,
    상기 발광 영역은 상기 기판의 중앙부에 배치되며, 상기 패드 영역은 상기 발광 영역의 적어도 일 측에 배치되는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
  17. 제11항에 있어서,
    상기 발광 영역에 대응되는 상기 결정화 영역 상에는 화소 회로부가 형성되는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
  18. 제17항에 있어서,
    상기 화소 회로부는 박막 트랜지스터 또는 커패시터를 포함하는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
KR1020110076142A 2011-07-29 2011-07-29 평판 표시 장치 및 이를 제조하는 방법 KR20130014181A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110076142A KR20130014181A (ko) 2011-07-29 2011-07-29 평판 표시 장치 및 이를 제조하는 방법
US13/472,766 US20130026477A1 (en) 2011-07-29 2012-05-16 Flat panel display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110076142A KR20130014181A (ko) 2011-07-29 2011-07-29 평판 표시 장치 및 이를 제조하는 방법

Publications (1)

Publication Number Publication Date
KR20130014181A true KR20130014181A (ko) 2013-02-07

Family

ID=47596496

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110076142A KR20130014181A (ko) 2011-07-29 2011-07-29 평판 표시 장치 및 이를 제조하는 방법

Country Status (2)

Country Link
US (1) US20130026477A1 (ko)
KR (1) KR20130014181A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112713138A (zh) * 2020-12-28 2021-04-27 上海天马有机发光显示技术有限公司 一种柔性基板及显示面板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427764B (zh) * 2017-08-24 2021-06-01 华为终端有限公司 一种静电释放保护装置及电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4008716B2 (ja) * 2002-02-06 2007-11-14 シャープ株式会社 フラットパネル表示装置およびその製造方法
JP4421197B2 (ja) * 2003-02-28 2010-02-24 株式会社半導体エネルギー研究所 半導体装置の作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112713138A (zh) * 2020-12-28 2021-04-27 上海天马有机发光显示技术有限公司 一种柔性基板及显示面板
CN112713138B (zh) * 2020-12-28 2024-05-17 武汉天马微电子有限公司 一种柔性基板及显示面板

Also Published As

Publication number Publication date
US20130026477A1 (en) 2013-01-31

Similar Documents

Publication Publication Date Title
CN106328689B (zh) 薄膜晶体管基板和包括该薄膜晶体管基板的显示装置
EP2278618B1 (en) Organic light emitting display device and fabricating method thereof
US9972663B2 (en) Organic light emitting display device including driving sub-pixels each overlapping with multiple color sub-pixels
KR100696303B1 (ko) 유기 일렉트로루미네선스 표시장치 및 그 제조방법
KR100493353B1 (ko) 액티브 매트릭스형 표시 장치
US7839459B2 (en) Flat panel display device including electrostatic discharge prevention units
KR101448002B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP4216270B2 (ja) 電子装置、薄膜トランジスタ構造体及びそれを備える平板ディスプレイ装置
US7764327B2 (en) Display device
KR100553745B1 (ko) 평판표시장치
KR101411660B1 (ko) 정전기 방지 소자 및 이를 갖는 유기전계발광소자
KR101695317B1 (ko) 유기전계 발광소자
US7671366B2 (en) Thin film transistor and organic light emitting device including thin film transistor
KR20160017276A (ko) 표시장치 및 그 제조방법
US7265737B2 (en) Flat panel display with thin film transistor (TFT)
KR101544663B1 (ko) 박막 트랜지스터 어레이 장치 및 그것을 이용한 el 표시 장치
KR20080074565A (ko) 표시 장치 및 그 제조 방법
KR101156444B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR100544117B1 (ko) 박막 트랜지스터를 구비한 평판표시장치
KR20130014181A (ko) 평판 표시 장치 및 이를 제조하는 방법
KR20120034409A (ko) 박막 트랜지스터 및 그것을 구비한 평판 표시 장치
KR102031779B1 (ko) 유기전계발광표시장치
TW201133861A (en) Transistor, display device, electronic device, and fabrication method for transistor
KR100553744B1 (ko) 박막 트랜지스터를 구비한 평판표시장치
KR20100128751A (ko) 박막 트랜지스터의 제조방법 및 박막 트랜지스터를 포함하는 표시장치의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application