CN113551782B - 与半导体集成电路cmos工艺兼容的芯片结构及其制备方法 - Google Patents

与半导体集成电路cmos工艺兼容的芯片结构及其制备方法 Download PDF

Info

Publication number
CN113551782B
CN113551782B CN202111095750.8A CN202111095750A CN113551782B CN 113551782 B CN113551782 B CN 113551782B CN 202111095750 A CN202111095750 A CN 202111095750A CN 113551782 B CN113551782 B CN 113551782B
Authority
CN
China
Prior art keywords
electrode
layer
overhang
overhanging
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111095750.8A
Other languages
English (en)
Other versions
CN113551782A (zh
Inventor
刘伟
马仁旺
王鹏
郭得福
欧秦伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Zhongkelide Infrared Technology Co ltd
Original Assignee
Xi'an Zhongkelide Infrared Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xi'an Zhongkelide Infrared Technology Co ltd filed Critical Xi'an Zhongkelide Infrared Technology Co ltd
Priority to CN202111095750.8A priority Critical patent/CN113551782B/zh
Publication of CN113551782A publication Critical patent/CN113551782A/zh
Application granted granted Critical
Publication of CN113551782B publication Critical patent/CN113551782B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/20—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using resistors, thermistors or semiconductors sensitive to radiation, e.g. photoconductive devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
    • H01L31/113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor
    • H01L31/1136—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor the device being a metal-insulator-semiconductor field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种与半导体集成电路CMOS工艺兼容的芯片结构及其制备方法，与半导体集成电路CMOS工艺兼容的芯片结构包括衬底、电路处理模块、微桥结构和悬垂电极组；悬垂电极组包括间隔设置的第一悬垂电极和第三悬垂电极，第一悬垂电极和第三悬垂电极均沿第一方向延伸，第一方向与微桥结构垂直，第三悬垂电极包括沟道层、源电极和漏电极，源电极和漏电极位于沟道层沿第一方向的相对两侧，第一悬垂电极作为第一栅电极，与沟道层相对设置。本发明在芯片内形成空气隙晶体管，提升对红外光强度感应的灵敏度。

Description

与半导体集成电路CMOS工艺兼容的芯片结构及其制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种与半导体集成电路CMOS工艺兼容的芯片结构及其制备方法。
背景技术
红外探测器是一种热探测器，其原理是利用微结构吸收外界物体辐射的红外线，并产生电阻、电压等信号的变化，再利用读出电路将信号放大处理，得到对外界物体辐射红外信号强弱的探测。
相关技术中，红外敏感结构吸收红外光产生热应力导致变形，使两极板之间的电容发生变化，利用标准CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化物半导体）电路的谐振电路来检知电阻电容的变化信号，从而生成可见光和所需长波波段的混合成像，实现红外探测。
但是，上述技术方案对红外光强度感应的灵敏度不高。
发明内容
为了解决背景技术中提到的至少一个问题，本发明提供一种与半导体集成电路CMOS工艺兼容的芯片结构及其制备方法，在芯片内形成空气隙晶体管，提升对红外光强度感应的灵敏度。
为了实现上述目的，第一方面，本发明提供一种与半导体集成电路CMOS工艺兼容的芯片结构，包括衬底、电路处理模块、微桥结构和悬垂电极组；所述衬底上设置有所述电路处理模块；所述微桥结构通过支撑件与所述衬底间隔设置，所述微桥结构包括红外吸收层和金属电极层；所述悬垂电极组布置于所述衬底与所述微桥结构之间，且所述悬垂电极组与所述衬底间隔设置；所述悬垂电极组包括间隔设置第一悬垂电极和第三悬垂电极，所述第一悬垂电极和所述第三悬垂电极均沿第一方向延伸，所述第一方向与所述微桥结构垂直，所述第三悬垂电极包括沟道层、源电极和漏电极，所述源电极和所述漏电极位于所述沟道层沿第一方向的相对两侧，所述第一悬垂电极作为第一栅电极，并与所述沟道层相对设置；所述金属电极层包括第一金属电极、第三金属电极、源金属电极和漏金属电极，所述第一金属电极经由第一形变梁与所述第一悬垂电极电连接，且所述第一金属电极与所述电路处理模块的第一设定连接端电连接，所述第三金属电极经由第三形变梁与所述第三悬垂电极电连接，且所述第三金属电极与所述电路处理模块的第三设定连接端电连接，所述源金属电极经由第三形变梁与所述源电极电连接，且所述源金属电极与所述电路处理模块的源设定连接端电连接，所述漏金属电极经由第三形变梁与所述漏电极电连接，且所述漏金属电极与所述电路处理模块的漏设定连接端电连接；所述第一形变梁和所述第三形变梁受热均发生形变，且所述第一形变梁和所述第三形变梁受热发生形变的方向不同；所述悬垂电极组设置有多组，多组所述悬垂电极组沿第二方向间隔设置，所述第二方向与所述第一方向垂直。
作为本发明第一方面的进一步方案，所述第一形变梁包括第一受热介质块和第一耐热介质块；所述第一金属电极设置有露出所述微桥结构的第一连接头，所述第一受热介质块电连接于所述第一连接头与所述第一悬垂电极之间；所述第一耐热介质块设置于所述第一受热介质块的一侧，所述第一耐热介质块与同侧的所述微桥结构、所述第一受热介质块和所述第一悬垂电极分别连接；所述第一受热介质块和所述第一耐热介质块的热膨胀系数不同。
作为本发明第一方面的进一步方案，多组所述悬垂电极组中，各组内所述第一形变梁和所述第三形变梁受热发生形变的方向互相靠近；多组所述悬垂电极组中，各组内所述第一悬垂电极和所述第三悬垂电极之间的间距互不相同；所述电路处理模块设置有二进制转换电路模块。
作为本发明第一方面的进一步方案，所述第三形变梁包括中间受热介质块和两个边侧耐热介质块；所述第三金属电极设置有露出所述微桥结构的第三连接头，所述中间受热介质块电连接于所述第三连接头与所述第三悬垂电极之间；所述边侧耐热介质块对称设置于所述中间受热介质块的相对两侧，所述边侧耐热介质块与各自侧的所述微桥结构、所述中间受热介质块和所述第三悬垂电极分别连接；所述中间受热介质块和所述边侧耐热介质块的热膨胀系数不同。
作为本发明第一方面的进一步方案，所述悬垂电极组还包括第二悬垂电极，所述第二悬垂电极与所述第一悬垂电极平行设置，所述第二悬垂电极作为第二栅电极，并与所述第一悬垂电极对称设置于所述第三悬垂电极的相对两侧；所述金属电极层还包括第二金属电极，所述第二金属电极经由第二形变梁与所述第二悬垂电极电连接，且所述第二金属电极与所述电路处理模块的第二设定连接端电连接；所述第二形变梁受热发生形变，且所述第二形变梁和所述第一形变梁受热发生形变的方向相反。
作为本发明第一方面的进一步方案，多组所述悬垂电极组中，各组内所述第一形变梁和所述第二形变梁受热发生形变的方向互相靠近；多组所述悬垂电极组中，各组内所述第一悬垂电极和所述第二悬垂电极之间的间距互不相同；所述电路处理模块设置有二进制转换电路模块。
作为本发明第一方面的进一步方案，多组所述悬垂电极组中，各组内所述第一悬垂电极和所述第三悬垂电极之间的间距沿所述第二方向逐渐增大。
作为本发明第一方面的进一步方案，相邻两组的所述悬垂电极组中的一组的各悬垂电极按照第一顺序布置，相邻两组的所述悬垂电极组中的另一组的各所述悬垂电极按照所述第一顺序的逆序布置；所述电路处理模块设置有差分处理电路模块。
作为本发明第一方面的进一步方案，所述悬垂电极组内的各相邻的悬垂电极相对的侧面之间设置有叉形梳板电极，所述叉形梳板电极包括第一梳板电极和第二梳板电极；所述第一梳板电极连接于其中一个悬垂电极的侧面，所述第一梳板电极平行于所述衬底，且所述第一梳板电极设置有多个，多个所述第一梳板电极间隔设置；所述第二梳板电极连接于其中另一个悬垂电极的侧面，所述第二梳板电极平行于所述衬底，且所述第二梳板电极设置有多个，多个所述第二梳板电极与多个所述第一梳板电极一一交错设置。
作为本发明第一方面的进一步方案，所述悬垂电极组中的各悬垂电极与所述衬底之间均连接有弹性支撑件。
作为本发明第一方面的进一步方案，还包括至少两个电连接梁，所述支撑件包括至少两个电连接柱，所述电连接柱与所述电连接梁的个数相等；各所述电连接柱上与所述衬底连接的一端与所述电路处理模块电连接，各所述电连接柱上背离所述衬底的一端分别与不同的所述电连接梁的一端电连接，各所述电连接梁的另一端均指向至少两个所述电连接柱围构形成的中心，各所述电连接梁的另一端均电连接所述微桥结构。
第二方面，本发明提供一种与半导体集成电路CMOS工艺兼容的芯片结构的制备方法，用于制备上述的与半导体集成电路CMOS工艺兼容的芯片结构，包括以下步骤：
于衬底上形成电路处理模块和电连接图形，所述电连接图形与所述电路处理模块电连接，且所述电连接图形包括至少两个；
于所述衬底上形成第一牺牲层，所述第一牺牲层覆盖所述电路处理模块和所述电连接图形；
图形化所述第一牺牲层，光刻刻蚀所述第一牺牲层，并在所述第一牺牲层上形成多个第一深沟槽，各所述第一深沟槽与所述衬底具有设定间距，于各所述第一深沟槽内依次沉积设定介质形成悬垂电极，平整化所述第一牺牲层的表面，露出各所述第一深沟槽的槽口；
于所述第一牺牲层的顶表面形成第二牺牲层；
图形化所述第二牺牲层，光刻刻蚀所述第二牺牲层，并在所述第二牺牲层上形成多个第二深沟槽，各所述第二深沟槽与各所述第一深沟槽一一对应并连通，过刻蚀各所述第二深沟槽，于各所述第二深沟槽内沉积耐热介质，平整化所述第二牺牲层表面，露出各所述第二深沟槽的槽口表面；
图形化所述第一牺牲层和所述第二牺牲层，光刻刻蚀所述第一牺牲层和所述第二牺牲层，形成连通至所述电连接图形的立柱孔，于所述立柱孔内形成与所述电连接图形电连接的电连接柱；
于所述第二牺牲层的顶表面形成第一释放保护层；
图形化所述第一释放保护层，光刻刻蚀所述第一释放保护层，并在所述第一释放保护层形成连通至所述第二深沟槽的连接头沟槽，光刻刻蚀去除所述第二深沟槽内设定位置的所述耐热介质形成空腔，并于所述空腔、所述连接头沟槽和所述第一释放保护层的顶表面沉积金属，图形化所述第一释放保护层表面的金属层，并形成金属电极层；
于所述金属电极层的顶表面依次形成红外吸收层和第二释放保护层；
图形化所述红外吸收层和所述第二释放保护层，光刻刻蚀所述红外吸收层和所述第二释放保护层，形成微桥表面和电连接梁；
释放去除所述第一牺牲层和所述第二牺牲层。
本发明提供一种与半导体集成电路CMOS工艺兼容的芯片结构及其制备方法，该与半导体集成电路CMOS工艺兼容的芯片结构设置悬垂电极组，悬垂电极组中的第一悬垂电极作为第一栅电极，与第三悬垂电极的沟道层、源电极和漏电极形成空气隙晶体管，悬垂电极组内的各悬垂电极经由形变梁与微桥结构连接，红外吸收层吸收热量传递到形变梁，形变梁产生热应力变形，带动悬垂电极组内的各悬垂电极之间的距离发生变化，电路处理模块检知栅电容的变化信号进行红外探测；第三悬垂电极和第一悬垂电极的距离发生变化，使空气隙晶体管的源漏电流也发生变化，读取源漏电流而获得红外光强度，进一步提升对红外光强度感应的灵敏度；悬垂电极组可以设置多个，在不增加整体结构的层数和工艺复杂性的同时，得到了栅电容变化量和源漏电流变化量，可以起到提升灵敏度的效果，有利于后续电路的读取和处理，有效提升了芯片的灵敏度等性能；同时，由于仅于一个方向上设置电极结构，简化了制备工艺，且该工艺能够与CMOS工艺完全兼容，更易利用CMOS代工厂大规模生产优势，实现产品的大规模量产。该制备方法用于制备上述与半导体集成电路CMOS工艺兼容的芯片结构，具有同样的有益效果。
本发明的构造以及它的其他发明目的及有益效果将会通过结合附图而对优选实施例的描述而更加明显易懂。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作以简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一种可能的实施例提供的芯片结构的立体示意图；
图2为本发明一种可能的实施例提供的芯片结构的主视图；
图3为本发明一种可能的实施例提供的悬垂电极组的结构示意图；
图4为图1中省略微桥结构时悬垂电极组的俯视图；
图5为图4的仰视图；
图6为图3中悬垂电极组受热发生变形的效果示意图；
图7为本发明一种可能的实施例提供的悬垂电极组的另一种结构示意图；
图8为图7中悬垂电极组受热发生变形的效果示意图；
图9为本发明一种可能的实施例提供的悬垂电极组的又一种结构示意图；
图10为本发明另一种可能的实施例提供的芯片结构的悬垂电极组处的结构示意图；
图11为本发明另一种可能的实施例提供的悬垂电极组受热发生变形的效果示意图；
图12为本发明另一种可能的实施例提供的悬垂电极组另一种结构受热发生变形的效果示意图；
图13为本发明又一种可能的实施例提供的芯片结构的悬垂电极组处的结构示意图；
图14为本发明再一种可能的实施例提供的芯片结构的悬垂电极组处的结构示意图；
图15为本发明还一种可能的实施例提供的芯片结构制备方法的流程图；
图16为本发明还一种可能的实施例提供的芯片结构制备方法的第一工艺示意图；
图17为本发明还一种可能的实施例提供的芯片结构制备方法的第二工艺示意图；
图18为本发明还一种可能的实施例提供的芯片结构制备方法的第三工艺示意图；
图19为本发明还一种可能的实施例提供的芯片结构制备方法的第四工艺示意图。
附图标记说明：
100-衬底；
110-电路处理模块； 120-光增强介质层；130-P型感光层；140-N型感光层；150-后道互连结构；160-电连接图形；
200-电连接柱；
210-焊盘；
300-微桥结构；
310-第二释放保护层；320-机械支撑层；330-红外吸收层、340-热敏电阻导出结构；350-热敏电阻层；
360-金属电极层；361-第一金属电极；3611-第一连接头；362-第二金属电极；3621-第二连接头；363-第三金属电极；3631-第三连接头；
370-第一释放保护层；371-连接头沟槽；
400-电连接梁；
500-悬垂电极组；
510-第一悬垂电极；5101-第一悬垂电极板；5102-第一悬垂外护层； 511-第一形变梁；5111-第一受热介质块；5112-第一耐热介质块；
520-第二悬垂电极；5201-第二悬垂电极板；5202-第二悬垂外护层； 521-第二形变梁；5211-第二受热介质块；5212-第二耐热介质块；
530-第三悬垂电极；5301-沟道层；53011-第三悬垂电极板；53012-第三悬垂外护层；5302-源电极；5303-漏电极； 531-第三形变梁；5311-中间受热介质块；5312-边侧耐热介质块；
541-第一梳板电极；5411-第一梳板电极板；5412-第一梳板外护层；
551-第二梳板电极；5511-第二梳板电极板；5512-第二梳板外护层；
600-弹性支撑件；
700-第一牺牲层；710-第一深沟槽；
800-第二牺牲层；810-第二深沟槽；
x-第一方向；y-第二方向；z-第三方向。
具体实施方式
红外探测像元结构中，入射光中的可见光被可见光感应区域吸收，形成电信号；然后所需的长波波段光线进入悬臂梁区域，红外敏感结构吸收红外光产生热应力导致变形，使得上极板和下极板之间的电容发生变化，电路处理模块110检知电阻电容的变化信号进行红外探测。这技术方案对红外光强度感应的灵敏度不高，且上电极和下电极分层设置，增加了整个结构的层数，制作工艺比较复杂，不具备大规模生产优势。
本发明提供一种与半导体集成电路CMOS工艺兼容的芯片结构及其制备方法，该芯片结构设置悬垂电极组500，悬垂电极组500中的第一悬垂电极510作为第一栅电极，与第三悬垂电极530的沟道层5301、源电极5302和漏电极5303形成空气隙晶体管，悬垂电极组500内的各悬垂电极经由形变梁与微桥结构300连接，红外吸收层330吸收热量传递到形变梁，形变梁产生热应力变形，带动悬垂电极组500内的各悬垂电极之间的距离发生变化，电路处理模块110检知栅电容的变化信号进行红外探测；第三悬垂电极530和第一悬垂电极510的距离发生变化，使空气隙晶体管的源漏电流也发生变化，读取源漏电流而获得红外光强度，进一步提升对红外光强度感应的灵敏度；悬垂电极组500可以设置多个，在不增加整体结构的层数和工艺复杂性的同时，得到了栅电容变化量和源漏电流变化量，可以起到提升灵敏度的效果，有利于后续电路的读取和处理，有效提升了芯片的灵敏度等性能；同时，由于仅于一个方向上设置电极结构，简化了制备工艺，且该工艺能够与CMOS工艺完全兼容，更易利用CMOS代工厂大规模生产优势，实现产品的大规模量产。该制备方法用于制备上述与半导体集成电路CMOS工艺兼容的芯片结构，具有同样的有益效果。
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的优选实施例中的附图，对本发明实施例中的技术方案进行更加详细的描述。在附图中，自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。所描述的实施例是本发明一部分实施例，而不是全部的实施例。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。下面结合附图对本发明的实施例进行详细说明。
实施例一
参照图1-图8所示，本发明一种可能的实施例提供一种与半导体集成电路CMOS工艺兼容的芯片结构，包括衬底100、电路处理模块110、微桥结构300和悬垂电极组500。衬底100上设置有电路处理模块110。微桥结构300通过支撑件与衬底100间隔设置，微桥结构300包括红外吸收层330和金属电极层360。悬垂电极组500布置于衬底100与微桥结构300之间，且悬垂电极组500与衬底100间隔设置。悬垂电极组500包括第一悬垂电极510和第三悬垂电极530，第一悬垂电极510和第三悬垂电极530均沿第一方向x延伸，第一方向x与微桥结构300垂直。第三悬垂电极530包括沟道层5301、源电极5302和漏电极5303，第一悬垂电极510作为第一栅电极，并与沟道层5301相对设置，源电极5302和漏电极5303位于沟道层5301沿第一方向x的相对两侧。金属电极层360包括第一金属电极361、第三金属电极363、源金属电极和漏金属电极，第一金属电极361经由第一形变梁511与第一悬垂电极510电连接，且第一金属电极361与电路处理模块110的第一设定连接端电连接，第三金属电极363经由第三形变梁531与第三悬垂电极530电连接，且第三金属电极363与电路处理模块110的第三设定连接端电连接。源金属电极经由第三形变梁531与源电极5302电连接，且源金属电极与电路处理模块110的源设定连接端电连接，漏金属电极经由第三形变梁531与漏电极5303电连接，且漏金属电极与电路处理模块110的漏设定连接端电连接。第一形变梁511和第三形变梁531受热均发生形变，且第一形变梁511和第三形变梁531受热发生形变的方向不同。悬垂电极组500设置有多组，多组悬垂电极组500沿第二方向y间隔设置，第二方向y与第一方向x垂直。
上述衬底100的底部设置有可见光感应件，可见光感应件吸收可见光，并转换为电信号，电信号连接输入至电路处理模块110。电路处理模块110分别电连接第一金属电极361、第三金属电极363、源金属电极和漏金属电极，第一金属电极361和第三金属电极363分别对应连接第一悬垂电极510和第三悬垂电极530的沟道层5301，源金属电极和漏金属电极分别对应连接第三悬垂电极530的源电极5302和漏电极5303，使第一悬垂电极510作为第一栅电极，与第三悬垂电极530的沟道层5301、源电极5302和漏电极5303形成空气隙晶体管。第一栅电极与沟道层5301具有不同极性的电荷，两者之间形成栅电容，当第一悬垂电极510和第三悬垂电极530发生相对移动，源电极5302和漏电极5303之间形成源漏电流。
可见光经衬底100过滤后的长波波段光线进入微桥结构300，微桥结构300的红外吸收层330吸收热量，引起金属电极层360的温升。第一金属电极361的温升传递至第一形变梁511，第三金属电极363的温升传递至第三形变梁531。第一形变梁511和第三形变梁531受热能影响发生热应力变形，进而，第一形变梁511带动第一悬垂电极510移动，第三形变梁531带动第三悬垂电极530移动。第一形变梁511和第三形变梁531受热发生形变的方向不同，促使第一悬垂电极510和第三悬垂电极530做靠近或远离的平移，间距发生变化，相当于栅电极与沟道之间的栅介质厚度发生变化，引起栅电容变化，电路处理模块110检知栅电容的变化，得到对外界物体辐射红外信号强弱的探测。栅电容发生变化，栅电极对沟道的影响也发生变化，且栅电极电压对沟道产生相同的作用，从而影响源电极5302和漏电极5303之间的源漏电流，电路处理模块110检知源漏电流的变化，得到对外界物体辐射红外信号强弱的探测，进一步提升对红外光强度感应的灵敏度。当悬垂电极组500设置多组，且按照设定方向布置，可以进一步提升探测灵敏度。
示例性的，如图1和图2所示，入射光由衬底100的底部进入，衬底100的底部中心由底部向上依次设置有光增强介质层120、P型感光层130和N型感光层140，光增强介质层120的两侧分别设置后道互连结构150，P型感光层130和N型感光层140的两侧设置电路处理模块110，P型感光层130和N型感光层140吸收可见光，转换后的电信号经后道互连结构150引接至电路处理模块110。
两后道互连结构150上分别设置有电连接图形160，两电连接图形160电连接电路处理模块110。两电连接图形160上方电连接有电连接柱200，两电连接柱200各自分别电连接一电连接梁400，两电连接梁400之间连接微桥结构300，且两电连接梁400与微桥结构300的金属电极层360电连接。由此，通过后道互连结构150、电连接图形160、电连接柱200和电连接梁400，实现电路处理模块110分别电连接第一金属电极361、第三金属电极363、源金属电极和漏金属电极，进而再通过各形变梁连接各悬垂电极。
微桥结构300的红外吸收层330吸收热量传递至金属电极层360，其中，红外吸收层330的材料可选包括SiN、SiON等其中的一种；可选微桥结构300的顶表面设置一层金属表层，其材料包括TiN等金属氮化物，以增强红外吸收，并将吸收的热量均匀传导到微桥表面。
悬垂电极组500呈垂直于衬底100的平板结构，其各悬垂电极平行间隔设置，呈沿图中第一方向x方向延伸的板状。如图4所示，悬垂电极靠近微桥结构300一侧的至少两点设置形变梁，一方面提高对悬垂电极的稳定连接，另一方面形变梁相对悬垂电极来说很小，可以认为形变梁与微桥结构300形成点连接，形变梁能带动悬垂电极彼此间相对平移，而非相互转动，减少了可能发生的栅电容损失，提高栅电容变化感知的灵敏性。
两形变梁可选用弹簧、具有不同热膨胀系数的两种介质的组合等结构，使其受热具有设定形变方向。将第一形变梁511和第三形变梁531对称设置，实现方向相反的形变，带动第一悬垂电极510和第三悬垂电极530具有相互靠近或者相互远离的平移，两者之间栅电容和源漏电流发生变化，电路处理模块110检知栅电容和源漏电流的变化，进行后续处理，实现红外探测。
或者，选择其中一个形变梁具有如上的设定变化方向，而另一个形变梁因同时具备双向的形变方向，而具有相对不动的效果，实现第一形变梁511和第三形变梁531两者中，其中一个向另一个做靠近或远离的平移，带动第一悬垂电极510和第三悬垂电极530具有相对靠近或远离的平移，两者之间栅电容和源漏电流发生变化，电路处理模块110检知栅电容和源漏电流的变化，进行后续处理，实现红外探测。
参考图5，第一悬垂电极510包括第一悬垂电极板5101和第一悬垂外护层5102，第一悬垂外护层5102包裹于第一悬垂电极板5101的外表面。沟道层5301与第一悬垂电极510相对设置，沟道层5301包括第三悬垂电极板53011和第三悬垂外护层53012。第三悬垂外护层53012包裹于第三悬垂电极板53011的外表面。沿沟道层5301与第一悬垂电极板5101平行的方向，沟道层5301的一端连接源电极5302，沟道层5301的另一端为漏电极5303。其中第三悬垂电极板53011可选Si、Ge、SiGe等半导体材料制作，第三悬垂外护层53012和第一悬垂外护层5102作为栅介质，第一悬垂电极板5101作为第一栅电极，采用金属材料制作，上述各部分与源电极5302和漏电极5303共同形成空气隙晶体管。
本实施例与半导体集成电路CMOS工艺兼容的芯片结构，设置悬垂电极组500，悬垂电极组500中的第一悬垂电极510作为第一栅电极，与第三悬垂电极530的沟道层5301、源电极5302和漏电极5303形成空气隙晶体管，悬垂电极组500内的各悬垂电极经由形变梁与微桥结构300连接，红外吸收层330吸收热量传递到形变梁，形变梁产生热应力变形，带动悬垂电极组500内的各悬垂电极之间的距离发生变化，电路处理模块110检知栅电容的变化信号进行红外探测；第三悬垂电极530和第一悬垂电极510的距离发生变化，使空气隙晶体管的源漏电流也发生变化，读取源漏电流而获得红外光强度，提升对红外光强度感应的灵敏度；悬垂电极组500可以设置多个，在不增加整体结构的层数和工艺复杂性的同时，得到了栅电容和源漏电流变化量，可以起到提升灵敏度的效果，有利于后续电路的读取和处理，有效提升了芯片的灵敏度等性能；同时，由于仅于一个方向上设置电极结构，简化了制备工艺，且该工艺能够与CMOS工艺完全兼容，更易利用CMOS代工厂大规模生产优势，实现产品的大规模量产。
一种可以实现的实施方式，第一形变梁511包括第一受热介质块5111和第一耐热介质块5112；第一金属电极361设置有露出微桥结构300的第一连接头3611，第一受热介质块5111电连接于第一连接头3611与第一悬垂电极510之间；第一耐热介质块5112设置于第一受热介质块5111的一侧，第一耐热介质块5112与同侧的微桥结构300、第一受热介质块5111和第一悬垂电极510分别连接；第一受热介质块5111和第一耐热介质块5112的热膨胀系数不同。
上述第一受热介质块5111和第一耐热介质块5112分别夹持第一悬垂电极510，第一受热介质块5111连接第一连接头3611，受热发生热应力变形，第一耐热介质块5112相邻第一受热介质块5111设置，受热也发生热应力变形。
当第一受热介质块5111的热膨胀系数大于第一耐热介质块5112的热膨胀系数，第一受热介质块5111的受热形变量大于第一耐热介质块5112的受热形变量，第一形变梁511形成靠近第一耐热介质块5112一侧的弯曲，进而带动第一悬垂电极510向靠近第一耐热介质块5112一侧移动，引起第一悬垂电极510相对第三悬垂电极530之间的距离变化。
第三形变梁531可选设置保持相对不动，此种方式下文详述。第三形变梁531也可以设置将第一形变梁511中第一耐热介质块5112与第一受热介质块5111互换位置，为了与下文保持相对不动的第三形变梁531和第三悬垂电极530做出区分，同时与另一可能的实施例描述一致，将此种变形的第一形变梁511称为第二形变梁521，且将与该第二形变梁521连接的悬垂电极、连接头和金属电极对应称为第二悬垂电极520、第二连接头3621和第二金属电极362。
第一形变梁511中第一耐热介质块5112位于第一受热介质块5111的第一侧，第二形变梁521中第一耐热介质块5112应位于第一受热介质块5111的第二侧，第一侧和第二侧方向相反，以使第一形变梁511和第二形变梁521的形变方向不同。
示例性的，如图3和图6所示，第一形变梁511呈类似夹子的结构，第一受热介质块5111和第一耐热介质块5112对称设置，且第一耐热介质块5112位于第一受热介质块5111的右侧，两者的下端分别夹设于第一悬垂电极510的两侧，第一耐热介质块5112的上端连接微桥结构300，第一受热介质块5111的上端电连接第一连接头3611。其中，第一受热介质块5111的热膨胀系数大于第一耐热介质块5112的热膨胀系数。
第二形变梁521也呈类似夹子的结构，包括第二受热介质块5211和第二耐热介质块5212，两者对称设置，且第二耐热介质块5212位于第二受热介质块5211的左侧，两者的下端分别夹设于第二悬垂电极520的两侧，第二耐热介质块5212的上端连接微桥结构300，第二受热介质块5211的上端电连接第二连接头3621。其中，第二受热介质块5211的热膨胀系数大于第二耐热介质块5212的热膨胀系数。
如图6所示，当受热时，第一受热介质块5111的热应力变形量大于第一耐热介质块5112的热应力变形量，使第一形变梁511向右弯曲，带动第一悬垂电极510向右平移。第二受热介质块5211的热应力变形量大于第二耐热介质块5212的热应力变形量，使第二形变梁521向左弯曲，带动第二悬垂电极520向左平移。第一悬垂电极510和第二悬垂电极520发生互相靠近的平移。
另外，还可以对调同组内的悬垂电极组500，按照第二悬垂电极520和第一悬垂电极510的顺序布置，此时，位于左侧的第二悬垂电极520向左平移，位于右侧第一悬垂电极510向右平移，使第一悬垂电极510和第二悬垂电极520发生互相远离的平移。
其中，可选各金属电极的材料包括TiN、TaN等具有长波波段光吸收能力的金属材料。可选各受热介质块的材料包括ZrO2、SiC、Al2O3等热膨胀吸收较高的材料，如其中多晶硅、多晶锗等热导率小的半导体材料，以防止过多热量传导到悬垂电极而散失掉。
一种可以实现的实施方式，第三形变梁531包括中间受热介质块5311和两个边侧耐热介质块5312；第三金属电极363设置有露出微桥结构300的第三连接头3631，中间受热介质块5311电连接于第三连接头3631与第三悬垂电极530之间；边侧耐热介质块5312对称设置于中间受热介质块5311的相对两侧，边侧耐热介质块5312与各自侧的微桥结构300、中间受热介质块5311和第三悬垂电极530分别连接；中间受热介质块5311和边侧耐热介质块5312的热膨胀系数不同。
上述第三形变梁531能够保持相对不动，可以理解为第三形变梁531中的中间受热介质块5311和边侧耐热介质块5312受热具有两个方向的受热形变，由于呈对称结构，两个方向的受热形变量相同，进而不会带动第三悬垂电极530产生位移。
示例性的，如图7所示，左侧设置第一悬垂电极510，第一悬垂电极510的结构如上。右侧设置第三悬垂电极530，中间受热介质块5311的下部设置夹槽结构，夹槽结构夹持于第三悬垂电极530的顶部边沿，边侧耐热介质块5312对称设置于中间受热介质块5311的两侧，且边侧耐热介质块5312的下部位于中间受热介质块5311的下侧，从两侧夹持第三悬垂电极530的侧面。
如图8所示，当受热时，第一形变梁511向右弯曲，带动第一悬垂电极510向右平移。第三形变梁531受热变形量对称，使第三悬垂电极530保持不动。第一悬垂电极510发生远离第三悬垂电极530的平移。
另外，还可以将第一悬垂电极510变形为第二悬垂电极520，使第二悬垂电极520发生靠近第三悬垂电极530的平移。
同组悬垂电极组500的排列顺序也可以逆序排列，如将第三悬垂电极530设置在第一悬垂电极510或第二悬垂电极520的左侧，同样发生远离和靠近的平移。
进一步地，悬垂电极组500内的各相邻的悬垂电极相对的侧面之间设置有叉形梳板电极，叉形梳板电极包括第一梳板电极541和第二梳板电极551。第一梳板电极541连接于其中一个悬垂电极的侧面，第一梳板电极541平行于衬底100，且第一梳板电极541设置有多个，多个第一梳板电极541间隔设置。第二梳板电极551连接于其中另一个悬垂电极的侧面，第二梳板电极551平行于衬底100，且第二梳板电极551设置有多个，多个第二梳板电极551与多个第一梳板电极541一一交错设置。
各悬垂电极呈板状设置，在相邻的悬垂电极相对的侧面之间设置叉形梳板电极，交错设置的第一梳板电极541和第二梳板电极551之间也形成栅电容，相邻的悬垂电极发生相对平移，第一梳板电极541和第二梳板电极551之间相对的面积相对增大或减小。悬垂电极之间的距离变化与叉形梳板电极相对面积变化引起的栅电容变化一致，进而引起的源漏电流变化也一致，进一步提高了探测的灵敏性。
示例性的，图9所示，悬垂电极组500包括第一悬垂电极510和第三悬垂电极530，第一悬垂电极510上设置第一梳板电极541，第三悬垂电极530上设置第二梳板电极551，当红外吸收层330吸收热量，第一悬垂电极510靠近第三悬垂电极530平移，两者之间的距离减小，引起栅电容增大，两者之间叉形梳板电极的相对面积增大，也引起栅电容增大，栅电容的变化一致，进而引起的源漏电流变化也一致。
同理，其他悬垂电极的组合方式也形成一致的栅电容和源漏电流变化，不再赘述。
进一步地，悬垂电极组500中的各悬垂电极与衬底100之间均连接有弹性支撑件600。
如图1所示，弹性支撑件600连接衬底100与悬垂电极，既能增强机械支撑性能，还能保持热悬垂电极于衬底100的隔离。弹性支撑件600可以如图1垂直平面内的蛇形，也可以如台阶结构连接至衬底100。
进一步地，与半导体集成电路CMOS工艺兼容的芯片结构还包括至少两个电连接梁400，支撑件包括至少两个电连接柱200，电连接柱200与电连接梁400的个数相等；各电连接柱200上与衬底100连接的一端与电路处理模块110电连接，各电连接柱200上背离衬底100的一端分别与不同的电连接梁400的一端电连接，各电连接梁400的另一端均指向至少两个电连接柱200围构形成的中心，各电连接梁400的另一端均电连接微桥结构300。
支撑件设置为电连接柱200形式，既能提供对微桥结构300的支撑作用，还能于其内部设置连接金属电极的电连接线。电连接柱200的结构可以是实心的金属结构，也可以是空心的多层薄膜结构，并由Ti、TiN、Ta、TaN、W、Al、Pt、Au等金属及其叠层薄膜，以及保护用的介质薄膜构成。
电连接梁400位于微桥结构300上面，将微桥结构300悬垂起来，增大微桥结构300的感光面积，可选电连接梁400为与微桥结构300平行的蛇形梁结构，制备工艺简单。
进一步地，相邻两组的悬垂电极组500中的一组的各悬垂电极按照第一顺序布置，相邻两组的悬垂电极组500中的另一组的各悬垂电极按照第一顺序的逆序布置；电路处理模块110设置有差分处理电路模块。
示例性的，设置第一组悬垂电极组500如图6所示，其各悬垂电极之间作互相靠近的平移，使第一组的栅电容变化量增大。将图6中第一悬垂电极510和第二悬垂电极520对调，形成相邻组的悬垂电极组500，该组的各悬垂电极之间做互相远离的平移，使相邻组的栅电容量变化减小。将两组悬垂电极组500的栅电容变化量和源漏电流变化量分别引出，并连接至差分处理电路模块，差分放大栅电容变化和源漏电流变化信号，提升灵敏度。
实施例二
参照图10-图12所示，在实施例一的基础上，本发明另一种可能的实施例提供一种与半导体集成电路CMOS工艺兼容的芯片结构，区别在于：
悬垂电极组500还包括第二悬垂电极520，第二悬垂电极520与第一悬垂电极510平行设置，第二悬垂电极520作为第二栅电极，并与第一悬垂电极510对称设置于第三悬垂电极530的相对两侧。金属电极层360还包括第二金属电极362，第二金属电极362经由第二形变梁521与第二悬垂电极520电连接，且第二金属电极362与电路处理模块110的第二设定连接端电连接；第二形变梁521受热发生形变，且第二形变梁521和第一形变梁511受热发生形变的方向相反。
上述第二悬垂电极520的结构与实施例一的描述一致，不再赘述。将第二悬垂电极520与第一悬垂电极510对称设置于第三悬垂电极530的两侧。第二悬垂电极520作为第二栅电极，第一悬垂电极510作为第一栅电极，与第三悬垂电极530的沟道层5301、源电极5302和漏电极5303形成空气隙双栅晶体管。第二栅电极、第一栅电极与沟道层5301均具有不同极性的电荷，沟道层5301与两侧的栅电极之间均形成栅电容，当第二悬垂电极520、第一悬垂电极510与第三悬垂电极530发生相对移动，源电极5302和漏电极5303之间形成源漏电流。将第一悬垂电极510和第二悬垂电极520的栅电容同时引出，实现栅电容变化量翻倍，将第三悬垂电极530的源漏电流引出，实现了源漏电流的变化量翻倍，提高了灵敏性。
示例性的，当悬垂电极组500包括从左到右依次排列的第一悬垂电极510、第三悬垂电极530和第二悬垂电极520，如图11悬垂电极组500内各悬垂电极受热变形效果图，两侧的悬垂电极均远离中间的第三悬垂电极530平移。当悬垂电极组500包括从左到右依次排列的第二悬垂电极520、第三悬垂电极530和第一悬垂电极510，如图12所示，悬垂电极组500内各悬垂电极逆序布置，两侧的悬垂电极均靠近中间的第三悬垂电极530平移。如图10所示，将图11和图12的悬垂电极组500交替布置，利用差分电路放大栅电容变化和源漏电流变化信号，提升灵敏度。
实施例三
参照图13所示，在实施例一的基础上，本发明又一种可能的实施例提供一种与半导体集成电路CMOS工艺兼容的芯片结构，区别在于：
多组悬垂电极组500中，各组内第一形变梁511和第三形变梁531受热发生形变的方向互相靠近；多组悬垂电极组500中，各组内第一悬垂电极510和第三悬垂电极530之间的间距互不相同；电路处理模块110设置有二进制转换电路模块。
设定悬垂电极组500内的两悬垂电极之间做互相靠近的平移，且同一组的两悬垂电极之间的间距不同。当吸收设定热量，相对间距较小的两悬垂电极互相靠近搭接形成电阻，则电路处理模块110检知搭接形成电阻；相对间距较大的两悬垂电极虽然互相靠近，但能保持间距形成栅电容，则电路处理模块110检知栅电容变化。电路处理模块110检知电阻和栅电容的位置及数量，传输至二进制转换电路模块。假设有一组悬垂电极短路形成电阻记录为二进制01，有两组悬垂电极短路形成电路记录为10，依次类推；即可实现将热致形变程度的模拟量，进行数字定量化表示的效果，而不在需要专门的模拟数字转换电路进行转换。
进一步地，多组悬垂电极组500中，各组内第一悬垂电极510和第三悬垂电极530之间的间距沿第二方向y逐渐增大。
当多组悬垂电极组500中，各组内的第一悬垂电极510和第三悬垂电极530之间的间距按照设定方向增大，结构设置更容易，且便于整理计算得到对外界物体辐射红外信号强弱的探测。
实施例四
参照图14所示，在实施例二的基础上，本发明又一种可能的实施例提供一种与半导体集成电路CMOS工艺兼容的芯片结构，区别在于：
多组悬垂电极组500中，各组内第一形变梁511和第二形变梁521受热发生形变的方向互相靠近；多组悬垂电极组500中，各组内第一悬垂电极510和第二悬垂电极520之间的间距互不相同；电路处理模块110设置有二进制转换电路模块。
与实施例三的原理类似，设定悬垂电极组500内的两侧的悬垂电极同时做靠近中间第三悬垂电极530的平移，且同一组的各悬垂电极之间的间距不同。当吸收设定热量，相对间距较小的第一悬垂电极510和第二悬垂电极520，分别靠近中间的第三悬垂电极530，并搭接形成电阻，相对间距较大的第一悬垂电极510和第二悬垂电极520，分别靠近中间的第三悬垂电极530，但仍然保持间距形成栅电容，电路处理模块110检知电阻和栅电容的位置及数量，传输至二进制转换电路模块，即可实现将热致形变程度的模拟量，进行数字定量化表示的效果，而不在需要专门的模拟数字转换电路进行转换。
实施例五
参照图15-图19所示，本发明又一种可能的实施例提供一种与半导体集成电路CMOS工艺兼容的芯片结构的制备方法，用于制备上述的与半导体集成电路CMOS工艺兼容的芯片结构，包括以下步骤：
S1：于衬底上形成电路处理模块和电连接图形，电连接图形与电路处理模块电连接，且电连接图形包括至少两个。
S2：于衬底上形成第一牺牲层，第一牺牲层覆盖电路处理模块和电连接图形。
示例性的，如图16所示，在衬底100的顶表面形成覆盖电路处理模块110和电连接图形160的第一牺牲层700。
S3：图形化第一牺牲层，光刻刻蚀第一牺牲层，并在第一牺牲层上形成多个第一深沟槽，各第一深沟槽与衬底具有设定间距，于各第一深沟槽内依次沉积设定介质形成悬垂电极，平整化第一牺牲层的表面，露出各第一深沟槽的槽口。
示例性的，如图17所示，图17示出六个第一深沟槽710，对应于第一悬垂电极510的第一深沟槽710内沉积形成悬垂电极板和悬垂外护层，其中，对应于第三悬垂电极530的第一深沟槽710内还沉积有源电极5302和漏电极5303（图中未示出）。
S4：于第一牺牲层的顶表面形成第二牺牲层。
S5：图形化第二牺牲层，光刻刻蚀第二牺牲层，并在第二牺牲层上形成多个第二深沟槽，各第二深沟槽与各第一深沟槽一一对应并连通，过刻蚀各第二深沟槽，于各第二深沟槽内沉积耐热介质，平整化第二牺牲层表面，露出各第二深沟槽的槽口表面。
示例性的，如图18所示，图18示出六个第二深沟槽810，且各第二深沟槽810连通于对应第一深沟槽710的上方，第二深沟槽810内填充有与各耐热介质块相同材质的耐热介质。上述第一牺牲层700和第二牺牲层800的材料可选包括Si、SiO2、SOG-SiO2、掺有B/P的SiO2等其中的一种。
S6：图形化第一牺牲层和第二牺牲层，光刻刻蚀第一牺牲层和第二牺牲层，形成连通至电连接图形的立柱孔，于立柱孔内形成与电连接图形电连接的电连接柱。
S7：于第二牺牲层的顶表面形成第一释放保护层。
S8：图形化第一释放保护层，光刻刻蚀第一释放保护层，并在第一释放保护层形成连通至第二深沟槽的连接头沟槽，光刻刻蚀去除第二深沟槽内设定位置的耐热介质形成空腔，并于空腔、连接头沟槽和第一释放保护层的顶表面沉积金属，图形化第一释放保护层表面的金属层，并形成金属电极层。
示例性的，如图19所示，第一释放保护层370上形成的连接头沟槽371、第二牺牲层800的空腔和第一释放保护层370的顶表面均沉积有金属层。
S9：于金属电极层的顶表面依次形成红外吸收层和第二释放保护层。
示例性的，于金属电极层360的表面沉积热敏电阻层350，图形化热敏电阻层350，光刻刻蚀热敏电阻层350形成热敏电阻导出结构340，覆盖热敏电阻层350和热敏电阻导出结构340形成机械支撑层320，覆盖机械支撑层320形成红外吸收层330，覆盖红外吸收层330形成第二释放保护层310。其中，机械支撑层320还可位于热敏电阻层350和金属电极层360之间，各层之间具有防护介质层。
其中，第一释放保护层370和第二释放保护层310的材料可选包括为SiN或者富Si的氮化硅等其中的一种，红外吸收层330的材料可以包括SiN、SiON等其中的一种。
S10：图形化红外吸收层和第二释放保护层，光刻刻蚀红外吸收层和第二释放保护层，形成微桥表面和电连接梁。
S11：释放去除第一牺牲层和第二牺牲层。
示例性的，释放工艺，当各牺牲层的材料为SiO2时，释放反应气体为气态的HF；当各牺牲层的材料牺牲层为Si时，释放气体为XeF2或SF6；当各牺牲层的材料为有机物时，释放反应气体为O2等离子体。
本实施例与半导体集成电路CMOS工艺兼容的芯片结构制备方法，用于制备上述的芯片结构。其中，该芯片结构设置悬垂电极组500，悬垂电极组500中的第一悬垂电极510作为第一栅电极，与第三悬垂电极530的沟道层5301、源电极5302和漏电极5303形成空气隙晶体管，悬垂电极组500内的各悬垂电极经由形变梁与微桥结构300连接，红外吸收层330吸收热量传递到形变梁，形变梁产生热应力变形，带动悬垂电极组500内的各悬垂电极之间的距离发生变化，电路处理模块110检知栅电容的变化信号进行红外探测；第三悬垂电极530和第一悬垂电极510的距离发生变化，使空气隙晶体管的源漏电流也发生变化，读取源漏电流而获得红外光强度，提升对红外光强度感应的灵敏度；悬垂电极组500可以设置多个，在不增加整体结构的层数和工艺复杂性的同时，得到了栅电容变化量和源漏电流变化量，可以起到提升灵敏度的效果，有利于后续电路的读取和处理，有效提升了芯片的灵敏度等性能；同时，由于仅于一个方向上设置电极结构，简化了制备工艺，且该工艺能够与CMOS工艺完全兼容，更易利用CMOS代工厂大规模生产优势，实现产品的大规模量产。该制备方法具有同样的有益效果。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应作广义理解，例如，可以使固定连接，也可以是通过中间媒介间接相连，可以是两个元件内部的连通或者两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。术语“上”、“下”、“前”、“ 后”、“竖直”、“水平” 、“顶”、“ 底”、“内”、“外”等指示的方位或者位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或者暗示所指的装置或者元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。在本发明的描述中，“多个”的含义是两个或两个以上，除非是另有精确具体地规定。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等（如果存在）是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够包括除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例中技术方案的范围。

Claims (12)

1.一种与半导体集成电路CMOS工艺兼容的芯片结构，其特征在于，包括衬底、电路处理模块、微桥结构和悬垂电极组；
所述衬底由底部向上依次设置有光增强介质层、P型感光层和N型感光层，所述光增强介质层的两侧分别设置有后道互连结构，所述P型感光层和所述N型感光层的两侧设置有所述电路处理模块，所述P型感光层和所述N型感光层经所述后道互连结构电连接所述电路处理模块；
所述微桥结构通过支撑件与所述衬底间隔设置，所述支撑件连接于所述衬底的靠近所述电路处理模块的一侧，所述微桥结构包括红外吸收层和金属电极层，所述红外吸收层位于所述金属电极层的背离所述衬底的一侧；
所述悬垂电极组布置于所述衬底与所述微桥结构之间，且所述悬垂电极组与所述衬底间隔设置；
所述悬垂电极组包括间隔设置的第一悬垂电极和第三悬垂电极，所述第一悬垂电极和所述第三悬垂电极均沿第一方向延伸，所述第一方向与所述微桥结构垂直，所述第三悬垂电极包括沟道层、源电极和漏电极，所述源电极和所述漏电极位于所述沟道层沿第一方向的相对两侧，所述第一悬垂电极作为第一栅电极，与所述沟道层相对设置；
所述金属电极层包括第一金属电极、第三金属电极、源金属电极和漏金属电极，所述第一金属电极经由第一形变梁与所述第一悬垂电极电连接，且所述第一金属电极与所述电路处理模块的第一设定连接端电连接，所述第三金属电极经由第三形变梁与所述第三悬垂电极电连接，且所述第三金属电极与所述电路处理模块的第三设定连接端电连接，所述源金属电极经由第三形变梁与所述源电极电连接，且所述源金属电极与所述电路处理模块的源设定连接端电连接，所述漏金属电极经由第三形变梁与所述漏电极电连接，且所述漏金属电极与所述电路处理模块的漏设定连接端电连接；
所述第一形变梁和所述第三形变梁受热均发生形变，且所述第一形变梁和所述第三形变梁受热发生形变的方向不同；
所述悬垂电极组设置有多组，多组所述悬垂电极组沿第二方向间隔设置，所述第二方向与所述第一方向垂直。
2.根据权利要求1所述的与半导体集成电路CMOS工艺兼容的芯片结构，其特征在于，所述第一形变梁包括第一受热介质块和第一耐热介质块；
所述第一金属电极设置有露出所述微桥结构的第一连接头，所述第一受热介质块电连接于所述第一连接头与所述第一悬垂电极之间；
所述第一耐热介质块设置于所述第一受热介质块的一侧，所述第一耐热介质块与同侧的所述微桥结构、所述第一受热介质块和所述第一悬垂电极分别连接；
所述第一受热介质块和所述第一耐热介质块的热膨胀系数不同。
3.根据权利要求2所述的与半导体集成电路CMOS工艺兼容的芯片结构，其特征在于，多组所述悬垂电极组中，各组内所述第一形变梁和所述第三形变梁受热发生形变的方向互相靠近；
多组所述悬垂电极组中，各组内所述第一悬垂电极和所述第三悬垂电极之间的间距互不相同；
所述电路处理模块设置有二进制转换电路模块。
4.根据权利要求2所述的与半导体集成电路CMOS工艺兼容的芯片结构，其特征在于，所述第三形变梁包括中间受热介质块和两个边侧耐热介质块；
所述第三金属电极设置有露出所述微桥结构的第三连接头，所述中间受热介质块电连接于所述第三连接头与所述第三悬垂电极之间；
所述边侧耐热介质块对称设置于所述中间受热介质块的相对两侧，所述边侧耐热介质块与各自侧的所述微桥结构、所述中间受热介质块和所述第三悬垂电极分别连接；
所述中间受热介质块和所述边侧耐热介质块的热膨胀系数不同。
5.根据权利要求4所述的与半导体集成电路CMOS工艺兼容的芯片结构，其特征在于，所述悬垂电极组还包括第二悬垂电极，所述第二悬垂电极与所述第一悬垂电极平行设置，所述第二悬垂电极作为第二栅电极，并与所述第一悬垂电极对称设置于所述第三悬垂电极的相对两侧；
所述金属电极层还包括第二金属电极，所述第二金属电极经由第二形变梁与所述第二悬垂电极电连接，且所述第二金属电极与所述电路处理模块的第二设定连接端电连接；
所述第二形变梁受热发生形变，且所述第二形变梁和所述第一形变梁受热发生形变的方向相反。
6.根据权利要求5所述的与半导体集成电路CMOS工艺兼容的芯片结构，其特征在于，多组所述悬垂电极组中，各组内所述第一形变梁和所述第二形变梁受热发生形变的方向互相靠近；
多组所述悬垂电极组中，各组内所述第一悬垂电极和所述第二悬垂电极之间的间距互不相同；
所述电路处理模块设置有二进制转换电路模块。
7.根据权利要求3或6所述的与半导体集成电路CMOS工艺兼容的芯片结构，其特征在于，多组所述悬垂电极组中，各组内所述第一悬垂电极和所述第三悬垂电极之间的间距沿所述第二方向逐渐增大。
8.根据权利要求1、2、4或5任一项所述的与半导体集成电路CMOS工艺兼容的芯片结构，其特征在于，相邻两组的所述悬垂电极组中的一组的各悬垂电极按照第一顺序布置，相邻两组的所述悬垂电极组中的另一组的各所述悬垂电极按照所述第一顺序的逆序布置；
所述电路处理模块设置有差分处理电路模块。
9.根据权利要求1-6任一项所述的与半导体集成电路CMOS工艺兼容的芯片结构，其特征在于，所述悬垂电极组内的各相邻的悬垂电极相对的侧面之间设置有叉形梳板电极，所述叉形梳板电极包括第一梳板电极和第二梳板电极；
所述第一梳板电极连接于其中一个悬垂电极的侧面，所述第一梳板电极平行于所述衬底，且所述第一梳板电极设置有多个，多个所述第一梳板电极间隔设置；
所述第二梳板电极连接于其中另一个悬垂电极的侧面，所述第二梳板电极平行于所述衬底，且所述第二梳板电极设置有多个，多个所述第二梳板电极与多个所述第一梳板电极一一交错设置。
10.根据权利要求1-6任一项所述的与半导体集成电路CMOS工艺兼容的芯片结构，其特征在于，所述悬垂电极组中的各悬垂电极与所述衬底之间均连接有弹性支撑件。
11.根据权利要求1-6任一项所述的与半导体集成电路CMOS工艺兼容的芯片结构，其特征在于，还包括至少两个电连接梁，所述支撑件包括至少两个电连接柱，所述电连接柱与所述电连接梁的个数相等；
各所述电连接柱上与所述衬底连接的一端与所述电路处理模块电连接，各所述电连接柱上背离所述衬底的一端分别与不同的所述电连接梁的一端电连接，各所述电连接梁的另一端均指向至少两个所述电连接柱围构形成的中心，各所述电连接梁的另一端均电连接所述微桥结构。
12.一种与半导体集成电路CMOS工艺兼容的芯片结构的制备方法，用于制备权利要求1-11任一项所述的与半导体集成电路CMOS工艺兼容的芯片结构，其特征在于，包括以下步骤：
于衬底上形成电路处理模块和电连接图形，所述电连接图形与所述电路处理模块电连接，且所述电连接图形包括至少两个；
于所述衬底上形成第一牺牲层，所述第一牺牲层覆盖所述电路处理模块和所述电连接图形；
图形化所述第一牺牲层，光刻刻蚀所述第一牺牲层，并在所述第一牺牲层上形成多个第一深沟槽，各所述第一深沟槽与所述衬底具有设定间距，于各所述第一深沟槽内依次沉积设定介质形成悬垂电极，平整化所述第一牺牲层的表面，露出各所述第一深沟槽的槽口；
于所述第一牺牲层的顶表面形成第二牺牲层；
图形化所述第二牺牲层，光刻刻蚀所述第二牺牲层，并在所述第二牺牲层上形成多个第二深沟槽，各所述第二深沟槽与各所述第一深沟槽一一对应并连通，过刻蚀各所述第二深沟槽，于各所述第二深沟槽内沉积耐热介质，平整化所述第二牺牲层表面，露出各所述第二深沟槽的槽口表面；
图形化所述第一牺牲层和所述第二牺牲层，光刻刻蚀所述第一牺牲层和所述第二牺牲层，形成连通至所述电连接图形的立柱孔，于所述立柱孔内形成与所述电连接图形电连接的电连接柱；
于所述第二牺牲层的顶表面形成第一释放保护层；
图形化所述第一释放保护层，光刻刻蚀所述第一释放保护层，并在所述第一释放保护层形成连通至所述第二深沟槽的连接头沟槽，光刻刻蚀去除所述第二深沟槽内设定位置的所述耐热介质形成空腔，并于所述空腔、所述连接头沟槽和所述第一释放保护层的顶表面沉积金属，图形化所述第一释放保护层表面的金属层，并形成金属电极层；
于所述金属电极层的顶表面依次形成红外吸收层和第二释放保护层；
图形化所述红外吸收层和所述第二释放保护层，光刻刻蚀所述红外吸收层和所述第二释放保护层，形成微桥表面和电连接梁；
释放去除所述第一牺牲层和所述第二牺牲层。
CN202111095750.8A 2021-09-18 2021-09-18 与半导体集成电路cmos工艺兼容的芯片结构及其制备方法 Active CN113551782B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111095750.8A CN113551782B (zh) 2021-09-18 2021-09-18 与半导体集成电路cmos工艺兼容的芯片结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111095750.8A CN113551782B (zh) 2021-09-18 2021-09-18 与半导体集成电路cmos工艺兼容的芯片结构及其制备方法

Publications (2)

Publication Number Publication Date
CN113551782A CN113551782A (zh) 2021-10-26
CN113551782B true CN113551782B (zh) 2021-12-28

Family

ID=78134445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111095750.8A Active CN113551782B (zh) 2021-09-18 2021-09-18 与半导体集成电路cmos工艺兼容的芯片结构及其制备方法

Country Status (1)

Country Link
CN (1) CN113551782B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110455419A (zh) * 2019-07-08 2019-11-15 暨南大学 基于氧化钒单晶片的悬空式光电探测器及其制备方法
CN111356907A (zh) * 2017-08-31 2020-06-30 芬兰国家技术研究中心股份公司 热探测器及热探测器阵列

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7719752B2 (en) * 2007-05-11 2010-05-18 Qualcomm Mems Technologies, Inc. MEMS structures, methods of fabricating MEMS components on separate substrates and assembly of same
KR101699399B1 (ko) * 2010-08-12 2017-01-25 삼성디스플레이 주식회사 가시광선 감지 트랜지스터, 표시 장치 및 그 제조 방법
DE102011081641B4 (de) * 2011-08-26 2014-11-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Sensor und Verfahren zum Herstellen eines Sensors
CN102874738B (zh) * 2012-10-08 2016-06-15 上海集成电路研发中心有限公司 红外探测器及其制造方法
US10168221B2 (en) * 2016-03-18 2019-01-01 Board Of Trustees Of The University Of Illinois Uncooled, high sensitivity spectral selective infrared detector
CN109427764B (zh) * 2017-08-24 2021-06-01 华为终端有限公司 一种静电释放保护装置及电路
CN112786774A (zh) * 2021-01-07 2021-05-11 南京大学 一种转移贴片式超导纳米线单光子探测器的制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111356907A (zh) * 2017-08-31 2020-06-30 芬兰国家技术研究中心股份公司 热探测器及热探测器阵列
CN110455419A (zh) * 2019-07-08 2019-11-15 暨南大学 基于氧化钒单晶片的悬空式光电探测器及其制备方法

Also Published As

Publication number Publication date
CN113551782A (zh) 2021-10-26

Similar Documents

Publication Publication Date Title
KR101869066B1 (ko) 모놀리식 Ｓｉ-마이크로 기계 써모파일 적외선 센서
JP3529596B2 (ja) 赤外線固体撮像装置及びその製造方法
JP6356427B2 (ja) ファブリペロー干渉フィルタ
US8350350B2 (en) Optical sensor
CN102378903B (zh) 红外阵列传感器
JP2013529295A (ja) 非冷却赤外線検出装置及びその製造方法
CN106629578B (zh) 具有微桥结构的红外探测器及其制造方法
WO2010114001A1 (ja) 赤外線アレイセンサ
WO2006132155A1 (ja) 電子デバイス及びその製造方法
EP2261617B1 (en) Photodetector
JP4907181B2 (ja) 静電容量型圧力センサ
KR100535841B1 (ko) 열형 적외선 촬상 소자 및 그 제조 방법
JP2011153871A (ja) 熱型光検出器、熱型光検出装置及び電子機器
CN113551782B (zh) 与半导体集成电路cmos工艺兼容的芯片结构及其制备方法
WO2010103932A1 (ja) 非冷却赤外線イメージセンサ
CN108885136B (zh) 微测辐射热计结构
US11015980B2 (en) Infrared radiation sensors and methods of manufacturing infrared radiation sensors
KR100769587B1 (ko) 비접촉식 적외선 온도 센서
WO2019179046A1 (zh) 一种红外传感器结构
JP6710721B2 (ja) ファブリペロー干渉フィルタ
JP2004093535A (ja) 熱型赤外線固体撮像装置およびその製造方法
JP2008107215A (ja) イメージセンサおよびその製造方法
CN214121427U (zh) 一种集成cmos电路的热电堆传感器系统
JP2000346704A (ja) ボロメーター型赤外線検出素子
JPH08261832A (ja) 赤外線センサ及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant