CN214121427U - 一种集成cmos电路的热电堆传感器系统 - Google Patents

Abstract

本申请公开了一种集成CMOS电路的热电堆传感器系统，包括衬底，所述衬底包括第一区域和第二区域；CMOS电路，位于所述第一区域内；热电堆传感器，位于所述第二区域内，包括多个热电堆结构以及第一类金属连线，所述第一类金属连线将所述多个热电堆结构与所述CMOS电路串联连接。通过采用与IC标准工艺完全兼容的工艺方法，在衬底上形成热电堆传感器和CMOS电路，减小了CMOS电路与热电堆传感器之间的距离，加强了CMOS电路对热电堆传感器的驱动能力以及处理热电堆传感器产生的检测信号的能力，大幅提高了集成CMOS电路的热电堆传感器系统的精度，制造成本低、无污染、可作为量产工艺手段。

Description

一种集成CMOS电路的热电堆传感器系统

技术领域

本公开涉及半导体器件制造领域，更具体地，涉及一种集成CMOS电路的热电堆传感器系统。

背景技术

微电子机械系统是建立在微米或纳米技术基础上的21世纪前沿技术。它可将机械构件、光学系统、驱动部件、电控系统、数字处理系统集成为一个整体单元的微型系统。微机电系统的出现使芯片的概念远超越了以处理电信号为目的集成电路，其功能扩展到机械、光、热、电、化学、生物等领域。微机电系统相对与传统的机电系统，实现了信息系统的微型化、智能化和集成化，提高了性能，降低了功耗和成本。

以热电堆红外探测为原理的红外阵列传感器是最早研究并实用化的红外成像器件之一，因具有尺寸小、重量轻、无需致冷、灵敏度高等优点，在安全监视、非接触式测温等方面有越来越重要的地位。红外阵列传感器是由多个红外敏感单元(像素)在同一个芯片上二维排列构成，每个红外敏感单元都可以接受并检测目标物体辐射的红外能量，经光电转换后输出与目标物体的温度分布及红外辐射强度相关的电信号。红外阵列传感器相比目前日常广泛应用的单元红外传感器具有精度高、检测范围宽、能输出可观察的图像信号等优点，与主要应用于军事等用途的红外焦平面探测器相比，又具有体积小、成本低、利于隐私保护等优点。

对于热电堆红外探测器而言，在结构、材料、尺寸参数等已优化的情况下，其响应率和探测率等关键性能主要取决于红外吸收层材料对红外辐射的吸收效率。为了提高红外阵列传感器的性能，红外吸收层能以高效率吸收红外辐射是非常重要的。目前常用的有基于光干涉、谐振机理的红外吸收层，膜层厚度与红外波长存在关系，在某些特定波长处吸收率很大，但该种膜层受干涉与谐振条件的限制，只对某几个特定波长有高的吸收率。再有利用黑硅、镍黑、镍铬等具有大比表面积、大粗糙度、多孔隙的特殊材料作为红外吸收层，此类结构均具有高的红外吸收率，但缺点是不能与IC工艺兼容，存在污染，尤其对于需要与CMOS电路单芯片集成的红外阵列传感器来说无法实现。

实用新型内容

有鉴于此，本实用新型提供了一种集成CMOS电路的热电堆传感器系统，在衬底上形成CMOS电路和热电堆传感器，并通过金属连线将CMOS电路和热电堆传感器电连接，实现了CMOS电路和热电堆传感器集成的目的。

根据本实用新型提供了一种集成CMOS电路的热电堆传感器系统，包括：衬底，所述衬底包括第一区域和第二区域；CMOS电路，位于所述第一区域内；热电堆传感器，位于所述第二区域内，包括多个热电堆结构以及第一类金属连线，所述第一类金属连线将所述多个热电堆结构与所述CMOS电路串联连接。

可选的，所述热电堆传感器还包括：位于所述衬底中的空腔，所述多个热电堆结构位于所述空腔的上方；以及位于所述多个热电堆结构之间的释放孔，其中，每个所述热电堆结构包括多个第一悬臂梁、每个所述第一悬臂梁上的至少一个热电偶和红外吸收薄膜。

可选的，所述热电堆传感器还包括：多个第二悬臂梁，所述多个热电堆结构之间通过所述第二悬臂梁彼此连接。

可选的，所述多个第一悬臂梁的一端与所述空腔的对应位置的所述衬底连接并分别沿第一方向和第二方向延伸，所述多个第一悬臂梁的另一端与所述红外吸收薄膜连接。

可选的，所述多个第一悬臂梁分别自所述空腔的顶角沿互相垂直的第一方向和第二方向延伸，并与所述红外吸收薄膜相对的两个顶角连接。

可选的，每个所述热电偶由沿所述第一悬臂梁延伸的弯曲条状结构和位于所述红外吸收薄膜中的三角形结构构成。

可选的，所述热电偶位于所述红外吸收薄膜的中心位置的一端为热端，所述热电偶位于所述第一悬臂梁和所述衬底连接位置的另一端为冷端。

可选的，所述热电偶包括P型多晶硅电阻和N型多晶硅电阻。

可选的，每个所述热电堆结构还包括：第二类金属连线，每个所述热电偶的N型多晶硅电阻和P型多晶硅电阻在热端的一端通过所述第二类金属连线连接。

可选的，每个所述热电堆结构还包括：第三类金属连线，每个所述热电偶中的N型多晶硅电阻或P型多晶硅电阻在冷端的一端与相邻的热电偶中的P型多晶硅电阻或N型多晶硅电阻在冷端的一端通过所述第三类金属连线连接。

可选的，每个所述热电堆结构还包括：接触孔，位于所述第一类金属连线、所述第二类金属连线和所述第三类金属连线与所述热电偶中的P型多晶硅电阻和/或N型多晶硅电阻之间。

可选的，所述红外吸收薄膜包括依次堆叠的第一介质层、第二介质层和第三介质层，其中，所述第一介质层位于所述P型多晶硅电阻下方，所述第二介质层位于所述P型多晶硅电阻和所述N型多晶硅电阻之间，所述第三介质层位于所述N型多晶硅上方。

可选的，所述红外吸收薄膜包括依次堆叠的第一介质层、第二介质层和第三介质层，其中，所述第一介质层位于所述N型多晶硅电阻下方，所述第二介质层位于所述N型多晶硅电阻和所述P型多晶硅电阻之间，所述第三介质层位于所述P型多晶硅上方。

可选的，所述红外吸收薄膜还包括覆盖所述热电堆传感器的钝化层。

可选的，每个所述热电堆结构包括多个热电偶，所述多个热电偶通过串联、并联或者串并联的组合连接。

可选的，每个所述热电堆结构包括4个热电偶，每个所述第一悬臂梁包括2对P型多晶硅电阻和N型多晶硅电阻走线。

可选的，每个所述热电堆结构包括2个热电偶，每个所述第一悬臂梁包括1对P型多晶硅电阻和N型多晶硅电阻走线。

根据本实用新型的集成CMOS电路的热电堆传感器系统，通过采用与IC标准工艺完全兼容的工艺方法，在衬底上形成热电堆传感器和CMOS电路，减小了CMOS电路与热电堆传感器之间的距离，加强了CMOS电路对热电堆传感器的驱动能力以及处理热电堆传感器产生的检测信号的能力，大幅提高了集成CMOS电路的热电堆传感器系统的精度。

根据本实用新型的集成CMOS电路的热电堆传感器系统，通过采用与IC标准工艺完全兼容的工艺方法将热电堆传感器与CMOS电路集成，减小了集成CMOS电路的热电堆传感器系统的总体积，增加了集成CMOS电路的热电堆传感器系统的集成度，降低了集成CMOS电路的热电堆传感器系统的功耗，同时减少了集成CMOS电路的热电堆传感器系统的管脚，提高了集成CMOS电路的热电堆传感器系统的可靠性。

进一步的，每个热电堆结构中的第一悬臂梁从空腔顶角对应的衬底上出发，先平行于空腔的边界延伸一段距离，然后才与红外吸收薄膜连接，可以延长每个热电堆结构中的第一悬臂梁的长度，增大第一悬臂梁的热阻，让红外吸收薄膜的热量更不容易通过悬臂梁散失，可以在相同的红外照射情况下有效地增大热电偶的冷端和热端之间的温度差，从而可以增大输出信号的幅度。

进一步的，器件还包括多个第二悬臂梁，用于将相邻的热电堆结构连接起来，使得各个热电堆结构之间相互牵扯，在加工过程中不容易发生红外吸收薄膜翘曲的现象，可以增加成品率，让整个热电堆器件更耐机械冲击，使得其具有较好的结构稳定性。

进一步的，每个热电偶由沿第一悬臂梁延伸的弯曲条状结构和位于红外吸收薄膜中的三角形结构构成，通过在红外吸收薄膜处将热电偶的走线加宽，可以减小热电偶的电阻，减小噪声。

进一步的，相邻的热电堆结构通过释放孔隔离开，使得腐蚀液可以通过这些释放孔对硅衬底进行腐蚀，可以加快对硅衬底的腐蚀速度，在增大整个热电堆传感器的红外吸收面积的同时又不影响对硅衬底的腐蚀速度，更快地完成悬空结构的释放。

因此，本实用新型的集成CMOS电路的热电堆传感器系统的灵敏度高，同时又显著降低制造成本和改善工艺兼容性。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单介绍，显而易见地，下面的描述中的附图仅涉及本公开的一些实施例，而非对本公开的限制。

图1a示出了本实用新型第一实施例的集成CMOS电路的热电堆传感器系统的平面示意图。

图1b示出了本实用新型第一实施例的集成CMOS电路的热电堆传感器系统沿A-A方向的截面示意图。

图2示出了本实用新型第一实施例的集成CMOS电路的热电堆传感器系统的工作原理图。

图3示出了本实用新型第二实施例的集成CMOS电路的热电堆传感器系统的平面示意图。

图4a至图11a分别示出了本实用新型第一实施例的集成CMOS电路的热电堆传感器系统在制造过程中的各个阶段的平面示意图。

图4b至图11b分别示出了本实用新型第一实施例的集成CMOS电路的热电堆传感器系统在制造过程中的各个阶段沿A-A方向的截面示意图。

具体实施方式

以下将参照附图更详细地描述本实用新型。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的红外传感器件。

应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。

如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。

在下文中描述了本实用新型的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本实用新型。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本实用新型。

本实用新型可以各种形式呈现，以下将描述其中一些示例。

图1a和图1b分别示出了本实用新型第一实施例的一种集成CMOS电路的热电堆传感器系统的平面示意图和截面示意图。

如图1a和1b所示，本实用新型第一实施例的集成CMOS电路的热电堆传感器系统包括衬底100以及位于衬底100的第一区域上的CMOS电路和位于衬底100的第二区域上的热电堆传感器，其中，CMOS电路和热电堆传感器电连接，用于处理热电堆传感器产生的检测信号。CMOS电路包括：第一源/漏区111、第一栅极导体112、阱区120、第二源/漏区121、第二栅极导体122、第一层间互联引线151、第二层间互联引线152以及CMOS电路互联引线153。

其中，第一源/漏区111和第一栅极导体112构成第一晶体管，阱区120、第二源/漏区121和第二栅极导体122构成第二晶体管。其中，第一晶体管与第二晶体管位于衬底100上，第一晶体管为NMOS(N-Metal-Oxide-Semiconductor，N型金属氧化物半导体场效应管)晶体管，第二晶体管为PMOS(P-Metal-Oxide-Semiconductor，P型金属氧化物半导体场效应管)晶体管，然而本实用新型的实施例并不限于此，本领域技术人员可以根据需要对晶体管的个数和类型进行其他设置。

CMOS电路还包括依次堆叠于衬底100上的第一介质层130、第二介质层140和第三介质层170。第一介质层130、第二介质层140和第三介质层170具有多个互联孔，第一层间互联引线151通过互联孔穿过第一介质层130、第二介质层140和第三介质层170，一端与第一晶体管相连，另一端伸出CMOS电路表面(即第三介质层170的表面)形成第一焊垫161。第二层间互联引线152通过互联孔穿过第一介质层130、第二介质层140和第三介质层170，一端与第二晶体管相连，另一端伸出CMOS电路表面形成第二焊垫162。第一晶体管和第二晶体管之间通过CMOS电路互联引线153和第三焊垫163相连。

热电堆传感器包括位于衬底100中的空腔210和多个热电堆结构(例如热电堆结构1A、1B、1C和1D)。空腔210位于衬底100中，所述多个热电堆结构位于空腔210的上方(图中的虚线为热电堆结构之间的分割线)。

需要说明的是，热电堆传感器中热电堆结构的数量不以本实施例为限制，本领域技术人员可以根据具体情况设置热电堆结构的数量为6个、8个等。

进一步的，热电堆传感器还包括多条金属连线，所述多条金属连线包括多条第一类金属连线、多条第二类金属连线以及多条第三类金属连线。其中，所述多条第一类金属连线用于将所述多个热电堆结构与CMOS电路串联起来，所述多条第二类金属连线和多条第三类金属连线用于实现所述每个热电堆结构内部的电连接。

如图1a所示，第一类金属连线包括金属连线211-215，金属连线211作为整个热电堆传感器的入口，用于将热电堆结构1A的输入端子与CMOS电路电连接，金属连线212用于将热电堆结构1A的输出端子与热电堆结构1B的输入端子电连接，金属连线213用于将热电堆结构1B的输出端子与热电堆结构1C的输入端子电连接，金属连线214用于将热电堆结构1C的输出端子与热电堆结构1D的输入端子电连接，金属连线215作为整个热电堆传感器的出口，用于将热电堆结构1D的输出端子与CMOS电路电连接。在本实施例中，通过采用第一类金属连线将多个热电堆结构1A、1B、1C以及1D串联起来，从而可以将多个热电堆结构的输出信号形成一个输出信号引出到CMOS电路进行处理。

进一步的，所述多个热电堆结构的内部结构都是相同的，并且每个热电堆结构都由两根第一悬臂梁、红外吸收薄膜和四个热电偶组成，每根第一悬臂梁上包括两个热电偶，两根第一悬臂梁从空腔顶角对应的衬底上出发，分别沿互相垂直的两个方向延伸并连接到红外吸收薄膜相对的两个顶角上。

需要说明的是，第一悬臂梁的连接位置和延伸方向不以本实施例为限制，本领域技术人员可以根据具体情况设置两根第一悬臂梁从空腔的任意位置出发，分别沿其他角度的两个方向延伸并连接到红外吸收薄膜上。

进一步的，每个热电偶由自所述空腔的顶角延伸到红外吸收薄膜的弯曲条状结构和位于红外吸收薄膜中的三角形结构组成。每个热电偶位于红外吸收薄膜中心的一端为热端，每个热电偶位于第一悬臂梁和空腔顶角的衬底连接位置的另一端为冷端。通过在红外吸收薄膜处将热电偶的走线加宽，可以减小热电偶的电阻，减小噪声。可以理解的是，在其他实施例中，每根第一悬臂梁上可以包括一个热电偶，也可以包括多个热电偶，本实用新型不以此为限制。

其中，本实施例的热电偶是由具有不同热电极性的热电材料产生的。在CMOS工艺中可以采用两种半导体材料，例如N型和P型多晶硅电阻、(掺杂的)非晶硅、锗、硅与锗的混合形式或热电薄金属层(例如铋、锑等)。

在下面实施例中以N型多晶硅电阻和P型多晶硅电阻构成的热电偶为例对本发明实施例进行说明。

以热电堆结构1A为例，如图1a所示，第二类金属连线包括金属连线221-224，金属连线221-224用于实现每个热电偶中的N型多晶硅电阻和P型多晶硅电阻在热端的一端的电连接。第三类金属连线包括金属连线251-253，金属连线251-253用于实现每个热电偶中的N型多晶硅电阻或P型多晶硅电阻在冷端的一端与相邻的热电偶中的P型多晶硅电阻或N型多晶硅电阻在冷端的一端之间的电连接。

具体地，第一悬臂梁220-a和第一悬臂梁220-b从空腔210的右上角出发，分别向左和向下延伸，并连接到热电堆结构1A的红外吸收薄膜的左上角和右下角。金属连线211的一端与CMOS电路电连接，另一端在冷端与P型多晶硅电阻231的一端电连接(二者的连接位置作为热电堆结构1A的输入端子)。P型多晶硅电阻231的另一端沿第一悬臂梁220-b延伸，并在热电堆结构1A的红外吸收薄膜的中心位置通过金属连线221与N型多晶硅电阻241的一端电连接。N型多晶硅电阻241的另一端沿第一悬臂梁220-b延伸，并在冷端通过金属连线251与P型多晶硅电阻232的一端电连接。P型多晶硅电阻232的另一端沿第一悬臂梁220-b延伸，并在热电堆结构1A的红外吸收薄膜的中心位置通过金属连线222与N型多晶硅电阻242的一端电连接。N型多晶硅电阻242的另一端沿第一悬臂梁220-b延伸，并在冷端通过金属连线252与P型多晶硅电阻233的一端电连接。P型多晶硅电阻233的另一端沿第一悬臂梁220-a延伸，并在热电堆结构1A的红外吸收薄膜的中心位置通过金属连线223与N型多晶硅电阻243的一端电连接。N型多晶硅电阻243的另一端沿第一悬臂梁220-a延伸，并在冷端通过金属连线253与P型多晶硅电阻234的一端电连接。P型多晶硅电阻234的另一端沿第一悬臂梁220-a延伸，并在热电堆结构1A的红外吸收薄膜的中心位置通过金属连线224与N型多晶硅电阻244的一端电连接。N型多晶硅电阻244的另一端沿第一悬臂梁220-a延伸，并在冷端与金属连线212的一端电连接(二者的连接位置作为热电堆结构1A的输出端子)。

进一步的，本实施例的集成CMOS电路的热电堆传感器系统中，每个热电堆结构包括多个热电偶，整个热电堆传感器中的多个热电偶通过像电池模组中单个电池一样将各自的正、负端子连接在一起一样串联起来，整个热电堆传感器的检测信号通过金属连线211和金属连线215引出，如图2所示。但是，并联或者串并联电路的组合也是有可能的。

再次参照图1b，所述红外吸收薄膜为复合薄膜，该复合薄膜包括第一介质层130、第二介质层140、第三介质层170和钝化层180，所述第一介质层130、第二介质层140、第三介质层170和钝化层180依次堆叠设置。具体的，以热电堆结构1A为例，第一介质层130位于P型多晶硅电阻232和234的下方，第二介质层140位于P型多晶硅电阻232和234与N型多晶硅电阻242和244之间，第三介质层170位于N型多晶硅电阻242和244的上方，钝化层180覆盖CMOS电路和热电堆传感器。

在另外一些实施例中，热电偶中的P型多晶硅电阻和N型多晶硅电阻的层间位置可以互换，即可以将第一介质层130设置于N型多晶硅电阻242和244的下方，第二介质层140设置于N型多晶硅电阻242和244与P型多晶硅电阻232和234之间，第三介质层170设置于P型多晶硅电阻232和234的上方，本实用新型不以此为限制。

当红外线照射到器件上时，热电堆结构1A中的红外吸收薄膜将吸收到的红外线转换成热量，由于热电堆结构1A的下方为空腔，散热较慢，所以热电偶的热端的温度会略高一些，而热电堆结构1A中的第一悬臂梁和衬底110接触的冷端散热较快，所以热电偶的冷端的温度会略低一些，因此热电偶的热端和冷端之间会形成温度差，进而会在输出端产生一个和温度差成正比的温差电动势，此温差电动势将被CMOS电路进行放大、数模转换等进一步的处理。

进一步的，每个热电堆结构都还包括多个接触孔，所述多个接触孔分别用于实现所述金属连线与热电偶中的P型多晶硅电阻和/或N型多晶硅电阻之间的电连接。

此外，为了提高热电堆传感器的灵敏度，在本实施例的集成CMOS电路的热电堆传感器系统中，第一悬臂梁从空腔顶角对应的衬底上出发，先平行于空腔的边界延伸一段距离，然后才与红外吸收薄膜连接，可以延长每个热电堆结构中的第一悬臂梁的长度，增大第一悬臂梁的热阻，让红外吸收薄膜的热量更不容易通过悬臂梁散失，可以在相同的红外照射情况下有效地增大热电偶的冷端和热端之间的温度差，从而可以增大输出信号的幅度。

进一步的，本实施例的集成CMOS电路的热电堆传感器系统的热电堆传感器还包括多个第二悬臂梁230，所述多个热电堆结构之间通过第二悬臂梁230彼此连接。例如，第二悬臂梁230-a将热电堆结构1A至1D相邻的顶角连接起来，多个第二悬臂梁230-b分别将热电堆结构1A至1D相邻的一边连接起来。相邻的热电堆结构之间通过第二悬臂梁连接起来，使得各个热电堆结构之间相互牵扯，在加工过程中不容易发生红外吸收薄膜翘曲的现象，可以增加成品率，让整个热电堆器件更耐机械冲击，使得其具有较好的结构稳定性。

进一步的，本实施例的每个热电堆结构通过两个第一悬臂梁220(第一悬臂梁220-a和第一悬臂梁220-b)与衬底100连接，且每个第一悬臂梁220上包括至少一对P型多晶硅电阻和N型多晶硅电阻的走线。例如，图1a和图1b示出的集成CMOS电路的热电堆传感器系统中的每个热电堆结构包括4个热电偶，即每个第一悬臂梁220上具有2对P型多晶硅电阻和N型多晶硅电阻的走线。

图3示出根据本实用新型第二实施例的一种集成CMOS电路的热电堆传感器系统的平面示意图。本实施例的集成CMOS电路的热电堆传感器系统与第一实施例的集成CMOS电路的热电堆传感器系统的区别在于：本实施例的器件中的热电堆传感器中的每个热电堆结构包括2个热电偶，即每个热电堆结构中的每个第一悬臂梁上具有1对P型多晶硅电阻和N型多晶硅电阻的走线。除此之外，本实施例的集成CMOS电路的热电堆传感器系统与第一实施例的集成CMOS电路的热电堆传感器系统大致相同，在此不再赘述。

需要说明的是，每个第一悬臂梁上P型多晶硅电阻和N型多晶硅电阻的走线的数量不以本实施例为限制，本领域技术人员可以根据具体情况设置P型多晶硅电阻和N型多晶硅电阻的走线的数量为3对、4对等。

图4a至图11a和图4b至图11b分别示出了本实用新型第一实施例的集成CMOS电路的热电堆传感器系统在制造过程中的各个阶段的平面示意图和截面图。

本实用新型实施例的集成CMOS电路的热电堆传感器系统的制造方法开始于衬底100，在衬底100上制造CMOS电路和热电堆传感器。首先在衬底100上形成CMOS电路，此过程包括在衬底100中形成第一晶体管的第一源/漏区111以及第二晶体管的阱区120和第二源/漏区121，然后在衬底100上制作第一介质层130。进一步的，第一介质层130为二氧化硅。例如，可以采用低压化学气相沉积(LP-CVD)或者等离子增强型化学气相沉积(PECVD)等方法，在衬底100上形成二氧化硅材质的第一介质层130。接着在第一介质层130上制作第一晶体管的第一栅极导体112和第二晶体管的第二栅极导体122。由于CMOS电路的制造方法为常规方法，此处不再赘述，在下文中，将会对本实用新型实施例的传感器件的制造方法进行详细说明。

如图4a和图4b所示，在第一介质层130上沉积掺杂的多晶硅或者在沉积多晶硅之后再进行掺杂，并采用光刻和蚀刻工艺进行图形化，从而形成P型多晶硅电阻311。

在沉积步骤中，可以采用低压化学气相沉积(LP-CVD)或者等离子增强型化学气相沉积(PECVD)等方法在第一介质层130上沉积掺杂的多晶硅。

在图形化步骤中，例如在多晶硅的表面形成抗蚀剂层，采用光刻工艺在抗蚀剂层中形成包含开口的图案。以抗蚀剂层作为掩膜，采用选择性的蚀刻剂去除多晶硅的暴露部分。由于蚀刻的选择性，该蚀刻可以在第一介质层130表面停止。在蚀刻之后，可以通过灰化或溶剂中溶解来去除抗蚀剂层。

在图形化之后，多晶硅的剩余部分形成P型多晶硅电阻311。该图形化步骤的蚀刻工艺例如是各向异性蚀刻。P型多晶硅电阻311的图案与掩膜中的开口图案的形状是互补的。

如图5a和图5b所示，在P型多晶硅电阻311和第一介质层130的暴露表面形成第二介质层140。第二介质层140由绝缘材料组成，例如二氧化硅。例如，可以采用低压化学气相沉积(LP-CVD)或者等离子增强型化学气相沉积(PECVD)等方法，形成覆盖P型多晶硅电阻311和第一介质层130的暴露表面的二氧化硅材质的第二介质层140。进一步的，通过化学机械研磨(CMP)或匀胶后再各向同性回蚀刻的方法平坦化所述第二介质层140的表面。

如图6a和图6b所示，在第二介质层140上沉积掺杂的多晶硅或者在沉积多晶硅之后再进行掺杂，并采用光刻和蚀刻工艺进行图形化，从而形成N型多晶硅电阻312。

在沉积步骤中，可以采用低压化学气相沉积(LP-CVD)或者等离子增强型化学气相沉积(PECVD)等方法在第二介质层140上沉积掺杂的多晶硅。进一步的，第二介质层140上的多晶硅的掺杂类型与第一介质层130上的多晶硅的掺杂类型相反。

在图形化步骤中，例如在多晶硅的表面形成抗蚀剂层，采用光刻工艺在抗蚀剂层中形成包含开口的图案。以抗蚀剂层作为掩膜，采用选择性的蚀刻剂去除多晶硅的暴露部分。由于蚀刻的选择性，该蚀刻可以在第二介质层140表面停止。在蚀刻之后，可以通过灰化或溶剂中溶解来去除抗蚀剂层。

在图形化之后，多晶硅的剩余部分形成N型多晶硅电阻312。该图形化步骤的蚀刻工艺例如是各向异性蚀刻。N型多晶硅电阻312的图案与掩膜中的开口图案的形状是互补的。

如图7a和图7b所示，在N型多晶硅电阻312和第二介质层140的暴露表面形成第三介质层170。第三介质层170由绝缘材料组成，例如二氧化硅。例如，可以采用低压化学气相沉积(LP-CVD)或者等离子增强型化学气相沉积(PECVD)等方法，形成覆盖N型多晶硅电阻312和第二介质层140的暴露表面的二氧化硅材质的第三介质层170。进一步的，通过化学机械研磨(CMP)或匀胶后再各向同性回蚀刻的方法平坦化所述第三介质层170的表面。

如图8a和图8b所示，在第三介质层170上形成接触孔313和金属走线314，以实现热电偶的冷端和热端连接。形成接触孔以及金属连线的方法包括：首先通过光刻和刻蚀形成接触孔，然后再沉积一层金属层，并通过光刻和刻蚀以形成金属连线。其中，金属连线的材料例如选自铝。

如图9a和图9b所示，形成覆盖金属连线的钝化层180。优选的，钝化层180选自二氧化硅或氮化硅，以实现对热电堆传感器和CMOS电路的保护。

如图10a和图10b所示，采用光刻和蚀刻工艺进行图形化，从而形成穿过钝化层180、第三介质层170、第二介质层140以及第一介质层130到达衬底100表面的多个释放孔315。将相邻的热电堆结构通过释放孔315隔离开，使得腐蚀液可以通过这些释放孔315对衬底100进行腐蚀，可以加快对,衬底100的腐蚀速度，更快地完成悬空结构的释放。这种采用多个热电堆结构串联的方式可以在增大整个热电堆传感器的红外吸收面积的同时又不影响对衬底100的腐蚀速度，因为各个热电堆结构之间存在释放孔315，腐蚀液可以通过这些释放孔315对衬底100进行腐蚀。而如果采用单个红外吸收薄膜(热电堆结构)，虽然可以通过增大其边长的方法来增大红外吸收薄膜的面积，但是随着红外吸收薄膜尺寸的增大，衬底100的腐蚀速度也会变慢，需要更长的时间才能完成衬底100的腐蚀，不利于实际生产。

在该步骤的蚀刻工艺中，可以选择合适的蚀刻剂，利用蚀刻剂的选择性蚀刻的特性，相对于衬底100选择性去除钝化层180、第三介质层170、第二介质层140以及第一介质层130的部分区域，使得蚀刻在衬底100的表面停止。因而通过蚀刻剂的选择性蚀刻，可以控制蚀刻深度，使得多个释放孔315恰好穿过钝化层180、第三介质层170、第二介质层140以及第一介质层130，暴露所述衬底100的至少一部分。在替代的实施例中，通过控制蚀刻的时间来控制蚀刻的深度，使得多个释放孔315穿透钝化层180、第三介质层170、第二介质层140以及第一介质层130到达衬底100的表面。该图形化步骤的蚀刻工艺例如是各向异性蚀刻，形成的释放孔的图案和掩膜中的开口图案的形状大致相同。

如图11a和图11b所示，通过多个释放孔315对衬底100进行腐蚀，以在衬底100中形成空腔210，从而形成悬空的热电堆结构1A、1B、1C和1D、第一悬臂梁220和第二悬臂梁230(如图1a所示)。进一步的，该步骤的腐蚀例如为湿法腐蚀，将集成CMOS电路的热电堆传感器系统放置在TMAH(Tetramethylammonium hydroxide，四甲基氢氧化铵)溶液中，TMAH通过多个释放孔315到达衬底100的暴露表面，对衬底100进行腐蚀，从而在衬底100中形成空腔210。更进一步的，该步骤的腐蚀工艺例如是各向异性蚀刻，所述空腔210为梯形结构。

根据本实用新型的集成CMOS电路的热电堆传感器系统，通过采用与IC标准工艺完全兼容的工艺方法，在衬底上形成热电堆传感器和CMOS电路，减小了CMOS电路与热电堆传感器之间的距离，加强了CMOS电路对热电堆传感器的驱动能力以及处理热电堆传感器产生的检测信号的能力，大幅提高了集成CMOS电路的热电堆传感器系统的精度。

根据本实用新型的集成CMOS电路的热电堆传感器系统，通过采用与IC标准工艺完全兼容的工艺方法将热电堆传感器与CMOS电路集成，减小了集成CMOS电路的热电堆传感器系统的总体积，增加了集成CMOS电路的热电堆传感器系统的集成度，降低了集成CMOS电路的热电堆传感器系统的功耗，同时减少了集成CMOS电路的热电堆传感器系统的管脚，提高了集成CMOS电路的热电堆传感器系统的可靠性。

进一步的，每个热电堆结构中的第一悬臂梁从空腔顶角对应的衬底上出发，先平行于空腔的边界延伸一段距离，然后才与红外吸收薄膜连接，可以延长每个热电堆结构中的第一悬臂梁的长度，增大第一悬臂梁的热阻，让红外吸收薄膜的热量更不容易通过悬臂梁散失，可以在相同的红外照射情况下有效地增大热电偶的冷端和热端之间的温度差，从而可以增大输出信号的幅度。

进一步的，器件还包括多个第二悬臂梁，用于将相邻的热电堆结构连接起来，使得各个热电堆结构之间相互牵扯，在加工过程中不容易发生红外吸收薄膜翘曲的现象，可以增加成品率，让整个热电堆器件更耐机械冲击，使得其具有较好的结构稳定性。

进一步的，每个热电偶由沿第一悬臂梁延伸的弯曲条状结构和位于红外吸收薄膜中的三角形结构构成，通过在红外吸收薄膜处将热电偶的走线加宽，可以减小热电偶的电阻，减小噪声。

进一步的，相邻的热电堆结构通过释放孔隔离开，使得腐蚀液可以通过这些释放孔对硅衬底进行腐蚀，可以加快对硅衬底的腐蚀速度，在增大整个热电堆传感器的红外吸收面积的同时又不影响对硅衬底的腐蚀速度，更快地完成悬空结构的释放。

因此，本实用新型的集成CMOS电路的热电堆传感器系统的灵敏度高，同时又显著降低制造成本和改善工艺兼容性。

在以上的描述中，对于各层的构图、蚀刻等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上对本实用新型的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本实用新型的范围。本实用新型的范围由所附权利要求及其等价物限定。不脱离本实用新型的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本实用新型的范围之内。

Claims (17)

1.一种集成CMOS电路的热电堆传感器系统，其特征在于，包括：

衬底，所述衬底包括第一区域和第二区域；

CMOS电路，位于所述第一区域内；

热电堆传感器，位于所述第二区域内，包括多个热电堆结构以及第一类金属连线，所述第一类金属连线将所述多个热电堆结构与所述CMOS电路串联连接。

2.根据权利要求1所述的热电堆传感器系统，其特征在于，所述热电堆传感器还包括：

位于所述衬底中的空腔，所述多个热电堆结构位于所述空腔的上方；以及

位于所述多个热电堆结构之间的释放孔，

其中，每个所述热电堆结构包括多个第一悬臂梁、每个所述第一悬臂梁上的至少一个热电偶和红外吸收薄膜。

3.根据权利要求1所述的热电堆传感器系统，其特征在于，所述热电堆传感器还包括：

多个第二悬臂梁，所述多个热电堆结构之间通过所述第二悬臂梁彼此连接。

4.根据权利要求2所述的热电堆传感器系统，其特征在于，所述多个第一悬臂梁的一端与所述空腔的对应位置的所述衬底连接并分别沿第一方向和第二方向延伸，所述多个第一悬臂梁的另一端与所述红外吸收薄膜连接。

5.根据权利要求4所述的热电堆传感器系统，其特征在于，所述多个第一悬臂梁分别自所述空腔的顶角沿互相垂直的第一方向和第二方向延伸，并与所述红外吸收薄膜相对的两个顶角连接。

6.根据权利要求2所述的热电堆传感器系统，其特征在于，每个所述热电偶由沿所述第一悬臂梁延伸的弯曲条状结构和位于所述红外吸收薄膜中的三角形结构构成。

7.根据权利要求2所述的热电堆传感器系统，其特征在于，所述热电偶位于所述红外吸收薄膜的中心位置的一端为热端，所述热电偶位于所述第一悬臂梁和所述衬底连接位置的另一端为冷端。

8.根据权利要求7所述的热电堆传感器系统，其特征在于，所述热电偶包括P型多晶硅电阻和N型多晶硅电阻。

9.根据权利要求8所述的热电堆传感器系统，其特征在于，每个所述热电堆结构还包括：

第二类金属连线，每个所述热电偶的N型多晶硅电阻和P型多晶硅电阻在热端的一端通过所述第二类金属连线连接。

10.根据权利要求9所述的热电堆传感器系统，其特征在于，每个所述热电堆结构还包括：

第三类金属连线，每个所述热电偶中的N型多晶硅电阻或P型多晶硅电阻在冷端的一端与相邻的热电偶中的P型多晶硅电阻或N型多晶硅电阻在冷端的一端通过所述第三类金属连线连接。

11.根据权利要求10所述的热电堆传感器系统，其特征在于，每个所述热电堆结构还包括：

接触孔，位于所述第一类金属连线、所述第二类金属连线和所述第三类金属连线与所述热电偶中的P型多晶硅电阻和/或N型多晶硅电阻之间。

12.根据权利要求8所述的热电堆传感器系统，其特征在于，所述红外吸收薄膜包括依次堆叠的第一介质层、第二介质层和第三介质层，

其中，所述第一介质层位于所述P型多晶硅电阻下方，所述第二介质层位于所述P型多晶硅电阻和所述N型多晶硅电阻之间，所述第三介质层位于所述N型多晶硅上方。

13.根据权利要求8所述的热电堆传感器系统，其特征在于，所述红外吸收薄膜包括依次堆叠的第一介质层、第二介质层和第三介质层，

其中，所述第一介质层位于所述N型多晶硅电阻下方，所述第二介质层位于所述N型多晶硅电阻和所述P型多晶硅电阻之间，所述第三介质层位于所述P型多晶硅上方。

14.根据权利要求12或13所述的热电堆传感器系统，其特征在于，所述红外吸收薄膜还包括覆盖所述热电堆传感器的钝化层。

15.根据权利要求2所述的热电堆传感器系统，其特征在于，每个所述热电堆结构包括多个热电偶，所述多个热电偶通过串联、并联或者串并联的组合连接。

16.根据权利要求15所述的热电堆传感器系统，其特征在于，每个所述热电堆结构包括4个热电偶，每个所述第一悬臂梁包括2对P型多晶硅电阻和N型多晶硅电阻走线。

17.根据权利要求15所述的热电堆传感器系统，其特征在于，每个所述热电堆结构包括2个热电偶，每个所述第一悬臂梁包括1对P型多晶硅电阻和N型多晶硅电阻走线。

Images