CN103165581A - 测试结构、其制造方法、测试方法、以及mram阵列 - Google Patents

测试结构、其制造方法、测试方法、以及mram阵列 Download PDF

Info

Publication number
CN103165581A
CN103165581A CN201210111628XA CN201210111628A CN103165581A CN 103165581 A CN103165581 A CN 103165581A CN 201210111628X A CN201210111628X A CN 201210111628XA CN 201210111628 A CN201210111628 A CN 201210111628A CN 103165581 A CN103165581 A CN 103165581A
Authority
CN
China
Prior art keywords
test
mtj
transistor
mram
test structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210111628XA
Other languages
English (en)
Other versions
CN103165581B (zh
Inventor
高雅真
江典蔚
林春荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103165581A publication Critical patent/CN103165581A/zh
Application granted granted Critical
Publication of CN103165581B publication Critical patent/CN103165581B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

公开了测试结构、其制造方法、测试方法以及磁性随机存取存储器(MRAM)阵列。在一个实施例中，公开了测试结构。测试结构包括MRAM单元，其具有磁性隧道结(MTJ)和连接至MTJ的晶体管。测试结构包括连接在MTJ与晶体管之间的测试节点以及连接至测试节点的接触焊盘。

Description

测试结构、其制造方法、测试方法、以及MRAM阵列
技术领域
本发明涉及半导体领域，更具体地，涉及测试结构、其制造方法、测试方法、以及MRAM阵列。
背景技术
作为实例，在诸如个人计算机、蜂窝电话、数码相机、和其他电子设备的各种电子应用中使用半导体器件。通常通过在半导体衬底的上方顺次沉积绝缘或介电层、导电层、和半导体材料层以及使用光刻对各种材料层进行图样化以在其上形成电路部件和元件来制造半导体器件。
一些半导体器件包括用于存储信息的存储器件。半导体存储器件的近期开发为磁性随机存取存储器(MRAM)器件，其中，电子的旋转用于将“1”或“0”的存在表示为数字信息。MRAM器件包括在不同方向设置的导线(字线和位线)，例如在不同金属层中相互垂直。导线夹置包括用作磁性存储单元的磁性隧道结(MTJ)的电阻存储元件。MTJ包括通过薄绝缘隧道势垒分离的两个铁磁层。一个铁磁层为固定或钉扎层，另一个为当编程时通过改变磁极性来改变电阻状态的自由层。存储在MTJ中的数字信息通过检测MTJ的电阻状态来读取。
一种类型的MRAM器件为自旋传递扭矩(spin transfer torque)切换MRAM(STT-MRAM)，其中，局部磁环用于通过对MTJ的自由层的磁矩施加自旋扭矩来对MTJ进行编程。
发明内容
为解决上述问题，本发明提供了一种测试结构，包括：磁性随机存取存储器MRAM单元，包括磁性隧道结MTJ和连接至MTJ的晶体管；测试节点，连接在MTJ和晶体管之间；以及接触焊盘，连接至测试节点。
其中，晶体管包括双极结晶体管BJT或互补金属氧化物半导体CMOS器件。
其中，MRAM单元包括自旋传递扭矩(STT)切换MRAM单元。
其中，测试节点包括第一测试节点，进一步包括连接至MTJ的第二测试节点、连接至晶体管的栅极的第三测试节点、和连接至晶体管的源极或漏极的第四测试节点。
其中，晶体管设置在衬底的上方，以及其中，测试结构进一步包括连接至衬底的第五测试节点。
此外，还提供了一种MRAM阵列，包括根据权利要求5的测试结构。
其中，第二测试节点连接至MRAM阵列的位线，其中，第三测试节点连接至MRAM阵列的字线，以及其中，第四测试节点连接至MRAM阵列的选择线。
其中，字线设置在衬底的上方，其中，选择线设置在第一金属层中的字线的上方，其中，第一测试节点设置在第一金属层中，以及其中，位线设置在第一金属层上方设置的第二金属层中。
其中，MRAM阵列包括MRAM单元的多行和MRAM单元的多列，以及其中，测试结构的MRAM单元在MRAM阵列的MRAM单元的多行中的一行以及MRAM单元的多列中的一列中包括MRAM单元。
其中，MRAM阵列包括MRAM单元的多行和MRAM单元的多列，其中，MRAM阵列包括多个测试结构，以及其中，在MRAM单元的多列的每一列中包括多个测试结构中的一个。
此外，还提供了一种制造测试结构的方法，方法包括：在工件的上方形成多个磁性随机存取存储器MRAM单元，每个MRAM单元都包括磁性隧道结MTJ和连接至MTJ的晶体管；将测试节点连接至MTJ和晶体管之间的多个MRAM单元中的一个；将接触焊盘连接至测试节点。
其中，将接触焊盘连接至测试节点包括：在包括多个MRAM单元的半导体器件的表面上形成接触焊盘，以及将接触焊盘连接至MTJ和晶体管之间的连接件。
其中，将接触焊盘连接至MTJ和晶体管之间的连接件包括：在半导体器件的多个金属层中形成多个导电段和通孔。
其中，制造测试结构包括形成测试键。
此外，还提供了一种测试方法，包括：提供测试结构，测试结构包括磁性随机存取存储器MRAM单元，MRAM单元包括磁性隧道结MTJ和连接至MTJ的晶体管，测试结构包括连接在MTJ和晶体管之间的测试节点，其中，测试结构连接至位线、字线、和选择线并设置在衬底的上方；以及使用测试节点、位线、字线、选择线、和衬底中的至少两个的组合对测试结构的一部分执行测试。
其中，执行测试包括：确定MTJ和晶体管中至少一个的特性或者测量MTJ和晶体管中至少一个的性能。
其中，位线连接至MTJ，字线连接至晶体管的栅极，选择线连接至晶体管的源极或漏极，以及测试节点连接至晶体管的漏极或源极。
其中，执行测试包括：使用测试节点和位线对MTJ执行测试，以及其中，测试包括电阻-磁场RH循环测试和电流-电压IV曲线测试。
其中，执行测试包括：使用测试节点、字线、选择线、和衬底对晶体管执行测试，以及其中，测试包括电流-电压IV曲线测试。
其中，执行测试包括：使用位线、字线、选择线、和衬底对MTJ和晶体管执行测试，以及其中，测试包括电阻-磁场RH循环测试、用于MTJ的电流-电压IV曲线测试、或者用于晶体管的IV曲线测试。
附图说明
为了更加完整地理解本发明及其优点，现在结合附图进行以下描述，其中：
图1是根据本公开实施例的测试结构的示意图，其中，测试节点连接在MTJ和晶体管之间；
图2示出了形成在半导体器件的工件上方的图1所示测试结构的截面图；
图3是示出测试结构应用的根据实施例的MRAM单元阵列的示意图；
图4是示出可使用根据实施例的测试结构获得的磁阻场(RH)循环的示图；
图5是示出可使用根据另一实施例的测试结构获得的电流-电压(IV)曲线的示图；
图6是实施多个测试结构的根据另一实施例的MRAM阵列的示意图；以及
图7是示出根据实施例的测试方法的流程图。
除非另有指定，否则不同附图中的对应标号和符号通常表示对应部件。绘制附图以清楚地示出实施例的相关方面并且不需要按比例绘制。
具体实施方式
以下详细讨论各个实施例的制造和使用。然而，应该理解，本公开提供了许多可以在各种特定环境下具体化的可应用发明概念。所讨论的特定实施例仅仅是制造和使用的具体方式，并不用于限制本公开的范围以及不限制所附权利要求的范围。
本公开的实施例涉及用于MRAM阵列的测试结构和方法。本文将描述新颖的测试结构和测试方法以及用于MRAM阵列的设计。
首先，参照图1，示出了根据本公开实施例的测试结构100的示意图。测试结构100包括MRAM单元116。例如，MRAM单元116可以包括自旋传递扭矩(STT)切换MRAM单元，尽管可选地，例如，MRAM单元116可包括其他类型的磁性存储器件。测试结构100包括连接在MRAM单元116的MTJ 112和晶体管114之间的测试节点102(节点C)以及连接至测试节点102的接触焊盘148(参见图2)。
MRAM单元116包括MTJ 112和晶体管114(具有栅极G、源极S、和漏极D)。晶体管114可包括互补金属氧化物半导体(CMOS)器件或双极结晶体管(BJT)，尽管可选地，例如，晶体管114可包括其他类型的晶体管。例如，在单单元(uni-cell)MRAM设计中，晶体管114可包括与MTJ 112串联连接的选择晶体管。MTJ 112在一端连接至晶体管114的漏极D。MTJ 112的另一端连接至MRAM阵列152(图1中未示出，参见图3)的位线BL。晶体管114的源极S连接至MRAM阵列152的选择线SL，并且晶体管114的栅极G连接至MRAM阵列152的字线WL。
测试结构100的测试节点102在本文还被称为第一测试节点或节点C(附图中表示)。测试结构100包括：第二测试节点104，连接至位线BL和MTJ 112；以及第三测试节点106，连接至字线WL和晶体管114的栅极G。测试结构100包括：第四测试节点108，连接至选择线SL和晶体管114的源极S；以及第五测试节点110，连接至晶体管114的衬底P-sub或其上形成测试结构100的半导体器件(图1中未示出，参见图2)。
在一些实施例中，MTJ 112可以连接至晶体管114的源极S而不是漏极D(未示出)。在这些实施例中，晶体管114的漏极D连接至选择线SL，第一测试节点102连接至晶体管114的源极S，以及第四测试节点108连接至晶体管114的漏极D。
图2示出了形成在半导体器件118的工件120上方的图1的测试结构100的截面图。工件120包括衬底，其包括硅或其他半导体材料。多个导电部件形成在绝缘材料126内的工件120的上方。导电部件包括形成在金属层M1、V1、M2、V2、M3、V3、M4、V4、和M5中的通孔128a、128b、128c、128d、和128e以及绝缘材料126内的导线(导电段)130a、130b、130c、和130d。
绝缘材料126可包括多种绝缘材料层(未示出)，其中，蚀刻停止层(也没有示出)设置在绝缘材料层的一些或所有之间。例如，绝缘材料126可包括二氧化硅、未掺杂硅玻璃(USG)氧化物、或其他绝缘体，并且导线130a、130b、130c、和130d以及通孔128a、128b、128c、128d、和128e可包括铜、铜合金、或其他金属。可选地，绝缘材料126、导线130a、130b、130c、和130d以及通孔128a、128b、128c、128d、和128e可包括其他材料。
晶体管114下方工件120的一部分掺杂有P型材料，形成连接至测试结构100的第五测试节点110的P-sub衬底(参见图1)。晶体管114的源极S和漏极D区域形成在工件120中。栅极电介质124形成在晶体管114的沟道区域122的上方，以及栅极G形成在栅极电介质124的上方。在所示实施例中，如图所示，晶体管114的栅极G也是MRAM阵列(参见图3中的MRAM阵列152)的字线WL的一部分。例如，字线WL在图2所示示图中垂直纸张延伸，并且字线WL还连接至MRAM阵列152(参见图3)中的MRAM单元158的其他晶体管或包括其他晶体管的栅极G。根据本公开的实施例，测试结构100的第三测试节点106连接至字线WL。
用于MRAM阵列152的选择线SL形成在晶体管114上方设置的金属层M1中。测试结构100的第四测试节点108连接至选择线SL。选择线SL通过通孔128a连接至晶体管114的源极S。如图所示，第一测试节点102(节点C)也形成在金属层M1中。第一测试节点102包括导电部分130d，其通过通孔128b连接至晶体管114的漏极D。例如，通孔128a和128b可包括半导体材料、金属、或它们的组合或多层。
包括通孔层的金属层V1形成在金属层M1的上方，金属层M2形成在通孔V1的上方，包括通孔层的金属层V2形成在金属层M2的上方，以及金属层M3形成在通孔层V2的上方。例如，金属层M2和M3还可以包括形成在半导体器件118的其他区域中的导线(未示出)。
MTJ 112形成在诸如通孔层V4的上部金属层中的绝缘材料126内。MTJ 112包括：钉扎(pinned)层136和包括磁性材料的自由层132；以及隧道结134，包括设置在钉扎层136和自由层132之间的薄绝缘材料。MTJ112还包括：晶种接触140a，形成在绝缘材料138中，将MTJ 112接触至金属层M4中的导电段130c；以及底部电极140b，连接在钉扎层136和晶种接触140a之间。MTJ 112的顶部电极140c设置在自由层132的上方并通过晶种通孔140d连接至金属层M5中的位线BL。作为实例，晶种接触140a、底部电极140b、顶部电极140c、和晶种通孔140d可以包括诸如铜、铜合金、或其他金属的导电材料，尽管可选地还可以使用其他材料。位线BL连接至根据本公开实施例的测试结构100的第二测试节点104。
MTJ 112的其他侧(例如，图2中的底侧)通过金属层M4中的导电段130c、金属层V3中的通孔128e、金属层M3中的导电段130b、金属层V2中的通孔128d、金属层M2中的导电部分130a、和金属层V1中的通孔128c连接至第一测试节点102。
如阴影部分所示，第一测试节点102(节点C)通过连接至导电段144a的连接区域142(它们都设置在金属层M1中)、金属层V1中的通孔146a、金属层M2中的导电段144b、金属层V2中的通孔146b、金属层M3中的导电段144c、金属层V3中的通孔146c、金属层M4中的导电段144d、金属层V4中的通孔146d、金属层M5中的导电段144e和设置在半导体器件118的上表面层中的通孔146e而连接至半导体器件118的顶面150上设置的接触焊盘148(如阴影部分所示)。
注意，在其他区域中的半导体器件118的其他地方，还可以在金属层M1、V1、M2、V2、M3、V3、M4、V4、和M5中形成其他导电线/段和通孔(未示出)。作为实例，示出MRAM单元116的结构和布局以及金属层M1、V1、M2、V2、M3、V3、M4、V4、和M5，MRAM单元116的其他设计也可以包括本文所描述的测试结构100。作为一个实例，金属层M2和M3以及通孔层V1、V2和/或V3可以不包括在图2所示结构中。
可以探测测试结构100的第一测试节点102，以通过接触半导体器件118的顶面150上的接触焊盘148来测试MRAM单元116的多个部分。还可以在半导体器件118的顶面150上设置附加接触焊盘(未示出)，连接至位线BL、字线WL、选择线Sl、和衬底P-sub。例如，用于位线BL、字线WL、选择线Sl、和衬底P-sub的接触焊盘可用于测试MRAM单元116的多个部分，并且还可以在MRAM单元116的操作期间被使用。
图3是示出测试结构100的应用的根据实施例的MRAM单元116和158的阵列的示意图。在该实施例中，测试结构100在MRAM阵列152的中心区域包括MRAM单元116。位线BL、字线WL、和选择线SL用于在MRAM阵列152的读取和写入操作期间(例如，在MRAM阵列152的操作期间)选择和寻址MRAM单元116。然而，当针对晶片验收测试在制造半导体器件118之后使用测试结构100时，位线BL、字线WL、和选择线SL、以及还有衬底P-sub可用作且适合用作本公开的测试结构100的测试节点104、106、108、和110。MRAM阵列152中的其他MRAM单元158在该实施例中不包括测试结构100，并且不包括连接至测试结构102的接触焊盘148。
再次，通过设置在其上形成MRAM单元116的集成电路或半导体器件的表面上设置的接触焊盘(诸如连接至第一测试节点102(在图中没有示出用于测试节点104、106、108、和110的接触焊盘)的图2阴影所示接触焊盘148)可以接近测试节点102、104、106、108、和110。可以使用探测钉或探测针来接触接触焊盘以执行MTJ 112或晶体管114的性能和/或特性测试。接触焊盘还可以进行电接触以对MTJ 112和晶体管114二者执行测试，例如，测试整个MRAM单元116。
测试结构100包括测试键，其可用于使用不同的测试节点102、104、106、108和110组合将三种类型的器件性能测量作为选项来测试器件性能。例如，测试节点102、104、106、108和110的至少两个的组合可用于对测试结构100的MRAM单元116的部分或全部执行测试。表1示出了可针对可被测试的测试结构100的MRAM单元116的多个部分的三种选项(MTJ112、晶体管114、或者MTJ 112和晶体管114二者)使用测试结构100执行的一些可能测试。在表中表示可用于测试三种选项的测试节点102、104、106、108、和110。表格还表示可针对三种选项使用测试结构100执行的晶片验收测试(WAT)。
表1
Figure BDA0000153754990000081
图4是示出可使用根据实施例的测试结构100执行的RH循环测试的结果的示图154。通过测试得到的RH循环示图154示出了被测试器件(诸如MTJ 112或者MTJ 112和晶体管114二者)的阻抗的场切换结果。MTJ 112或者MTJ 112和晶体管114二者显示出作为磁场H的函数的磁滞，其在示图154中被示为电阻-磁场循环(RH循环)。磁场H的范围被应用于被测试的MRAM单元116的部分，并且针对每个磁场H测量并绘制阻抗以获得示图154。
图5是示出可使用根据另一实施例的测试结构100执行的IV曲线测试的示图156。电压电平的范围被应用于被测试的测试结构100(诸如MTJ112、晶体管114、或者MTJ 112和晶体管114二者)的MRAM单元116的一部分，然后针对每个电压电平测量和绘制电流以获得示图156。
例如，图4和图5所示的示图154和156在向半导体器件118的设计工程师以及向半导体器件118的末端用户表征参数和运行MRAM单元116的过程中是有用的。测试结构100可用于确定根据本公开实施例的MTJ112、晶体管114、或者MTJ 112和晶体管114二者的特性或测量性能。测试结构100的MRAM单元116的每个部件112或114可针对不同的参数具有其自身的变化，其对于确定来说是有用的且可以使用测试结构100来确定。例如，可以在晶片制造之后执行测试。
在一些实施例中，如图3所示，包括附加测试节点102和MRAM单元116的单个测试结构100包括在MRAM阵列152中。可选地，如图6所示，本文描述的测试节点102和测试结构100可以在MRAM阵列152的两个或多个行或列中实施，其示出了在MRAM阵列152中实施的本公开的另一实施例。一个测试结构100形成在MRAM单元116和158的每一列中，例如在MRAM阵列152的一行中。在该实施例中，MRAM阵列152的其他行不包括测试结构100，并且其他行包括MRAM单元158。
换句话说，MRAM阵列152包括MRAM单元116和158的多行和多列。单个测试结构100可以包括在MRAM单元116的多列的每一列中，其中，测试结构100在列中包括MRAM单元116。可选地，根据其他实施例，测试结构100可以包括在MRAM单元116的多列的两列或更多列中(例如，不是所有列)。
本公开的实施例还包括制造测试结构100的方法。该方法包括：在工件的上方形成多个MRAM单元116和158，每个MRAM单元116和158都包括MTJ 112和连接至MTJ 112的晶体管114。该方法包括：当制造MRAM阵列152时，连接MRAM阵列152中的至少一个MRAM单元116的MTJ 112和晶体管114之间的测试节点102。再次参照图2，该方法还包括：通过在包括多个MRAM单元116和158的半导体器件118的表面150上形成接触焊盘148，将接触焊盘148连接至MTJ 112和晶体管114之间的测试节点102。接触焊盘148连接至MTJ 112和晶体管114之间的连接。例如，在图2中，在MRAM单元116中包括测试节点102之前，导电段130c、130b、130a和130d以及通孔128e、128d、128c、和128b的堆叠将MTJ 112连接至晶体管114的漏极D并用作MTJ 112和晶体管114之间的连接。通过包括测试节点102(节点C)，金属层M1中的导电段130d用作测试节点102，其连接至连接区域142以及多个金属层M1、V1、M2、V2、M3、V3、M4、V4、和M5中的导电段144a、144b、144c、144d、和114e和通孔146a、146b、146c、146d、和146e的堆叠(将测试节点102连接至接触焊盘148)。
图7是示出根据实施例的测试方法的流程图160。首先，提供测试结构100(步骤162)，其包括具有连接至晶体管114的MTJ 112的MRAM单元116以及连接在MRAM单元116的MTJ 112和晶体管114之间的测试节点102。测试结构100的MRAM单元116连接至位线BL、字线WL、和选择线SL，并且MRAM单元116设置在衬底120的上方。该方法包括：使用测试节点102、位线BL、字线WL、选择线SL、和衬底P-sub中的至少两个的组合对测试结构100的至少一部分执行测试(步骤164)。
本公开的实施例包括测试结构100、其制造方法和测试方法。本公开的实施例还包括MRAM阵列152，其包括本文所描述的新颖测试结构100。
本公开实施例的优点包括提供包括附加测试接待你102的新颖的测试结构100和MRAM阵列152，有利地提供测量测试结构100的MRAM单元116的不同部件的能力。测试结构100是新颖的测试键设计，其提供进行嵌入式MRAM测试和测量的能力。测试结构100包括单个测试键，其可以用于通过使用不同的测试节点选项确定MTJ 112、晶体管114、或二者的多种器件性能测量。用于MRAM单元116的对应部件的相关数据可以使用新颖的测试结构100。例如，可以使用嵌入式测试结构100直接测试和评价MTJ 112和晶体管114特性的变化的影响。通过在现有的金属层设计中增加附加布线，新颖的测试结构100和方法容易地在用于MRAM单元116和阵列152的制造工艺流程中实施。
根据本公开的一个实施例，测试结构包括MRAM单元，其包括MTJ和连接至MTJ的晶体管。测试结构包括连接在MTJ与晶体管之间的测试节点以及连接至测试节点的接触焊盘。
根据另一实施例，制造测试结构的方法包括：在工件的上方形成多个MRAM单元，每个MRAM单元都包括MTJ和连接至MTJ的晶体管。该方法包括：将测试节点连接至多个MRAM单元的至少一个的MTJ和晶体管之间的多个MRAM单元中的一个；以及将接触焊盘连接至测试节点。
根据又一实施例，一种测试方法，包括：提供测试结构，测试结构包括MRAM单元，MRAM单元包括MTJ和连接至MTJ的晶体管。测试结构包括连接在MTJ和晶体管之间的测试节点。测试结构连接至位线、字线和选择线并设置在衬底的上方。该方法包括：使用测试节点、位线、字线、选择线和衬底中的至少两个的组合在测试结构的一部分上执行测试。
尽管详细描述了示例性实施例和它们的特征，但应该理解，在不背离由所附权利要求定义的公开的精神和范围的情况下，可以进行各种改变、替换和变化。例如，本领域的技术人员可以容易地理解可以改变本文所述许多特征、功能、工艺和材料，同时保持在本公开的范围之内。此外，本申请的范围不限于说明书中描述的工艺、机器、制造、物质组成、装置、方法和步骤的特定实施例。本领域的技术人员应该容易地从公开中理解，可以根据公开利用现有或稍后开发的执行与本文所描述对应实施例基本相同的功能或实现基本相同的结果的工艺、机器、制造、物质组成、装置、方法和步骤。因此，所附权利要求用于在它们的范围内包括这些工艺、机器、制造、物质组成、装置、方法或步骤。

Claims (10)

1.一种测试结构，包括：
磁性随机存取存储器MRAM单元，包括磁性隧道结MTJ和连接至所述MTJ的晶体管；
测试节点，连接在所述MTJ和所述晶体管之间；以及
接触焊盘，连接至所述测试节点。
2.根据权利要求1所述的测试结构，其中，所述晶体管包括双极结晶体管BJT或互补金属氧化物半导体CMOS器件。
3.根据权利要求1所述的测试结构，其中，所述MRAM单元包括自旋传递扭矩(STT)切换MRAM单元。
4.根据权利要求1所述的测试结构，其中，所述测试节点包括第一测试节点，进一步包括连接至所述MTJ的第二测试节点、连接至所述晶体管的栅极的第三测试节点、和连接至所述晶体管的源极或漏极的第四测试节点。
5.根据权利要求4所述的测试结构，其中，所述晶体管设置在衬底的上方，以及其中，所述测试结构进一步包括连接至所述衬底的第五测试节点。
6.一种MRAM阵列，包括根据权利要求5所述的测试结构。
7.根据权利要求6所述的MRAM阵列，其中，所述第二测试节点连接至所述MRAM阵列的位线，其中，所述第三测试节点连接至所述MRAM阵列的字线，以及其中，所述第四测试节点连接至所述MRAM阵列的选择线。
8.根据权利要求7所述的MRAM阵列，其中，所述字线设置在所述衬底的上方，其中，所述选择线设置在第一金属层中的所述字线的上方，其中，所述第一测试节点设置在所述第一金属层中，以及其中，所述位线设置在所述第一金属层上方设置的第二金属层中。
9.一种制造测试结构的方法，所述方法包括：
在工件的上方形成多个磁性随机存取存储器MRAM单元，每个MRAM单元都包括磁性隧道结MTJ和连接至所述MTJ的晶体管；
将测试节点连接至所述MTJ和所述晶体管之间的多个MRAM单元中的一个；
将接触焊盘连接至所述测试节点。
10.一种测试方法，包括：
提供测试结构，所述测试结构包括磁性随机存取存储器MRAM单元，所述MRAM单元包括磁性隧道结MTJ和连接至所述MTJ的晶体管，所述测试结构包括连接在所述MTJ和所述晶体管之间的测试节点，其中，所述测试结构连接至位线、字线、和选择线并设置在衬底的上方；以及
使用所述测试节点、所述位线、所述字线、所述选择线、和所述衬底中的至少两个的组合对所述测试结构的一部分执行测试。
CN201210111628.XA 2011-12-16 2012-04-16 测试结构、其制造方法、测试方法、以及mram阵列 Active CN103165581B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/328,953 2011-12-16
US13/328,953 US8750031B2 (en) 2011-12-16 2011-12-16 Test structures, methods of manufacturing thereof, test methods, and MRAM arrays

Publications (2)

Publication Number Publication Date
CN103165581A true CN103165581A (zh) 2013-06-19
CN103165581B CN103165581B (zh) 2016-06-01

Family

ID=48588542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210111628.XA Active CN103165581B (zh) 2011-12-16 2012-04-16 测试结构、其制造方法、测试方法、以及mram阵列

Country Status (2)

Country Link
US (1) US8750031B2 (zh)
CN (1) CN103165581B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811372A (zh) * 2014-03-07 2014-05-21 上海华虹宏力半导体制造有限公司 晶体管的测试结构以及测试方法
CN104464824A (zh) * 2013-09-17 2015-03-25 中芯国际集成电路制造(北京)有限公司 存储阵列中的mos管阈值电压的测试方法
CN105513629A (zh) * 2014-10-17 2016-04-20 中芯国际集成电路制造(上海)有限公司 用于测量sram的上拉或下拉器件的阈值电压的方法和电路
CN105575422A (zh) * 2014-10-17 2016-05-11 中芯国际集成电路制造(上海)有限公司 用于测量sram的传输门器件的阈值电压的方法和电路
CN106683708A (zh) * 2016-11-17 2017-05-17 武汉新芯集成电路制造有限公司 一种测试3dnand字线电阻的方法
CN106876423A (zh) * 2015-09-30 2017-06-20 台湾积体电路制造股份有限公司 集成有磁性隧道结的半导体结构及其制造方法
CN108231615A (zh) * 2016-12-15 2018-06-29 台湾积体电路制造股份有限公司 确定集成芯片上的受监测层的特性的方法
WO2020258822A1 (zh) * 2019-06-28 2020-12-30 浙江驰拓科技有限公司 测试结构与测试方法
WO2021036446A1 (zh) * 2019-08-30 2021-03-04 浙江驰拓科技有限公司 测试结构和测试方法
CN113644003A (zh) * 2021-08-10 2021-11-12 致真存储(北京)科技有限公司 一种已图形化的磁性隧道结晶圆的磁阻测试结构及其使用方法
CN113678005A (zh) * 2019-04-04 2021-11-19 科磊股份有限公司 测量测试样本的电性质的方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9449892B2 (en) * 2014-09-04 2016-09-20 Kabushiki Kaisha Toshiba Manufacturing method of magnetic memory device
WO2017052561A1 (en) * 2015-09-24 2017-03-30 Intel Corporation Memory with high overlay tolerance
US10410735B1 (en) * 2017-02-23 2019-09-10 Pdf Solutions, Inc. Direct access memory characterization vehicle
KR20180122771A (ko) * 2017-05-04 2018-11-14 에스케이하이닉스 주식회사 전자 장치
CN112259153B (zh) * 2019-07-22 2022-06-24 中电海康集团有限公司 Mram阵列的测试电路
CN112259152B (zh) * 2019-07-22 2022-06-24 中电海康集团有限公司 Mram阵列的测试电路
CN112259151B (zh) * 2019-07-22 2022-06-24 中电海康集团有限公司 Mram阵列的测试电路
CN112165614B (zh) * 2020-09-28 2023-06-02 成都微光集电科技有限公司 Cmos图像传感器测试系统及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1317797A (zh) * 2000-02-04 2001-10-17 惠普公司 磁－电阻性存储器阵列的自测试
CN1414619A (zh) * 2001-10-25 2003-04-30 惠普公司 测试阵列与测试存储阵列的方法
CN1866395A (zh) * 2004-12-03 2006-11-22 三星电子株式会社 磁存储器件及其控制和制造方法
US20070247940A1 (en) * 2006-04-24 2007-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. High speed sensing amplifier for an mram cell
CN102282622A (zh) * 2009-01-29 2011-12-14 高通股份有限公司 磁性随机存取存储器(mram)的原位电阻测量

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8363457B2 (en) * 2006-02-25 2013-01-29 Avalanche Technology, Inc. Magnetic memory sensing circuit
US7750421B2 (en) * 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
US8130535B2 (en) * 2009-09-01 2012-03-06 Qualcomm Incorporated Flexible word-line pulsing for STT-MRAM
US8587982B2 (en) * 2011-02-25 2013-11-19 Qualcomm Incorporated Non-volatile memory array configurable for high performance and high density

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1317797A (zh) * 2000-02-04 2001-10-17 惠普公司 磁－电阻性存储器阵列的自测试
CN1414619A (zh) * 2001-10-25 2003-04-30 惠普公司 测试阵列与测试存储阵列的方法
CN1866395A (zh) * 2004-12-03 2006-11-22 三星电子株式会社 磁存储器件及其控制和制造方法
US20070247940A1 (en) * 2006-04-24 2007-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. High speed sensing amplifier for an mram cell
CN102282622A (zh) * 2009-01-29 2011-12-14 高通股份有限公司 磁性随机存取存储器(mram)的原位电阻测量

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104464824A (zh) * 2013-09-17 2015-03-25 中芯国际集成电路制造(北京)有限公司 存储阵列中的mos管阈值电压的测试方法
CN104464824B (zh) * 2013-09-17 2017-12-01 中芯国际集成电路制造(北京)有限公司 存储阵列中的mos管阈值电压的测试方法
CN103811372B (zh) * 2014-03-07 2016-08-24 上海华虹宏力半导体制造有限公司 晶体管的测试结构以及测试方法
CN103811372A (zh) * 2014-03-07 2014-05-21 上海华虹宏力半导体制造有限公司 晶体管的测试结构以及测试方法
CN105513629A (zh) * 2014-10-17 2016-04-20 中芯国际集成电路制造(上海)有限公司 用于测量sram的上拉或下拉器件的阈值电压的方法和电路
CN105575422A (zh) * 2014-10-17 2016-05-11 中芯国际集成电路制造(上海)有限公司 用于测量sram的传输门器件的阈值电压的方法和电路
CN105513629B (zh) * 2014-10-17 2018-09-21 中芯国际集成电路制造(上海)有限公司 用于测量sram的上拉或下拉器件的阈值电压的方法和电路
CN105575422B (zh) * 2014-10-17 2018-09-21 中芯国际集成电路制造(上海)有限公司 用于测量sram的传输门器件的阈值电压的方法和电路
CN106876423B (zh) * 2015-09-30 2019-12-10 台湾积体电路制造股份有限公司 集成有磁性隧道结的半导体结构及其制造方法
CN106876423A (zh) * 2015-09-30 2017-06-20 台湾积体电路制造股份有限公司 集成有磁性隧道结的半导体结构及其制造方法
CN106683708A (zh) * 2016-11-17 2017-05-17 武汉新芯集成电路制造有限公司 一种测试3dnand字线电阻的方法
CN108231615A (zh) * 2016-12-15 2018-06-29 台湾积体电路制造股份有限公司 确定集成芯片上的受监测层的特性的方法
CN108231615B (zh) * 2016-12-15 2022-02-18 台湾积体电路制造股份有限公司 确定集成芯片上的受监测层的特性的方法
CN113678005A (zh) * 2019-04-04 2021-11-19 科磊股份有限公司 测量测试样本的电性质的方法
CN113678005B (zh) * 2019-04-04 2023-01-13 科磊股份有限公司 测量测试样本的电性质的方法
WO2020258822A1 (zh) * 2019-06-28 2020-12-30 浙江驰拓科技有限公司 测试结构与测试方法
WO2021036446A1 (zh) * 2019-08-30 2021-03-04 浙江驰拓科技有限公司 测试结构和测试方法
CN113644003A (zh) * 2021-08-10 2021-11-12 致真存储(北京)科技有限公司 一种已图形化的磁性隧道结晶圆的磁阻测试结构及其使用方法

Also Published As

Publication number Publication date
US8750031B2 (en) 2014-06-10
US20130155759A1 (en) 2013-06-20
CN103165581B (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
CN103165581B (zh) 测试结构、其制造方法、测试方法、以及mram阵列
US8953361B2 (en) Stack memory apparatus
CN108417236B (zh) 垂直型半导体器件及其制造方法和操作方法
JP5477371B2 (ja) 半導体記憶装置及びその製造方法
US20050073879A1 (en) MRAM array having a segmented bit line
TWI749377B (zh) 積體晶片、記憶體單元及其操作方法
US20190229264A1 (en) Conductive bridge random access memory (cbram) devices with low thermal conductivity electrolyte sublayer
WO2016048317A1 (en) Strain assisted spin torque switching spin transfer torque memory
JP2011519165A (ja) Ｓｔｔｍｒａｍ磁気トンネル接合アーキテクチャおよび集積化
CN104752456A (zh) 用于改进的rram可靠性的金属线连接件、包括它的半导体布置及其制造方法
TW201448172A (zh) 具有矽穿中介層／矽穿孔應用之非揮發性記憶體設備
TW202107104A (zh) 測量測試樣本之電性的方法
Banno et al. Low-power crossbar switch with two-varistor selected complementary atom switch (2V-1CAS; via-switch) for nonvolatile FPGA
JP2004274043A (ja) 埋込型の磁気トンネル接合メモリセルおよびその作製／使用方法
TW202236709A (zh) 記憶體元件
US11295995B2 (en) Testing SRAM structures
US20200212105A1 (en) Asymmetric selector element for low voltage bipolar memory devices
TW202130979A (zh) 利用非揮發性記憶體元件進行晶片上溫度感測
US20100019220A1 (en) Phase change random access memory device, method of fabricating the same, and method of operating the same
US10897006B2 (en) Magnetic memory device and method for manufacturing the same
TW201407762A (zh) 側壁二極體驅動裝置及使用此種裝置的記憶體
US9318180B2 (en) MRAM wtih metal gate write conductors
KR20150037866A (ko) 네거티브 미분 저항 물질을 갖는 메모리에서의 저장
TW201709367A (zh) 用於低功率非揮發絲切換器的熱管理結構
JP2017037689A (ja) 半導体装置およびスイッチセルの書き換え方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant