TW201709367A - 用於低功率非揮發絲切換器的熱管理結構 - Google Patents

用於低功率非揮發絲切換器的熱管理結構 Download PDF

Info

Publication number
TW201709367A
TW201709367A TW105116666A TW105116666A TW201709367A TW 201709367 A TW201709367 A TW 201709367A TW 105116666 A TW105116666 A TW 105116666A TW 105116666 A TW105116666 A TW 105116666A TW 201709367 A TW201709367 A TW 201709367A
Authority
TW
Taiwan
Prior art keywords
layer
heat
thermal
resistance
array
Prior art date
Application number
TW105116666A
Other languages
English (en)
Inventor
艾利潔 卡波夫
普瑞斯韓特 馬吉
尼洛依 穆可吉
拉維 皮拉瑞斯提
烏戴 沙
布萊恩 道爾
羅伯特 喬
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201709367A publication Critical patent/TW201709367A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8616—Thermal insulation means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/008—Write by generating heat in the surroundings of the memory material, e.g. thermowrite
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays

Landscapes

  • Semiconductor Memories (AREA)

Abstract

熱束縛塊層或熱邊界薄膜堆疊形成於熱輔助活性層及關聯電極之間以侷限此轉變熱於熱輔助裝置(例如，於非揮發記憶體中使用的特定類型電阻切換單元及選擇器元件)中的活性層。較佳的是，熱束縛層或熱邊界堆疊為導電，而為熱絕緣或反射。熱束縛層使用塊吸收及重發射以束縛熱。材料可包含，但不限於，有6族元素的硫屬化物。熱邊界堆疊使用從介面的反射以束縛熱，且可包含薄膜層，如1至5單層這樣薄。熱邊界堆疊的有效性依堆疊的層之間的熱阻抗不匹配而定，表現選擇性用於熱邊界堆疊組件的熱絕緣塊材料。

Description

用於低功率非揮發絲切換器的熱管理結構
此處所述的實施方式一般關於基於薄膜的切換器，其操作為重覆改變電阻於至少二值之間，且特別是使用熱以幫助電阻改變的至少之一。
有高導電性及低導熱性的熱束縛層侷限熱於熱輔助電阻切換器(RS)單元(例如非揮發記憶體單元)的可切換層內，使得涉及焦耳熱的切換過程消耗較少電功率。相同的方法可減少在需要熱活化的此種選擇器的活性期間的功率消耗(不是所有選擇器使用熱)。
電阻切換NVM(非揮發記憶體)，亦被稱為ReRAM或RRAM，係對於快閃記憶體或非揮發記憶體的其它基於電荷儲存的形式而言是可能的替代品。回應於訊號，例如施加的電、磁、熱、化學、光學或其組合的刺激，電阻切換單元重覆改變它們的電阻於至少二可區別的值之間。在沒有電阻改變刺激，且即使沒有供應電源，單 元維持它上次程式化的電阻，使其可用作靜態、或非揮發的記憶體元件。
於最簡單的情況，單元於二電阻值之間切換，低電阻狀態(LRS)及高電阻狀態(HRS)。此種單元可由指定一狀態為「邏輯零」且其它為「邏輯一」儲存資料的一位元。單元由施加於或高於寫入臨界強度的寫入訊號(例如，電壓、電流、熱、光等)而被寫入(它的電阻被改變)。單元由施加低於寫入臨界強度的電壓(或電流)，量測輸出電流(或電壓)且應用歐姆定率(R=V/I，其中R為電阻，V為電壓，且I為電流)，而被讀取(它的電阻被感測而未被改變)。
單元可被重複切換於多於二電阻狀態之間已被展示。此單元可儲存資料的複數位元。
雖然NVM是電阻切換單元的領導應用，單元亦可用於其它切換應用；例如，作為臨界切換器或邏輯單元，其當裝置的供電切斷且供電備份時維持它的狀態。
電阻切換模式的一些非限制性的例子包含導電金屬原子的重分配於其它的絕緣介質中，改變介質的離子內含的氧化還原反應，改變材料的相或結晶的程度，或改變鐵磁特性。電阻切換設計的許多類型及機制具有它們自己的名字及縮寫，且一些作者將特定的基模視為不同，它們稱為「ReRAM」或「RRAM」。為了此處的說明目的，「電阻切換」、「電阻可切換」及「RS」是可交換的且表示任意可重覆的或可逆的電阻改變(即，它們排除不 可逆的改變，例如發生於熔絲或反熔絲的電破壞)。「RS-NVM」意指於選擇的單獨記憶體元件或單元中的基於重覆的或可逆的誘發電阻改變的非揮發記憶體。
可靠的及敏感的材料對於RS-NVM表現是關鍵。唯，有時在敏感性及可靠信之間有一些取捨，因為敏感的材料可對於切換訊號之外的其它的刺激敏感。熱問題通常是憂慮的原因，當記憶體單元的密度增加且記憶體陣列設置較接近於處理器邏輯陣列時更是如此。但一些種類的切換使用熱。於一些相改變及熱化學切換中，熱可為主宰切換刺激。此外，於氧化還原、價改變、結晶改變及金屬遷移單元中，一些類型的電切換可由區域熱輔助；亦即，於較高的溫度的切換消耗較少電功率或具有一些其它優點。
因此，於RS-NVM單元中，以及它們附近的組件(例如二極體、電晶體、其它切換器及RS-NVM陣列中的其它單元)存在對於控制熱條件的需求。對於意欲的功能是必要或有利的，熱最好係足夠的，然而較佳的是它不要超過或無法控制，使得其它組件或整體裝置的表現被妥協。於低功率操作減少熱散發的量。
102‧‧‧電流水平
112‧‧‧電流水平
122‧‧‧轉變
132‧‧‧轉變
204‧‧‧RS組件
206‧‧‧二極體
226‧‧‧選擇器
236‧‧‧RS元件
301‧‧‧字線
303‧‧‧位元線
304‧‧‧RS元件
305‧‧‧電路共同端
401‧‧‧字線
403‧‧‧位元線
404‧‧‧RS元件
502‧‧‧控制器晶片
504‧‧‧處理邏輯
505‧‧‧匯流排
506‧‧‧記憶體晶片
508‧‧‧NVM
518‧‧‧NVM
524‧‧‧處理邏輯
528‧‧‧NVM
602‧‧‧電極
604‧‧‧電極
606‧‧‧RS層
606b‧‧‧可切換層
606c‧‧‧可切換層
608d‧‧‧導體
608e‧‧‧導體
612‧‧‧電極
614‧‧‧電極
616‧‧‧可切換層
618‧‧‧離子
618b‧‧‧導體
618c‧‧‧導體
701‧‧‧熱
703‧‧‧熱
704‧‧‧電極
705‧‧‧熱
706‧‧‧RS層
707‧‧‧箭頭
707a‧‧‧線段
707b‧‧‧線段
707c‧‧‧線段
710‧‧‧熱束縛層
801‧‧‧白三角形
802‧‧‧線
803‧‧‧黑三角形
804‧‧‧線
806‧‧‧線
808‧‧‧線
901‧‧‧基板
902‧‧‧電極
904‧‧‧電極
904i‧‧‧電極
906‧‧‧電阻可切換層
910a‧‧‧熱束縛層
910b‧‧‧熱束縛層
910c‧‧‧熱束縛層
910i‧‧‧熱束縛層
902s‧‧‧源電極
910s‧‧‧熱束縛層
914‧‧‧電極
916‧‧‧選擇器
918‧‧‧導體
918d‧‧‧摻雜物
1001‧‧‧熱源
1003‧‧‧熱
1004‧‧‧電極
1005‧‧‧熱
1006‧‧‧RS層
1007‧‧‧箭頭
1007a‧‧‧線段
1007b‧‧‧線段
1010‧‧‧堆疊
1010a‧‧‧薄膜
1010b‧‧‧薄膜
1010c‧‧‧薄膜
1010d‧‧‧薄膜
1011‧‧‧部分
1030‧‧‧熱邊界表面
1100‧‧‧中介物
1102‧‧‧第一基板
1104‧‧‧第二基板
1106‧‧‧BGA
1108‧‧‧金屬互連
1110‧‧‧通孔
1112‧‧‧TSV
1114‧‧‧嵌入裝置
1200‧‧‧電腦裝置
1202‧‧‧積體電路晶粒
1204‧‧‧處理器
1206‧‧‧晶粒上記憶體
1208‧‧‧通訊晶片
1210‧‧‧揮發性記憶體
1212‧‧‧非揮發性記憶體
1214‧‧‧GPU
1216‧‧‧數位訊號處理器
1220‧‧‧晶片組
1222‧‧‧天線
1224‧‧‧顯示器
1226‧‧‧觸控螢幕控制器
1228‧‧‧電池
1232‧‧‧移動共處理器或感測器
1234‧‧‧喇叭
1236‧‧‧相機
1238‧‧‧輸入裝置
1240‧‧‧大量儲存裝置
1242‧‧‧密碼處理器
圖1係雙極RS-NVM類型的單元的I-V曲線的例子。
圖2A至2D係RS單元示意圖的非限制例 子。
圖3係使用電晶體作為選擇器的記憶體陣列的部分的簡化的示意圖。
圖4係較少電阻的交叉桿記憶體陣列的簡化實體圖。
圖5A至5C係連接的、嵌入的及分散的NVM的方塊圖。
圖6A至6G係概念地描述電阻切換現象的一些例子。
圖7A及7B概念地描述在有及沒有熱管理層的RS單元的可切換層及電極中的熱流動。
圖8係在金屬氧化物絲RS-NVM單元的例子中的溫度對電流的圖。
圖9A及9B係有熱束縛層的RS薄膜堆疊的例子。
圖10描述使用熱邊界效應取代或額外於塊狀材料特性的熱束縛薄膜堆疊。
圖11描述包含一或更多本發明的實施方式的中介物。
圖12係可包含一些組件的電腦裝置的例子的方塊圖。
【發明內容及實施方式】 定義
在本文件中的以下的詞語具有以下的意思：
"1T1R"：一電晶體一電阻器。
"非晶"：結晶度低於30%。
"結晶"：結晶度大於30%。
"分散"：非相互鄰接但具有相似的結構及功能。
"摻雜"0添加另外的材料，其作為少於約20%的完成的組成。
"導電"：電阻小於1Ω*cm。
"電絕緣"：電阻大於1e4Ω*cm。
"嵌入"：形成在相同晶片上作為至少一模組，其執行不同功能。
"eNVM"：嵌入非揮發記憶體。
"絲"：穿過絕緣材料的導電通道。
"I-V"：電流對電壓。
"層"：一或更多薄膜層。
"非揮發"：經過電源關閉及電源開啟保留可操作狀態，例如，當它的周圍結構係電源開啟或電源切斷，非揮發電阻切換單元可維持它的電阻於10%之內。
"NVM"：非揮發記憶體。
"RAM"：隨機存取記憶體。
"SoC"：系統單晶片。
"堆疊"：二或更多薄膜層。
"切換"：在至少二狀態之間的與轉變相關的特 徵的控制的、重覆的改變。
"導熱"：熱傳導率大於10W/(m°K)。
"熱絕緣"：熱傳導率小於5W/(m°K)。
RS-NVM單元的電響應。
圖1係對於通用雙極RS-NVM類型的單元的I-V曲線的例子。一些價改變、電化學金屬處理及靜電/電子RS單元係雙極。曲線顯示遲滯；對於給定輸入電流的它的輸出電壓依RS於低電阻狀態(LRS，以白三角形標示)或高電阻狀態(HRS，以黑三角形標示)而定。電流水平102，其觸發從HRS至LRS的轉變122，被認為是「設定」電流，而電流水平112觸發從LRS至HRS的轉變132，被認為是「重設」電流。
於使用RS元件的電阻隨機存取記憶體(ReRAM)技術領域，此I-V曲線可以許多方式改變。設定電流102及重設電流112可不同。LRS及HRS曲線斜率及形狀之間的關係亦可改變。設定及重設跳躍122及132可為更長或更短，或可不需要為直線。一些曲線不對稱於起始點。為了清楚，僅顯示對於各單元的二可重覆電阻狀態，但一些單元可於三、四、或更多狀態之間切換。唯，一旦此簡化曲線被理解，變化可以視覺化。此外，曲線形狀係非本文件的熱管理方法的表現中的必要因子。
包含薄膜電阻的一些實施方式的上下文
複數電晶體，例如金屬氧化物半導體場效電 晶體(MOSFET或簡稱MOS電晶體)，可被製造於基板上。於本發明的多樣的實施例，MOS電晶體可為平面電晶體、非平面電晶體或兩者的組合。非平面電晶體包含FinFET電晶體，例如雙閘極電晶體及三閘極電晶體，以及卷繞或全環繞閘極電晶體，例如奈米帶及奈米線電晶體。雖然此處所述的實施例可僅描述平面電晶體，應注意的是本發明亦可使用非平面電晶體實現。
各MOS電晶體包含形成為至少二層的閘極堆疊，閘極介電層及閘極電極層。閘極介電層可包含一層或層的堆疊。一或更多層可包含氧化矽、二氧化矽(SiO2)及/或高介電常數(high-k)介電材料。高介電常數介電材料可包含元素，例如鉿、矽、氧、鈦、鉭、鑭、鋁、鋯、鋇、鍶、釔、鉛、鈧、鈮和鋅。可用於閘極介電層中的高介電常數材料的例子包含，但不限於，氧化鉿、氧化鉿矽、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭氧化物和鈮酸鉛鋅。於一些實施方式，當使用高介電常數材料時，退火製程可實施於閘極介電層上以增進它的品質。
閘極電極層形成於閘極介電層上且可由至少一P型功函數金屬或N型功函數金屬組成，依電晶體要作為PMOS或NMOS電晶體而定。於一些實施例，閘極電極層可由二或更多金屬層的堆疊組成，其中一或更多金屬層係功函數金屬層且至少一金屬層係填充金屬層。
對於PMOS電晶體，可用於閘極電極的金屬包含，但不限於，釕、鈀、鉑、鈷、鎳及導電金屬氧化物，例如，氧化釕。P型金屬層會致能有功函數於約4.9eV至約5.2eV之間的PMOS閘極電極的形成。對於NMOS電晶體，用於閘極電極的金屬包含，但不限於，鋯、鋯、鈦、鉭、鋁、這些金屬的合金和這些金屬的碳化物，例如碳化鉿、碳化鋯、碳化鈦、碳化鉭和碳化鋁。N型金屬層會致能有功函數於約3.9eV至約4.2eV之間的NMOS閘極電極的形成。
於一些實施例，閘極電極可由“U”型結構組成，其包含與實質平行於基板的表面的底部分及實質垂直於基板的頂表面的二側壁部分。於另一實施方式，形成閘極電極的至少一金屬層可簡單地為平面層，其實質平行於基板的頂表面且不包含實質垂直於基板的頂表面的側壁部分。於本發明的更多實施例，閘極電極可由U型結構及平面、非U型結構的組合組成。例如，閘極電極可由形成於一或更多平面、非U型層上的一或更多U型金屬層組成。
於本發明的一些實施例，一對側壁間隔物可形成於閘極堆疊的相對側上而托架閘極堆疊。側壁間隔物可由材料形成，例如氮化矽、氧化矽、碳化矽、摻雜有碳的氮化矽、和氮氧化矽。用於形成側壁間隔物的製程係所屬技術領域中可知的，且一般包含沉積及蝕刻製程步驟。於另外實施例，可使用複數間隔物對，例如，二對、三對 或四對側壁間隔物可形成於閘極堆疊的相對側上。
如所屬技術領域中可知的，源極及汲極區域形成於基板中，鄰接於各MOS電晶體的閘極堆疊。源極及汲極區域一般使用植入/擴散製程或蝕刻/沉積製程形成。於較前的製程，摻雜物，例如硼、鋁、銻、磷或砷，可被離子佈植進入基板以形成源極及汲極區域。典型地，在離子佈植製程後，退火製程活化摻雜物且造成它們進一步擴散進入基板。於之後的製程，基板可首先被蝕刻以形成凹陷於源極及汲極區域的位置。磊晶沉積製程可之後被實施而以用於製造源極及汲極區域的材料填充凹陷。於一些實施例，源極及汲極區域可使用矽合金，例如矽鍺或碳化矽製造。於一些實施例，磊晶沉積的矽合金可以摻雜物，例如硼、砷或磷原位摻雜。於其它實施方式，源極及汲極區域可使用一或更多替代半導體材料，例如鍺或III-V族材料或合金來形成。於其它實施方式，金屬及/或金屬合金的一或更多層可用於形成源極及汲極區域。
一或更多層間介電質(ILD)沉積於MOS電晶體上。ILD層可使用被認為的於積體電路結構中有可應用性的介電材料形成，例如低介電常數(low-k)介電材料。可使用的介電材料的例子可包含，但不限於，二氧化矽(SiO2)、摻雜碳的氧化物(CDO)、氮化矽、有機聚合物如全氟環丁烷或聚四氟乙烯、氟矽酸鹽玻璃(FSG)、和有機矽酸酯如倍半矽氧烷、矽氧烷、或有機矽酸鹽玻璃。ILD層可包含多孔或空氣隙以更減少它們的 介電常數。
RS單元的示意變化
圖2A至2D係RS單元示意圖的非限制例子。於所有圖式，VDD供應電壓，且對於可變電阻的示意符號204，為RS元件(例如，層或堆疊)。其它組件可用作選擇器執行功能以允許(或防止)它的單元的切換，例如於記憶體或邏輯陣列中。
圖2A表示一二極體一電阻(1D1R)單元。二極體206選擇串聯連接的RS組件204是否被寫入。對於一些RS單元(例如，單極單元)，二極體可有效地作為選擇器以確保目標單元，且僅目標單元，被寫入。
圖2B表示一電晶體一電阻器(1T1R)單元設計，電晶體206串聯RS組件204。電晶體被開啟以選擇用於切換的單元且被關閉以不選擇單元且保持它於恆定電阻狀態。電晶體可為雙極接面電晶體(BJT)，金屬氧化物半導體場效電晶體(MOSFET)，或任意其它適合的電晶體類型。電晶體可為有效選擇器，致能快速隨機存取及程式化，但它的大小可限制記憶體陣列的密度、它的製程增加成本，且它的操作可能於一些情況消耗不想要的額外功率的量。
圖2C表示一切換器一電阻(1S1R)單元設計，有二端薄膜選擇器226串聯連接於RS元件204。二端薄膜選擇器226具有低導電狀態及高導電狀態，與RS 元件204的HRS及LRS有些相像。不像RS元件204，二端薄膜選擇器226是揮發的；它需要保持電流以維持它在高導電狀態。
圖2D顯示二電阻(2R)單元設計。二串聯連接的RS元件204及236具有互補狀態。一開始時RS元件皆設置為HRS。為了寫入至2R單元，RS元件的一者選擇性地重設至LRS。單元被差分地讀取。
RS-NVM陣列
圖3係使用電晶體作為選擇器的記憶體陣列的部分的簡化的示意圖。所揭示的標的不限於此類型的陣列，而是可使用任意類型的陣列。各電晶體306由它的閘極連接至字線301，由它的源極連接至RS元件304的第一端，且由它的汲極連接至電路共同端(或接地)305。RS元件304的第二端連接至位元線303。雖然RS元件304可具有非常小的足跡，電晶體306可顯著較大，且因此，即使RS元件304被製造於電晶體306的頂上，電晶體大小可設置實際限制於單元密度。
圖4係較少電阻的交叉桿記憶體陣列的簡化實體圖。字線401及位元線403係由形成單元的柱分開的導電條的正交的組。可實際圍繞單元及線的絕緣場填充材料從圖式中省略以使活性結構是可見的。柱可由沉積一系列的「覆層」薄膜且蝕刻掉在柱之間的材料，或由任意其它適合的製造方法而製成。各柱包含RS元件404及二端 選擇器428，其可為雙向切換器、臨界切換器或任意其它適合的切換結構。其它層或結構可形成於位元線403及RS元件404之間、於RS元件404及二端選擇器428之間，或於二端選擇器428及位元線403之間。沒有適配於單元中的電晶體與實質較小RS元件及二端選擇器的需要，此陣列可明顯地較密。
於所示的例子，所有字線401及位元線403維持於V/2，寫入電壓VW的一半。為了寫入選擇的單元S，字線電壓升至VW且位元線電壓降至0，使得跨越選擇的單元S的電壓降為整個寫入電壓VW。
交叉桿非用於RS-NVM的唯一陣列組態。許多其它2D及3D陣列已被設計。例如，於柱3D陣列，字線可為桿，有RS薄膜堆疊形成同心環繞它。位元線可為導電片或盤，有洞，環繞且作成與桿覆蓋物的接觸，或可為形成同心環繞覆蓋桿的薄膜。
分開、嵌入及分散NVM
圖5A至5C係連接的、嵌入的及分散的NVM的方塊圖。於圖5A，在控制器晶片502上的處理邏輯504由晶片至晶片匯流排505連接至NVM508，其位於分開記憶體晶片506上。此方法提供彈性以分別地對於各晶片最佳化材料及製程。NVM508中的熱問題可能侷限於記憶體晶片506且因此不易影響在控制器晶片502上的處理邏輯504或被它影響。相對地，在處理邏輯504中或是在控制 器晶片502上的其它地方的任意熱問題不易影響NVM508。不幸地，於處理邏輯504及NVM508之間的來回傳遞資訊很慢。此外，於空間成為越來越重要的小型行動裝置中，由二分別的晶片佔據的空間變為更顯著的缺點。
於圖5B，NVM518在相同的控制器晶片502上作為處理邏輯504。於此位置的NVM被認為是嵌入NVM或「eNVM」。由二功能佔據的空間遠小於當它們可在相同晶片上的時候。又，僅有載著於處理邏輯504及NVM518之間的訊號傳輸的短引腳，資料傳輸顯著地快於當訊號於圖5B中的中介晶片匯流排505交叉資訊傳輸的時候。此取捨係在控制器晶片502上的所有東西需要是相容的，以避免妥協相鄰組件的表現。在這裡，eNVM518中的問題可能影響處理邏輯504且反之亦然。
於圖5C，NVM及處理邏輯不再是單石的且分離至控制器晶片502的不同區域。處理邏輯524及NVM528分離為較小模組且於控制器晶片502的區域附近相互交互混合。於此組態的NVM被認為是分散的NVM或「dNVM」。此彈性的配置允許處理邏輯及記憶體的部分被分散於控制器晶片的其它組件附近。它亦可以致能處理邏輯或記憶體，其涉及要被設置非常接近於用於更快的訊號交換的組件的特定組件。
越近的NVM到達處理邏輯，熱管理變得越關鍵，特別是用於有熱輔助功能的記憶體或邏輯元件。若，例如，讀取訊號為寫入訊號的衰減版本(例如於特定方向 的通過經過單元的電流)且熱可促進有效訊號強度，在有多餘的熱存在時，單元被讀取時可能無意地被寫入。目前，許多大量製造的NVM必須符合標準，包含於穩定狀態周圍溫度85C的滿意的表現，使得晶片上轉換熱會造成無意寫入事件是高度不可能的。唯，有可能專用的應用或特定的情況，對於標準的遵守不強迫或是不保證。
電阻切換器薄膜堆疊
圖6A至6G係概念地描述電阻切換現象的一些例子。圖6A係參考圖，代表RS單元的電阻R開始於低電阻狀態L且被切換至高電阻狀態H。描述於其中R=L的圖(圖6D、6F及6H)的部分下的欄中的單元代表於不同單元類型的低電阻狀態。描述於其中R=H的圖(圖6E、6G及6I)的部分下的欄中的單元描述於單元代表對應的高電阻狀態。可切換層606b及606c中的材料可包含過渡金屬氧化物，例如氧化鎳、氧化鉿、氧化鈦、氧化鉭、氧化鋯、氧化鋯、氧化鑭、氧化矽、半導體例如非晶矽、或固態電解質如硒化鍺或碲化鍺。
圖6D概念地描述基於絲的RS單元。一串導體608d(「絲」)從頂電極602延伸經過絕緣RS層606至底電極604。導體608d的絲為電極602及604之間的最少電的電阻的導電路徑。後續的讀取電流可傾向於傳輸經過導體608d的絲而不是圍繞層606的絕緣材料，且輸出電壓會因此指示低電阻狀態。電極602及604的材料可 包含，但不限於，過渡金屬氮化物，例如，氮化鉿、氮化鈦、氮化鉭、氮化鋯、氮化鋁、氮化鑭或氮化矽，反應性金屬例如銀或銅，或貴金屬例如釕、銠、鈀銥或鉑。電極602可由與電極604不同的材料製成。
於一些實施方式，可能有複數絲。若至少一絲從電極602跨度RS層606至電極604，單元可為於它的LRS中。
圖6B及6C表示對於使單元可以形成如於圖6D的絲的二不同的開始點。當單元一開始被製造，有意的可切換層606b及606c電絕緣，有遠高於操作HRS的電阻。
於圖6B，導體618b(導電元件的原子、離子、電荷載子等)分散於整個可切換層606b。於初始絲形成電流，一般遠強於設定或重設電流，使於可切換層606b中的導體618b移動化，其中它們自組織成為至少一絲(參照圖6D)。
於圖6C，導體618c源自於頂電極602中而不是於可切換層606c中。例如，於一些基於金屬遷移的RS單元，電極602可包含遷移金屬(例如，銀或銅)。於替代的實施方式，導體618c可源自於底電極604、介面層或任意其它於層606c之外的地方，其會成為可切換層。初始絲形成電流驅使導體618c成為可切換層606，其中它們之後自組織成為至少一絲(參照圖6D)。
於圖6E，圖6D的基於絲的單元已由創造至 少一間隙609分開導體608e而重設。間隙609可於沿著絲的任意地方，於頂、於底或於之間。於一些實施方式，間隙609與絲中的「弱點」重合；於絲的最細部分，導體608e間格最遠的部分，或其中RS層606中的周圍材料的特徵(或於RS層606及電極602或電極604之間的介面)，造成區域加熱於或靠近絲。之後的讀取電流通過經過單元，可交叉高電阻間隙609以及流動經過維持於位置的導體608e。因此，輸出電壓會指示圖6E的單元於高電阻狀態。
施加一組電流至圖6E的單元重形成導體608e成為完整的或連續的絲，橋接間隙609。導電絲被修復，單元回到圖式於圖6D中的低電阻狀態。優點是，絲可被破壞且重形成許多次而不損傷或失去於HRS及LRS之間的區別度。
依照實施方式，熱可用於幫助產生間隙609。於一些實施方式，熱亦可被用於在絲形成及設定程序期間促進經過單元的材料結構的導體的移動性。
圖6F及6G表示RS單元由一致的、可逆的跨越介面的離子交換而切換。於許多使用一致離子交換的單元，切換層616可為導電金屬氧化物。
於圖6F，一組電流從電極612流動，經過可切換層616往電極614，造成氧化反應於電極612及可切換層616之間的介面。反應產生離子618，其提升可切換層616的鄰接部分的導電率。這些離子不形成如圖6D中 的絲；而是，離子以大致一致的方式分散於來源介面的附近的區域。因為部分可切換層616已成為更有導電性，這種狀態被讀取為LRS。
於圖6G，重設電流於反方向流動(從電極614經過可切換層616至電極612)，造成還原反應於電極612及可切換層616之間的介面，使得介面離子618消失。沒有離子618，可切換層616較不導電，且此狀態被讀取為HRS。於此類型的單元，熱可用於促進氧化反應，且還原反應可釋放熱。
熱束縛層的效應
圖7A及7B概念地描述在有及沒有熱管理層的RS單元的可切換層及電極中的熱流動。為了易於解釋這些基本概念，其中重設電流經過絲的最細的部分而產生的「熱點」，被簡化為熱701的點源或小體積源。
於圖7A，往下的箭頭707的線特性有意表示層的電特性。可切換層706具有高於電極704的電性電阻。此差異被符號化為對比的線段707a(高電阻)的短、窄間隔的劃，及線段707b(低電阻)的長、寬間隔的劃。
於一些RS單元，切換層706為熱絕緣體且為電絕緣體，且電極704為熱導體且為電導體。此外，於一些單元，電極704顯著地厚於RS層。因此，若熱由熱源701往所有方向發射，發射進入RS層706的熱703暫時 保留於那層的熱絕緣材料中，但發射進入電極704的熱705快速地從RS層706傳導離開。經由電極洩漏出的熱705可對於促進或輔助單元中的切換程序是不可用的。而是，熱705可傳導進入鄰近的結構、可能妥協它們的表現。絕緣場填充，例如氧化矽，通常環繞單元的側壁，因此與導熱性的電極的介面似乎主導。
於圖7B，熱束縛層710插置於RS層706及電極704之間。熱束縛層710中的材料為導電，以於箭頭707的線段707c的長的、寬間隔的劃標示。導電率防止新的熱束縛層710干擾在電極之間流動的讀取及寫入電流。唯，不是如電極704般導熱，而是熱束縛層710係熱絕緣，如RS層706。往電極704方向的熱705，不是漏掉，而是由熱束縛層710保留、吸收且重發射。一些重發射熱回到進入RS層706，與直接發射進入RS層706的熱703結合，且更輔助重設或設定程序。到達電極704的熱由經過熱束縛層710的通道弱化，且與圖7A中的未弱化的熱洩漏經過電極相較，較不易於相鄰結構中造成問題。
導電、熱絕緣材料包含，但不限於，有周期表的5及6族的元素及其化合物的硫屬化物。較佳的，導電率可為足夠高，以僅添加二級或可忽略的量於跨越RS單元的電壓降，且導熱率可少於氧化矽(1.3至1.5W/m*K)。由非限制的例子的方式，對於GST-C(摻雜有碳的鍺碲化錫GeSbTe)的本質導熱率為0.20W/m*K，對於GST-TiN(摻雜有氮化鈦的GeSbTe)為0.33W/m*K，對於在低溫 沉積的GST-Ti(摻雜有鈦的GeSbTe)為0.27W/m*K，且對於在高溫沉積的GST-Ti為0.69。10nm熱束縛層被計算以僅添加約50mV至跨越RS單元的電壓降，為整體電壓降的小部分。
圖8係在金屬氧化物絲RS-NVM單元的例子中的溫度對電流的圖。此單元於接近500℃的溫度重設且於接近385℃的溫度設定。需要最高溫度的電阻改變會汲取最多電流。於一些絲RS單元，重設會汲取比設定顯著較高的電流。在電破壞導電路徑的部分需要比從已經可得的導體重形成導電路徑的此部分更多功率的情況，重設相較於設定亦可更加使用熱輔助。
對於在新製造的單元的第一次的絲形成，可能汲取高於設定電流及重設電流的電流。唯，絲形成可僅作一次，作為製造的部分，而不是重覆作為單元或陣列的操作的部分。
圖8中的三角形代表對於沒有熱束縛層的單元的量測資料；白三角形801用於LRS且黑三角形803用於HRS。實線曲線係以最小平方法適配量測資料；較細的線802用於LRS且較粗的線804用於HRS。重設條件R於由曲線802及804形成的新月形最左角落，且設定條件S於最右角落。此單元汲取約1.4mA的電流以設定及約-1.7mA的電流以產生輔助重設的焦耳熱。
點劃線曲線代表模擬有10nm厚GST熱束縛層於RS層及電極之間的相同類型的單元的可預測模型的 結果；較細的線806用於LRS且較粗的線808用於HRS。預測的重設條件R’係於點劃線新月形的最左角落，且預測的設定條件S係於最右角落。點劃線曲線具有與實體線曲線相同的溫度範圍，但由被束縛的熱造成的較窄的電流範圍用於更有效率的使用。由熱束縛層輔助，單元可到達有約-1mA的電流的重設溫度。根據計算，硫屬化物熱束縛層可提升絲溫度200℃之多。它們亦可降低操作電壓，例如，0.1至0.6V。
熱束縛層的實施方式
圖9A及9B為有熱束縛層的RS薄膜堆疊的例子。圖9A表示有二端選擇器的RS單元。薄膜堆疊形成於基板901上。可選地，有高導電率及低導熱率的熱束縛層可設置於堆疊中的任意適合的電極及熱輔助RS層或選擇器之間。熱束縛層910a可設置於頂切換電極902及電阻可切換層906之間。另外地或替代地，熱束縛層910b可設置於電阻可切換層906及底切換電極904之間。注意，底切換電極904是頂選擇器電極的兩倍。於一些實施方式，電極904可為串聯的二電極，選擇性地有其它層或結構形成於其間。另外或是替代的，熱束縛層910c可設置於頂選擇器電極904及薄膜選擇器916之間。另外或是替代的，熱束縛層910d可設置於薄膜選擇器916及底選擇器電極914之間。於一些實施方式，熱束縛層為2至20nm厚。
當導體從電阻可切換層材料(參照圖6B)出現，電極902及電極904皆可為惰性，或於電阻可切換層906及電極902或電極904之間的化學反應為不需要或不想要的。於一些實施方式，電阻可切換層906可具有一對熱束縛層910a、910b，用於在兩側上的熱侷限。
一些，雖然不是所有，薄膜選擇器916需要高溫活化。於薄膜選擇器916及電極914之間的熱束縛層910d可減少電流、電壓或由活化消耗的功率。
圖9B描述RS單元形成於基板901上的實施方式，其中致能切換的導體918的產生或移動較佳地由源電極902s及電阻可切換層906之間的直接接觸而促進(參照圖6C)。導體，或對於導體918的前驅物，源自源電極902s中。例子包含使用金屬遷移或價改變的基於絲的單元(參照圖6D及6E)，以及一致介面反應單元(參照圖6F、6G)。
於一些實施方式，一電極(例如，頂電極902s)可為源或反應電極，其活性貢獻於絲或反應介面。其它電極(例如，底電極904i)可為惰性，或是不由直接接觸電阻可切換層906提供優勢。於一些實施方式，有第一電極，其有意地與電阻可切換層反應，且有第二電極，其不反應，熱束縛層910i可形成於惰性，不反應的電極及電阻可切換層之間。
另外或是替代地，熱束縛層910s(於RS層906及電極902s之間)可，依材料，易於阻擋導體或前驅 物918與RS層906反應。為了避免此阻擋且為了促進想要的反應，熱束縛層910s可具有導體或前驅物918，添加作為摻雜物918d。
圖10描述使用熱邊界效應取代或額外於塊材料特性的熱束縛薄膜堆疊。從理論熱源1001的熱由薄膜1010a至1010d的堆疊1010產生熱邊界效應而部分地防止經過電極1004洩漏。熱邊界效應依於相鄰的層之間的熱阻抗的不匹配或聲子頻率而定，而不是於熱絕緣材料中的依厚度的塊效應。一些吸收及再發射可於熱束縛堆疊1010中發生，類似於於圖7B的塊效應，但熱亦由各熱邊界表面1030反射。因此，雖然一些實施方式可包含高導電率、低導熱率材料，例如上述作為單熱束縛層的候選者的硫屬化物的1nm或更低的非常薄的層，一些實施方式可使用一些堆疊材料，其導電但不高熱絕緣，只要在熱邊界表面1030的阻抗不匹配足以反射在堆疊的熱1005的部分1011，以結合於RS層1006中的熱1003，弱化通過經過至電極1004的熱1005的部分。
有不同的熱阻抗的二或更多材料的替代層可組織熱束縛堆疊1010。例子包含GST及碳、GST及氮化鈦(TiN)、GST及鈦(Ti)。一些材料的熱阻抗依沉積材料的溫度而定。於一些實施方式，一些或所有熱束縛堆疊薄膜1010a至1010d具有高導電率，如以導電率箭頭1007的線段1007b中的長且有寬的間隔的劃顯示，當它通過經過熱束縛堆疊1010(相對於線段1007a中的短且 有窄的間隔的劃，當它通過經過RS層1006的絕緣材料)。於一些實施方式，總堆疊厚度可為4至10nm且堆疊中的各層的厚度可為1至10單層這麼薄。
簡潔地比較圖10與圖9A至9D，該處描述的任意單元，或它們的變化或均等物，可以如1010的熱束縛堆疊取代所述的塊熱束縛層(圖9A中的任意或所有熱束縛層910a至910d、圖9B中的熱束縛層910、圖9C中的熱束縛層930a或圖9D中的熱束縛層930b)。對於替代GST及碳層的計算預測對於堆疊中的各熱邊界的在RS層內的約90℃的等級的溫度上升。連續熱邊界具有累積效應；例如，若1介面產生90℃溫度上升，2介面會上升溫度約150℃。對於GST-C堆疊介面的熱邊界阻為約27.5m2*K/GW，對於GST-TiN為5.2m2K/GW，對於低溫GST-Ti為49.8m2K/GW、且對於高溫GST-Ti為11.4m2K/GW。GST或其它有鋁(Al)的硫屬化物為對於熱束縛堆疊的其它可能的組合。
於電腦裝置的嵌入的實施方式的上下文
圖11描述包含本發明的一或更多實施方式的中介物1100。中介物1100係用於橋接第一基板1102至第二基板1104的中介基板。第一基板1102可為，例如，積體電路晶粒。第二基板1104可為，例如，記憶體模組、電腦主機板或其它積體電路晶粒。一般而言，中介物1100的目的是擴展連接至更廣的間距或用以重路由連接 至不同的連接。例如，中介物1100可耦合積體電路晶粒至球柵陣列(BGA)1106，其可接續耦合至第二基板1104。於一些實施方式，第一及第二基板1102/1104附接至中介物1100的相對側。於其它實施方式，第一及第二基板1102/1104附接至中介物1100的相同側。且於進一步的實施方式，三或更多基板由中介物1100的方式互連。
中介物1100可由，環氧樹脂、玻璃纖維加強環氧樹脂、陶瓷材料或例如聚醯亞胺的聚合物材料形成。於進一步的實施例，中介物可由替代的剛性或撓性材料形成，其可包含與上述用於半導體基板的相同材料，例如矽、鍺及其它III-V族及IV族材料。
中介物可包含金屬互連1108及通孔1110，包含但不限於矽穿孔(TSV)1112。中介物1100可進一步包含嵌入裝置1114，包含被動及主動裝置的兩者。此裝置包含，但不限於，電容、解耦合電容、電阻、電導、熔絲、二極體、變壓器、感測器及靜電放電(ESD)裝置。更複雜的裝置，例如射頻(RF)裝置、功率放大器、電源管理裝置、天線、陣列、感測器及微機電系統(MEMS)裝置亦可形成於中介物1100上。
根據本發明的實施方式，此處所揭示的設備或製程可用於中介物1100的製造。
圖12顯示電腦裝置的例子的方塊圖。電腦裝置1200可包含一些組件。於一實施方式中，這些組件附 接於一或更多主機板。於替代的實施方式，這些組件製造於單系統單晶片(SoC)晶粒上而不是主機板上。電腦裝置1200中的組件，包含但不限於，積體電路晶粒1202及至少一通訊晶片1208。於一些實施例，通訊晶片1208製造作為積體電路晶粒1202的部分。積體電路晶粒1202可包含CPU1204及一般用作快取記憶體的晶粒上記憶體1206，其可由例如嵌入DRAM(eDRAM)或自旋轉移矩記憶體(STTM或STTM-RAM)的技術提供。
電腦裝置1200可包含其它可能有或可能沒有與主機板實體及電耦合或製造於SoC晶粒中的組件。這些其它組件，包含但不限於，揮發性記憶體1210(例如，DRAM)、非揮發性記憶體1212(例如，ROM或快閃記憶體)、圖形處理單元1214(GPU)、數位訊號處理器1216、密碼處理器1242(於硬體中執行密碼演算的特殊處理器)、晶片組1220、天線1222、顯示器或觸控螢幕顯示器1224、觸控螢幕控制器1226、電池1228或其它電源裝置、功率放大器(未顯示)、全球定位系統(GPS)裝置1228、羅盤1230、移動共處理器或感測器1232(其可包含加速度計、陀螺儀及羅盤)、喇叭1234、相機1236、使用者輸入裝置1238(例如鍵盤、滑鼠、觸控筆及觸控板)及大量儲存裝置1240(例如硬碟、光碟(CD)、數位多用碟片(DVD)等)。
通訊晶片1208致能用於從且至電腦裝置1200的資料的傳輸的無線通訊。單詞「無線」及其所衍生的可 用於形容電路、裝置、系統、方法、技術、通訊頻道等，其經由非固態介質可藉由調變的電磁輻射的使用而通訊資料。此單詞並非暗示相關裝置沒有包含任何線，雖然於一些實施方式中可能沒有線。通訊晶片1208可實現任意許多無線標準或協定，包含但不限於Wi-Fi(IEEE802.11家族)、WiMAX(IEEE802.16家族)、IEEE802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其衍生物，以及任意指定用於3G、4G、5G以及更多的其它無線協定。電腦裝置1200可包含複數通訊晶片1208。例如，第一通訊晶片1208可用於較短範圍的無線通訊，例如Wi-Fi及藍芽，且第二通訊晶片1208可用於較長的範圍的無線通訊，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其它。
電腦裝置1200的處理器1204包含一或更多裝置，例如根據本發明的實施方式形成的電阻切換單元或陣列。單詞「處理器」可表示從暫存器及/或記憶體處理電資料以將電資料轉換成可儲存於暫存器及/或記憶體中的其它電資料的任意裝置的裝置或裝置的部分。
通訊晶片1208亦可包含一或更多裝置，例如根據本發明的實施方式形成的電阻切換單元或陣列。
於進一步的實施方式，裝載於電腦裝置1200中的其它組件可含有一或更多裝置，例如根據本發明的實施例形成的電阻切換單元或陣列。
於多樣的實施方式中，電腦裝置1200可為膝上電腦、小筆電、筆記型電腦、超極致筆電、智慧手機、平板電腦、個人數位助理(PDA)、超極移動個人電腦、行動電話、桌上電腦、伺服器、印表機、掃描器、螢幕、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器或數位影片錄影機。於進一步的實施例中，電腦裝置1200可為處理資料的任意其它電子裝置。
上述的說明書伴隨圖式敘述實施方式的例子的一些細節以幫助理解。唯，保護的範圍亦可包含未於此處明述的均等、置換及結合。僅此處所附的申請專利範圍(伴隨母案、子案或分割案的申請專利範圍，如果有的話)定義受保護的智慧財產權的限制。
901‧‧‧基板
902s‧‧‧源電極
904i‧‧‧電極
906‧‧‧電阻可切換層
910i‧‧‧熱束縛層
910s‧‧‧熱束縛層
918‧‧‧導體
918d‧‧‧摻雜物

Claims (25)

  1. 一種裝置，包含：基板；形成於該基板上的結構，用以執行回應電訊號的功能；在該結構中的第一層，其中，作為該功能的一部分，回應該電訊號，該第一層的電特性改變；其中，該電特性的該改變由加熱該第一層至第一溫度而被觸發、輔助或增強；在該結構中的第二層，其中，該第二層導電且導熱；及在該第一層及該第二層之間的第三層，其中，該第三層導電且熱絕緣。
  2. 如請求項第1項的裝置，其中，該第三層包含硫屬化物或包含6族元素的化合物的之一。
  3. 如請求項第1項的裝置，其中，該第三層具有於5nm至20nm之間的厚度。
  4. 如請求項第1項的裝置，其中，在該功能期間的該第三層的電壓降小於100mV。
  5. 如請求項第1項的裝置，其中，該電特性包含阻抗，且其中，該第一層的電阻的改變包含價改變、氧化還原反應或金屬原子的誘發遷移的之一。
  6. 如請求項第1項的裝置，其中，該結構包含部分熱 活化選擇器；及其中，該功能包含致動該選擇器。
  7. 如請求項第1項的裝置，其中，該功能包含切換。
  8. 如請求項第1項的裝置，其中，該結構包含電阻切換單元；其中，該第一層包含具有可切換電阻的材料；其中，該第二層用以作為該電阻切換單元的第一電極而操作；及其中，該第三層防止該第一層中的熱的部分流入該第二層。
  9. 如請求項第8項的裝置，其中，該第二層包含惰性材料。
  10. 如請求項第8項的裝置，其中，該第二層及該第三層皆包含反應性材料。
  11. 如請求項第8項的裝置，其中，該第一溫度於300℃至800℃之間。
  12. 如請求項第8項的裝置，其中，該電阻切換單元用以作為非揮發記憶體元件而操作；及其中，該功能包含對於該電阻切換單元寫入。
  13. 如請求項第12項的裝置，其中，該功能包含重設該電阻切換單元。
  14. 如請求項第8項的裝置，更包含第四層；其中，該第四層導電且導熱；及其中，該第四層用以作為該電阻切換單元的第二電極 而操作。
  15. 如請求項第14項的裝置，更包含在該第一層及該第四層之間的第五層，其中，該第五層導電且熱絕緣；及其中，該第四層包含惰性材料。
  16. 如請求項第15項的裝置，其中，該第五層包含未摻雜鍺確化錫(GST)或以碳、鈦或氮化鈦的至少之一摻雜的GST的至少之一。
  17. 如請求項第14項的裝置，其中，該第四層包含與該第一層反應的材料，以形成在該第一層中的導電區域；及其中，該第四層與該第一層接觸。
  18. 如請求項第14項的裝置，更包含電阻加熱器與該第一層接觸。
  19. 一種系統，包含：第一處理邏輯陣列；及第一非揮發電阻切換記憶體陣列，耦合至該處理邏輯陣列且包含複數單元；及至少一導電層或堆疊以由熱絕緣或熱邊界效應的至少之一侷限熱於各該單元的電阻可切換層中。
  20. 如請求項第19項的系統，其中，該第一處理邏輯陣列形成於第一晶片上，且該第一非揮發電阻切換記憶體陣列形成於第二晶片上。
  21. 如請求項第19項的系統，其中，該第一處理邏輯陣列及該第一非揮發電阻切換記憶體陣列皆形成於單晶片 上。
  22. 如請求項第21項的系統，更包含第二非揮發電阻切換記憶體陣列，形成於該單晶片上且耦合至該第一處理邏輯陣列。
  23. 如請求項第21項的系統，更包含：第二處理邏輯陣列，形成於該單晶片上；及第二非揮發電阻切換記憶體陣列，形成於該單晶片上；其中，該第二非揮發電阻切換記憶體陣列耦合至該第二處理邏輯陣列。
  24. 如請求項第19項的系統，其中，該第一非揮發電阻切換記憶體陣列相較於可比較陣列需要較少電流以設定或重設定該單元；其中，該可比較陣列缺少該至少一導電層或堆疊以侷限熱，但除此之外與該第一非揮發電阻切換記憶體陣列相同。
  25. 如請求項第19項的系統，其中，該第一非揮發電阻切換記憶體陣列相較於可比較陣列散發較少熱至周圍材料或結構；其中，該可比較陣列缺少該至少一導電層或堆疊以侷限熱，但除此之外與該第一非揮發電阻切換記憶體陣列相同。
TW105116666A 2015-06-27 2016-05-27 用於低功率非揮發絲切換器的熱管理結構 TW201709367A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/752,935 US9577190B2 (en) 2015-06-27 2015-06-27 Thermal management structure for low-power nonvolatile filamentary switch

Publications (1)

Publication Number Publication Date
TW201709367A true TW201709367A (zh) 2017-03-01

Family

ID=57602816

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105116666A TW201709367A (zh) 2015-06-27 2016-05-27 用於低功率非揮發絲切換器的熱管理結構

Country Status (3)

Country Link
US (1) US9577190B2 (zh)
TW (1) TW201709367A (zh)
WO (1) WO2017003960A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018057021A1 (en) * 2016-09-25 2018-03-29 Intel Corporation Metal filament memory cells
US10431267B2 (en) * 2016-11-28 2019-10-01 SK Hynix Inc. Electronic device and method for driving the same
US11985909B2 (en) * 2019-06-10 2024-05-14 Intel Corporation Fabrication of stackable embedded eDRAM using a binary alloy based on antimony

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8530873B2 (en) * 2010-01-29 2013-09-10 Hewlett-Packard Development Company, L.P. Electroforming free memristor and method for fabricating thereof
US9425237B2 (en) * 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
KR102210329B1 (ko) * 2014-08-14 2021-02-01 삼성전자주식회사 저항 변화 메모리 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US9577190B2 (en) 2017-02-21
US20160380194A1 (en) 2016-12-29
WO2017003960A1 (en) 2017-01-05

Similar Documents

Publication Publication Date Title
CN107636822B (zh) 电阻随机存取存储器器件及其形成方法
US10868246B2 (en) Conductive bridge random access memory (CBRAM) devices with low thermal conductivity electrolyte sublayer
US9029231B2 (en) Fin selector with gated RRAM
TWI565111B (zh) 磁性穿隧接面（ｍｔｊ）自旋霍爾磁性隨機存取記憶體（ｍｒａｍ）位元胞及陣列
JP5564559B2 (ja) Ｐｒａｍの菱形クワッドレジスタセル
JP5544104B2 (ja) 抵抗メモリ素子及びその形成方法
US11342499B2 (en) RRAM devices with reduced forming voltage
JP2017537463A (ja) メモリセル適用のための選択デバイス
TW201539731A (zh) 可縮放尺寸的矽基電阻性記憶體裝置
US8339835B2 (en) Nonvolatile memory element and semiconductor memory device including nonvolatile memory element
US20160343721A1 (en) Structure and method for beol nanoscale damascene sidewall-defined non-volatile memory element
WO2017222525A1 (en) Rram devices with two-sided intrinsic ballast
US10840431B2 (en) Multilayer selector device with low holding voltage
KR20200076445A (ko) 메모리 소자 및 이를 포함하는 전자장치
WO2017052565A1 (en) Self-aligned memory array
TW201709367A (zh) 用於低功率非揮發絲切換器的熱管理結構
Huang et al. Self-Selection RRAM Cell With Sub-$\mu\text {A} $ Switching Current and Robust Reliability Fabricated by High-$ K $/Metal Gate CMOS Compatible Technology
WO2018004587A1 (en) Rram devices with two-dimensional thermal barrier layers
US11171176B2 (en) Asymmetric selector element for low voltage bipolar memory devices
US20200227477A1 (en) Selector element with ballast for low voltage bipolar memory devices
US20190198100A1 (en) Conductive bridge resistive random access memory cell
TWI525798B (zh) 導電氧化物隨機存取記憶體單元及其製造方法
WO2018004574A1 (en) Rram devices with amorphous bottom ballast layer
CN106133841B (zh) 单次可编程记忆体、电子系统、操作单次可编程记忆体方法及编程单次可编程记忆体方法
US9691818B2 (en) Three dimensional semiconductor device having lateral channel