TW202130979A - 利用非揮發性記憶體元件進行晶片上溫度感測 - Google Patents

利用非揮發性記憶體元件進行晶片上溫度感測 Download PDF

Info

Publication number
TW202130979A
TW202130979A TW109138063A TW109138063A TW202130979A TW 202130979 A TW202130979 A TW 202130979A TW 109138063 A TW109138063 A TW 109138063A TW 109138063 A TW109138063 A TW 109138063A TW 202130979 A TW202130979 A TW 202130979A
Authority
TW
Taiwan
Prior art keywords
volatile memory
memory element
memory device
layer
layer stack
Prior art date
Application number
TW109138063A
Other languages
English (en)
Other versions
TWI805960B (zh
Inventor
斌 劉
榮發 卓
學深 陳
克文 郭
Original Assignee
新加坡商格羅方德半導體私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商格羅方德半導體私人有限公司 filed Critical 新加坡商格羅方德半導體私人有限公司
Publication of TW202130979A publication Critical patent/TW202130979A/zh
Application granted granted Critical
Publication of TWI805960B publication Critical patent/TWI805960B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • G01K7/015—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions using microstructures, e.g. made of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K2219/00—Thermometers with dedicated analog to digital converters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本發明揭示包括非揮發性記憶體元件的結構以及形成此類結構的方法。該結構包括第一非揮發性記憶體元件，第二非揮發性記憶體元件，以及與該第一非揮發性記憶體元件及該第二非揮發性記憶體元件耦接的溫度感測電子電路。

Description

利用非揮發性記憶體元件進行晶片上溫度感測
本發明關於積體電路及半導體裝置製造，尤其關於包括非揮發性記憶體(non-volatile memory)元件的結構以及形成此類結構的方法。
正在開發晶片上(on-chip)溫度感測器，以在不存在晶片外(off-chip)組件的情況下提供溫度讀數。一種晶片上溫度感測器依賴於包括通過互補金屬氧化物半導體(complementary-metal-oxide-semiconductor；CMOS)製程形成的場效電晶體的反相器(inverter)。通過CMOS製程形成的場效電晶體可包括由製程相關的變化(例如閘極介電質厚度及通道摻雜的變化)引起的性能變化。由於這些性能變化，CMOS溫度感測器需要多點校準，以提供高感測精度。另一種晶片上溫度感測器依賴於雙極結型電晶體。然而，依賴於雙極結型電晶體的感測器需要高精度讀出電路。
需要改進的包括非揮發性記憶體元件的結構以及形成此類結構的方法。
依據本發明的一個實施例，一種結構包括第一非揮發性記憶體元件，第二非揮發性記憶體元件，以及與該第一非揮發性記憶體元件及該第二非揮發性記憶體元件耦接的溫度感測電子電路。
依據本發明的另一個實施例，一種方法包括形成設於互連結構的第一金屬化層級(level)中的第一金屬特徵上的第一非揮發性記憶體元件及第二非揮發性記憶體元件，以及在位於該第一非揮發性記憶體元件及該第二非揮發性記憶體元件上方的該互連結構的第二金屬化層級中形成第二金屬特徵。該第二金屬特徵將該第一非揮發性記憶體元件及該第二非揮發性記憶體元件與溫度感測電子電路耦接。
10:結構、溫度感測器的結構
12、12a、14、14a:非揮發性記憶體元件
16、16a:電晶體、場效電晶體
18:基板
20:淺溝槽隔離區
22:閘極電極
24:閘極介電層
26:源區
28:汲區
30、30a:金屬特徵
32:層間介電層
34、34a、36、36a:互連
35:互連結構
38:底部電極
39、41:側壁
40:切換層
42:頂部電極
43、45、47:金屬特徵
44、44a:源極線
46:感測電子電路
48、48a、50、50a:非揮發性記憶體元件
54:固定層
55、57:側壁
56:隧道阻擋層
58:自由層
60:下金屬化層級
62:上金屬化層級
GND:地
t:厚度
V1、V2:電壓源
Vout、Vout2:輸出電壓
Vpp:程式化電壓
包含於並構成本說明書的一部分的附圖示例說明本發明的各種實施例，並與上面所作的有關本發明的概括說明以及下面所作的有關所述實施例的詳細說明一起用以解釋本發明的所述實施例。在所述附圖中，類似的附圖標記表示不同視圖中類似的特徵。
圖1顯示依據本發明的實施例的溫度感測器的結構的剖視圖。
圖1A顯示在用作溫度感測器之前，圖1的結構程式化(program)於其低電阻狀態的剖視圖。
圖1B顯示在用作溫度感測器之前，圖1的結構程式化於其高電阻狀態的剖視圖。
圖2顯示依據本發明的實施例的溫度感測器的結構的剖視圖。
圖3顯示依據本發明的實施例的溫度感測器的結構的剖視圖。
圖3A顯示在用作溫度感測器之前，圖3的結構程式化於其低電阻狀態的剖視圖。
圖3B顯示在用作溫度感測器之前，圖3的結構程式化於其高電阻狀態的剖視圖。
圖4顯示依據本發明的實施例的溫度感測器的結構的剖視圖。
請參照圖1並依據本發明的實施例，溫度感測器的結構10包括非揮發性記憶體元件12，非揮發性記憶體元件14，以及與非揮發性記憶體元件12、14耦接的場效電晶體16。場效電晶體16(向非揮發性記憶體元件12、14提供存取電晶體)可利用由單晶半導體材料例如單晶矽組成的基板18通過前端工藝(front-end-of-line；FEOL)製程製造。可在基板18中被圖案化的溝槽中形成淺溝槽隔離區20，該淺溝槽隔離區可由介電材料例如二氧化矽組成。淺溝槽隔離區20圍繞基板18的主動區，場效電晶體16形成於該主動區中。
場效電晶體16可包括閘極電極22、閘極介電層24、源區26，以及汲區28。閘極電極22可由重摻雜多晶矽組成，其在基板18上以覆被(blanket)層的形式沉積並通過光刻及蝕刻製程圖案化，且閘極介電層24可由二氧化矽組成。或者，閘極電極22可為通過先閘極(gate-first)製程或替代閘極製程形成的金屬閘極，且閘極介電層24可由高k介電材料組成。源區26及汲區28可為位於基板18中的摻雜區。源區26及汲區28可用提供n型導電性的n型摻雜物(例如，磷及/或砷)摻雜，或者替代地，用提供p型導電性的p型摻雜物(例如，硼)摻雜。替代具有代表性的平面設計，場效電晶體16可為鰭式場效電晶體、 環繞閘極(gate-all-around)場效電晶體等。
非揮發性記憶體元件12、14可設於在場效電晶體16上方通過後端工藝(back-end-of-line)製程製造的互連結構35的下(lower)金屬化層級60與上(upper)金屬化層級62之間。互連結構35包括一個或多個層間介電層32、金屬特徵30、以及互連，例如互連34、36，其具有在一個或多個層間介電層32中以金屬特徵形式設置的一個或多個金屬島、通孔、以及/或者接觸。一個或多個層間介電層32可由介電材料例如碳摻雜二氧化矽組成，且互連34、36可由一種或多種金屬組成，例如銅、鈷、鎢、以及/或者金屬矽化物。
非揮發性記憶體元件12、14位於互連結構35的下金屬化層級60(例如第一(M1)金屬化層級)中的金屬特徵30上方。各非揮發性記憶體元件12、14包括位於下金屬化層級60中的金屬特徵30上的底部電極38，位於底部電極38上的切換層40，以及位於切換層40上的頂部電極42。底部電極38及頂部電極42可由金屬組成，例如釕、鉑、氮化鈦、或氮化鉭。切換層40(位於底部電極38與頂部電極42之間)可由介電材料組成，例如二氧化矽、氮化矽、或金屬氧化物(例如，氧化鎂、氧化鉭、氧化鉿、氧化鈦、或氧化鋁)。
包括非揮發性記憶體元件12的底部電極38、切換層40及頂部電極42的該層堆疊可具有圍繞該層堆疊延伸的側壁39。類似地，包括非揮發性記憶體元件14的底部電極38、切換層40及頂部電極42的該層堆疊可具有圍繞該層堆疊延伸的側壁41。側壁39、41可定義相應周緣，所述周緣在水平平面中具有相同的尺寸，以提供具有相同尺寸的非揮發性記憶體元件12、14。或者，側壁39、41在該水平平面中可具有不同的尺寸，以提供具有不同尺寸的非揮發性記憶體元件12、14。
非揮發性記憶體元件12的底部電極38及非揮發性記憶體元件14的底部電極38都與金屬特徵30耦接，且金屬特徵30通過互連36與場效電晶體16的汲區28耦接。非揮發性記憶體元件12的頂部電極42通過互連以及位於上金屬化層級62中的金屬特徵43與電壓源(V1)耦接。非揮發性記憶體元件14的頂部電極42通過互連以及位於上金屬化層級62中的金屬特徵47與地(GND)耦接。在上金屬化層級62中以金屬特徵形式設置源極線44。源極線44通過互連34與場效電晶體16的源區26耦接。金屬特徵30還與位於上金屬化層級62中的金屬特徵45耦接，以將兩個非揮發性記憶體元件12、14與感測電子電路46耦接。感測電子電路46可包括一個或多個反相器以及/或者一個或多個運算放大器，其可能與非揮發性記憶體元件12、14及場效電晶體16位於相同的晶片上。感測電子電路46可經配置以將從非揮發性記憶體元件12、14接收的輸出電壓轉換為溫度值。場效電晶體16的閘極電極22可在非揮發性記憶體元件12的程式化期間充當字線(word line)。
結構10的非揮發性記憶體元件12、14可為電阻式記憶體元件，其中，切換層40的介電材料(通常是絕緣的)可經修改以通過在切換層40上施加足夠高的電壓所生成的一個或多個細絲(filament)或導電路徑導電。形成細絲以寫入低電阻狀態，破壞細絲以寫入高電阻狀態。
為準備結構10作為溫度感測器操作，通過向非揮發性記憶體元件12施加程式化電壓(Vpp)，將源極線44與地(GND)連接，使非揮發性記憶體元件14浮置(float)而沒有連接，並開啟電晶體16以提供程式化偏置，初始將非揮發性記憶體元件12寫於其低電阻狀態，如圖1A中所示。隨後，通過將非揮發性記憶體元件12與地(GND)連接，向源極線44施加程式化電壓(Vpp)， 使非揮發性記憶體元件14浮置而沒有連接，並開啟電晶體16以提供程式化電流，將非揮發性記憶體元件12置於其高電阻狀態，如圖1B中所示。在將非揮發性記憶體元件12置於其高電阻狀態以後，將非揮發性記憶體元件12保持於該高電阻狀態，而不在狀態之間進一步循環。
非揮發性記憶體元件14未程式化(unprogram)，且出於此原因，不循環提供低電阻狀態或高電阻狀態。因此，非揮發性記憶體元件14以及尤其是其切換層40處於原始製造的狀態。
在用於感測溫度時並參照圖1，關閉場效電晶體16，電壓源(V1)向非揮發性記憶體元件12提供感測電壓(例如，1伏特)，且非揮發性記憶體元件14與地耦接。非揮發性記憶體元件12的電阻在其高電阻狀態呈現溫度依賴性。類似地，非揮發性記憶體元件14的電阻在其未程式化狀態也呈現溫度依賴性。例如，各非揮發性記憶體元件12、14的電阻可隨著溫度增加而降低。然而，在主晶片的正常操作溫度範圍內，非揮發性記憶體元件14的電阻隨溫度的變化可能很強，且在該主晶片的該正常操作溫度範圍內，非揮發性記憶體元件14的電阻隨溫度的變化可能很弱，且幾乎沒有變化。在此方面，與非揮發性記憶體元件12的電阻相比，非揮發性記憶體元件14的電阻值可能隨溫度變化而呈現較大的變化。
輸出電壓(Vout)由非揮發性記憶體元件12、14生成並自金屬特徵30提供給感測電子電路46，在該感測電子電路可將該輸出電壓轉換為溫度讀數。該輸出電壓將隨溫度變化，這主要是因為非揮發性記憶體元件14的電阻的溫度依賴性。
在一個替代實施例中，非揮發性記憶體元件12、14可為相變材料 (phase change material；PCM)記憶體元件，其包括相變材料作為切換層40。該相變材料可為硫系(chalcogenide)玻璃，例如Ge2Sb2Te5，且可經加熱以提供分別定義高電阻狀態及低電阻狀態的非晶相或結晶相。該相變材料可通過施加足以引起熔化的電流來加熱。依據電流幅度及電流的脈衝，該相變材料可隨後結晶或保持非晶，從而獲得不同的電阻並為結構10提供溫度依賴性。
請參照圖2，其中，類似的附圖標記表示圖1中類似的特徵，並依據替代實施例，可修改該溫度感測器的結構10以包括額外的非揮發性記憶體元件12a，額外的非揮發性記憶體元件14a，以及與非揮發性記憶體元件12a、14a耦接的額外場效電晶體16a。非揮發性記憶體元件12a的構造及功能可與如前所述的非揮發性記憶體元件12相同。非揮發性記憶體元件14a的構造及功能可與如前所述的非揮發性記憶體元件14相同。場效電晶體16a的構造及功能可與如前所述的場效電晶體16相同。
非揮發性記憶體元件12a的底部電極38及非揮發性記憶體元件14a的底部電極38通過與金屬特徵30類似的金屬特徵30a以及與互連36類似的互連36a而與場效電晶體16a的汲區28耦接。非揮發性記憶體元件14a的頂部電極42與電壓源(V2)耦接。非揮發性記憶體元件12a的頂部電極42與地耦接。與源極線44類似的源極線44a通過互連34a與場效電晶體16a的源區26耦接。金屬特徵30a還將兩個非揮發性記憶體元件12a、14a與感測電子電路46耦接，獨立於非揮發性記憶體元件12、14與感測電子電路46的耦接。場效電晶體16a的閘極電極22可充當字線。
為準備結構10作為溫度感測器操作，通過向非揮發性記憶體元件12施加程式化電壓，將源極線44與地連接，使非揮發性記憶體元件14a浮置 而沒有連接，並開啟電晶體16a以提供程式化偏置，初始將非揮發性記憶體元件12a置於其低電阻狀態。隨後，通過將非揮發性記憶體元件12a與地連接，向源極線44a施加程式化電壓，使非揮發性記憶體元件14浮置而沒有連接，並開啟電晶體16以提供程式化電流，將非揮發性記憶體元件12a置於其高電阻狀態。在將非揮發性記憶體元件12a置於其高電阻狀態以後，將非揮發性記憶體元件12a保持於該高電阻狀態，而不在狀態之間進一步循環。
非揮發性記憶體元件14a未程式化，且出於此原因，不循環提供低電阻狀態或高電阻狀態。因此，非揮發性記憶體元件14a以及尤其是其切換層40處於原始製造的狀態。
在用於感測溫度時，從電壓源(V2)向非揮發性記憶體元件12a提供感測電壓，並從金屬特徵30a向感測電子電路46提供由非揮發性記憶體元件12a、14a生成的輸出電壓(Vout2)。感測電子電路46將來自非揮發性記憶體元件12、14的輸出電壓(Vout)與來自非揮發性記憶體元件12a、14a的輸出電壓(Vout2)的組合轉換為溫度讀數。通過向結構10添加非揮發性記憶體元件12a、14a以及用於它們的程式化的場效電晶體16a，可有效增加(例如，加倍)溫度測量的溫度靈敏度。在實施例中，可添加額外的成組(set)的記憶體元件及場效電晶體，以進一步增加溫度靈敏度。
請參照圖3，其中，類似的附圖標記表示圖1中類似的特徵，且依據替代實施例，可修改結構10，以包括可以磁性隧道結型(magnetic tunnel junction)記憶體元件形式構造的非揮發性記憶體元件48、50。在此方面，各非揮發性記憶體元件48、50可包括在底部電極與頂部電極38、42之間以層堆疊設置的固定層54、隧道阻擋(tunnel barrier)層56、以及自由(free)層58。固定 層54可包括一個或多個層，例如基準層及硬層，它們由例如磁性材料組成，如鈷-鉑合金或鈷-鐵-硼合金。固定該固定層54的基準層的磁化，以使該磁化在程式化電流的影響下不會翻轉(也就是，旋轉)。隧道阻擋層56可由非磁性介電材料組成，例如氧化鎂或氧化鋁。自由層58可包括由磁性合金(例如鈷-鐵-硼合金)組成的一個或多個層。未固定自由層58的磁化，以使該磁化可在程式化電流的影響下翻轉(也就是，旋轉)。
固定層54的基準層的磁化或磁性取向被固定於特定方向，同時自由層58的磁化或磁性取向可通過由施加的偏置電壓提供的程式化電流進行切換。尤其，自由層58的磁化可通過該程式化電流進行切換以沿與固定層54的基準層的磁化平行的方向對齊，或通過該程式化電流進行切換以沿與固定層54的基準層的磁化反向平行的方向對齊。該平行及反向平行狀態的產生依賴於提供給各非揮發性記憶體元件48、50的該程式化電流的方向。由於在平行狀態的隧道阻擋層56上的隧穿增加，在平行狀態的自由層58與固定層54之間的隧道阻擋層56上的電阻小於在反向平行狀態的自由層58與固定層54之間的隧道阻擋層56上的電阻。
為準備結構10作為溫度感測器操作，通過向非揮發性記憶體元件48施加程式化電壓(Vpp)，將源極線44與地(GND)連接，使非揮發性記憶體元件50浮置而沒有連接，並開啟電晶體16以提供程式化偏置，將非揮發性記憶體元件48置於其低電阻狀態，如圖3A中所示。通過將非揮發性記憶體元件50與地(GND)連接，向源極線44施加程式化電壓(Vpp)，使非揮發性記憶體元件48浮置而沒有連接，並開啟電晶體16以提供程式化電流，將非揮發性記憶體元件50置於其高電阻狀態，如圖3B中所示。在將非揮發性記憶體元件 48置於其高電阻狀態並將非揮發性記憶體元件50置於其低電阻狀態以後，非揮發性記憶體元件48、50不在狀態之間進一步循環。
在用於感測溫度時並參照圖3，可將與非揮發性記憶體元件48耦接的電壓源(V1)設置為操作電壓(例如，1伏特)，可通過電壓源(V2)將非揮發性記憶體元件50與地耦接，並可關閉場效電晶體16。非揮發性記憶體元件50的電阻(置於其高電阻狀態)可能隨溫度的變化而顯著變化，而非揮發性記憶體元件48的電阻(置於其低電阻狀態)對溫度變化不太敏感。隧道磁阻比(tunnel magnetoresistance ratio；TMR)(表示低電阻與高電阻狀態之間的電阻差的感測裕度)隨溫度的變化而變化，從而產生輸出電壓值(Vout)的變化。
包括非揮發性記憶體元件48的固定層54、隧道阻擋層56、以及自由層58(以及可選地，底部電極及頂部電極38、42)的該層堆疊可具有圍繞該層堆疊延伸的側壁55。類似地，包括非揮發性記憶體元件50的固定層54、隧道阻擋層56、以及自由層58(以及可選地，底部電極及頂部電極38、42)的該層堆疊可具有圍繞該層堆疊延伸的側壁57。側壁55、57可定義相應周緣，所述周緣在水平平面中具有相同的尺寸，以提供具有相同尺寸的非揮發性記憶體元件48、50。或者，側壁55、57在該水平平面中可具有不同的尺寸，以提供具有不同尺寸的非揮發性記憶體元件48、50。所述層堆疊的周緣尺寸可通過光刻及蝕刻製程在圖案化期間所使用的蝕刻遮罩建立。獨立於周緣尺寸，所述層堆疊沿垂直(normal)於該水平平面的方向可具有基本上相同的厚度t。各非揮發性記憶體元件48、50的電阻隨周緣尺寸的變化而變化。例如，非揮發性記憶體元件48的寬度尺寸可小於非揮發性記憶體元件50的寬度尺寸，從而使非揮發性記憶體元件48與非揮發性記憶體元件50相比具有較高的電阻，並增加結構10的溫 度靈敏度。
請參照圖4，其中，類似的附圖標記表示圖3中類似的特徵，且依據替代實施例，可修改該溫度感測器的結構10，以包括額外的非揮發性記憶體元件48a，額外的非揮發性記憶體元件50a，以及與非揮發性記憶體元件48a、50a耦接的額外場效電晶體16a。非揮發性記憶體元件48a的構造及功能可與如前所述的非揮發性記憶體元件48相同。非揮發性記憶體元件50a的構造及功能可與如前所述的非揮發性記憶體元件50相同。場效電晶體16a的構造及功能可與如前所述的場效電晶體16相同。
兩個非揮發性記憶體元件48a、50a的底部電極38通過與金屬特徵30類似的金屬特徵30a以及與互連36類似的互連36a而與場效電晶體16a的汲區28耦接。非揮發性記憶體元件48a的頂部電極42與電壓源(V1)耦接。非揮發性記憶體元件50a的頂部電極42與電壓源(V2)耦接。與源極線44類似的源極線44a通過互連34a與場效電晶體16a的源區26耦接。金屬特徵30a還與感測電子電路46耦接，場效電晶體16a的閘極電極22可充當字線。
為準備結構10作為溫度感測器操作，通過向非揮發性記憶體元件48a施加程式化電壓，將源極線44a與地連接，使非揮發性記憶體元件50a浮置而沒有連接，並開啟電晶體16a以提供程式化偏置，將非揮發性記憶體元件48a置於其低電阻狀態。通過將非揮發性記憶體元件50a與地(GND)連接，向源極線44a施加程式化電壓(Vpp)，使非揮發性記憶體元件48a浮置而沒有連接，並開啟電晶體16以提供程式化電流，將非揮發性記憶體元件50a置於其高電阻狀態。在將非揮發性記憶體元件48a置於其高電阻狀態並將非揮發性記憶體元件50a置於其低電阻狀態以後，非揮發性記憶體元件48a、50a不在狀態之 間進一步循環。
在用於感測溫度時，可將與非揮發性記憶體元件48a耦接的電壓源(V2)設置為操作電壓(例如，1伏特)，可通過電壓源(V1)將非揮發性記憶體元件50a與地耦接，並可關閉場效電晶體16。輸出電壓(Vout2)由非揮發性記憶體元件48a、50a生成並從金屬特徵30a提供給感測電子電路46。感測電子電路46將來自非揮發性記憶體元件48、50的輸出電壓(Vout)與來自非揮發性記憶體元件48a、50a的輸出電壓(Vout2)的組合轉換為溫度讀數。通過向結構10添加非揮發性記憶體元件48a、50a以及場效電晶體16a，可有效增加(例如，加倍)溫度測量的溫度靈敏度。在實施例中，可添加額外的成組的記憶體元件及場效電晶體，以進一步增加溫度靈敏度。
上述方法用於積體電路晶片的製造。製造者可以原始晶圓形式(例如，作為具有多個未封裝晶片的單個晶圓)、作為裸晶片，或者以封裝形式分配所得的積體電路晶片。可將該晶片與其它晶片、分立電路元件和/或其它信號處理裝置整合，作為中間產品或最終產品的部分。該最終產品可為包括積體電路晶片的任意產品，例如具有中央處理器的電腦產品或智慧手機。
本文中引用的由近似語言例如“大約”、“大致”及“基本上”所修飾的術語不限於所指定的精確值。該近似語言可對應於用以測量該值的儀器的精度，且除非另外依賴於該儀器的精度，否則可表示所述值的+/-10%。
本文中引用術語例如“垂直”、“水平”等作為示例來建立參考框架，並非限制。本文中所使用的術語“水平”被定義為與半導體基板的傳統平面平行的平面，而不論其實際的三維空間取向。術語“垂直”及“正交”是指垂直於如剛剛所定義的水平面的方向。術語“橫向”是指在該水平平面內的方向。
與另一個特徵“連接”或“耦接”的特徵可與該另一個特徵直接連接或耦接，或者可存在一個或多個中間特徵。如果不存在中間特徵，則特徵可與另一個特徵“直接連接”或“直接耦接”。如存在至少一個中間特徵，則特徵可與另一個特徵“非直接連接”或“非直接耦接”。在另一個特徵“上”或與其“接觸”的特徵可直接在該另一個特徵上或與其直接接觸，或者可存在一個或多個中間特徵。如果不存在中間特徵，則特徵可直接在另一個特徵“上”或與其“直接接觸”。如存在至少一個中間特徵，則特徵可“不直接”在另一個特徵“上”或與其“不直接接觸”。
對本發明的各種實施例所作的說明是出於示例說明的目的，而非意圖詳盡無遺或限於所揭示的實施例。許多修改及變更對於本領域的普通技術人員將顯而易見，而不背離所述實施例的範圍及精神。本文中所使用的術語經選擇以最佳解釋實施例的原理、實際應用或在市場已知技術上的技術改進，或者使本領域的普通技術人員能夠理解本文中所揭示的實施例。
10:結構、溫度感測器的結構
12、14:非揮發性記憶體元件
16:電晶體、場效電晶體
18:基板
20:淺溝槽隔離區
22:閘極電極
24:閘極介電層
26:源區
28:汲區
30:金屬特徵
32:層間介電層
34、36:互連
35:互連結構
38:底部電極
39、41:側壁
40:切換層
42:頂部電極
43、45、47:金屬特徵
44:源極線
46:感測電子電路
60:下金屬化層級
62:上金屬化層級
GND:地
V1:電壓源
Vout:輸出電壓

Claims (20)

  1. 一種結構，包括：
    第一非揮發性記憶體元件；
    第二非揮發性記憶體元件；以及
    溫度感測電子電路，係與該第一非揮發性記憶體元件及該第二非揮發性記憶體元件耦接。
  2. 如請求項1所述的結構，其中，該第一非揮發性記憶體元件及該第二非揮發性記憶體元件為電阻式記憶體元件。
  3. 如請求項2所述的結構，其中，該第一非揮發性記憶體元件具有第一電阻，且該第二非揮發性記憶體元件具有小於該第一電阻的第二電阻。
  4. 如請求項2所述的結構，其中，該第一非揮發性記憶體元件具有第一電阻，其具有第一溫度依賴性，且該第二非揮發性記憶體元件具有第二電阻，其具有第二溫度依賴性，與該第一溫度依賴性相比，該第二溫度依賴性隨著溫度增加呈現較大的變化。
  5. 如請求項1所述的結構，其中，該第一非揮發性記憶體元件及該第二非揮發性記憶體元件在程式化時分別具有低電阻狀態及高電阻狀態，該第一非揮發性記憶體元件具有該高電阻狀態，且該第二非揮發性記憶體元件未程式化。
  6. 如請求項1所述的結構，其中，該第一非揮發性記憶體元件及該第二非揮發性記憶體元件在程式化時分別具有低電阻狀態及高電阻狀態，該第一非揮發性記憶體元件具有該高電阻狀態，且該第二非揮發性記憶體元件具有該低電阻狀態。
  7. 如請求項1所述的結構，其中，該第一非揮發性記憶體元件及該第二非揮發性記憶體元件為磁性隧穿結型記憶體元件。
  8. 如請求項1所述的結構，其中，該第一非揮發性記憶體元件包括以第一層堆疊設置的第一固定層、第一隧道阻擋層、以及第一自由層，且該第二非揮發性記憶體元件包括以第二層堆疊設置的第二固定層、第二隧道阻擋層、以及第二自由層。
  9. 如請求項8所述的結構，其中，該第一層堆疊具有定義第一周緣的第一側壁，該第二層堆疊具有定義第二周緣的第二側壁，該第一周緣與該第二周緣在水平平面中具有相同的尺寸，且該第一層堆疊與該第二層堆疊沿垂直於該水平平面的方向具有相同的厚度。
  10. 如請求項8所述的結構，其中，該第一層堆疊具有定義第一周緣的第一側壁，該第二層堆疊具有定義第二周緣的第二側壁，該第一周緣與該第二周緣在水平平面中具有不同的尺寸，且該第一層堆疊與該第二層堆疊沿垂直於該水平平面的方向具有相同的厚度。
  11. 如請求項1所述的結構，其中，該第一非揮發性記憶體元件及該第二非揮發性記憶體元件為相變記憶體元件。
  12. 如請求項1所述的結構，進一步包括：
    互連結構，包括位於金屬化層級中的金屬特徵，
    其中，該第一非揮發性記憶體元件及該第二非揮發性記憶體元件位於該金屬化層級中的該金屬特徵上。
  13. 如請求項12所述的結構，進一步包括：
    第一場效電晶體，包括與該金屬特徵耦接的汲極。
  14. 如請求項1所述的結構，進一步包括：
    第三非揮發性記憶體元件；以及
    第四非揮發性記憶體元件，
    其中，該第一非揮發性記憶體元件及該第二非揮發性記憶體元件與該溫度感測電子電路獨立耦接。
  15. 如請求項14所述的結構，進一步包括：
    互連結構，包括金屬化層級，該金屬化層級包括第一金屬特徵及第二金屬特徵，
    其中，該第一非揮發性記憶體元件及該第二非揮發性記憶體元件設於該金屬化層級的該第一金屬特徵上，且該第三非揮發性記憶體元件及該第四非揮發性記憶體元件設於該金屬化層級的該第二金屬特徵上。
  16. 一種方法，包括：
    形成設於互連結構的第一金屬化層級中的第一金屬特徵上的第一非揮發性記憶體元件及第二非揮發性記憶體元件；以及
    在位於該第一非揮發性記憶體元件及該第二非揮發性記憶體元件上方的該互連結構的第二金屬化層級中形成第二金屬特徵，
    其中，該第二金屬特徵將該第一非揮發性記憶體元件及該第二非揮發性記憶體元件與溫度感測電子電路耦接。
  17. 如請求項16所述的方法，進一步包括：
    形成設於該第一金屬化層級中的第三金屬特徵上的第三非揮發性記憶體元件及第四非揮發性記憶體元件，
    其中，該第三非揮發性記憶體元件及該第四非揮發性記憶體元件通過該第二金屬化層級中的第四金屬特徵與該溫度感測電子電路耦接。
  18. 如請求項16所述的方法，其中，該第一非揮發性記憶體元件具有第一電阻，其具有第一溫度依賴性，且該第二非揮發性記憶體元件具有第二 電阻，其具有第二溫度依賴性，與該第一溫度依賴性相比，該第二溫度依賴性隨著溫度增加呈現較大的變化。
  19. 如請求項16所述的方法，其中，該第一非揮發性記憶體元件及該第二非揮發性記憶體元件在程式化時分別具有低電阻狀態及高電阻狀態，該第一非揮發性記憶體元件具有該高電阻狀態，且該第二非揮發性記憶體元件未程式化。
  20. 如請求項16所述的方法，其中，該第一非揮發性記憶體元件包括以第一層堆疊設置的第一固定層、第一隧道阻擋層、以及第一自由層，且該第二非揮發性記憶體元件包括以第二層堆疊設置的第二固定層、第二隧道阻擋層、以及第二自由層，該第一層堆疊具有定義第一周緣的第一側壁，該第二層堆疊具有定義第二周緣的第二側壁，該第一周緣與該第二周緣在水平平面中具有不同的尺寸，且該第一層堆疊與該第二層堆疊沿垂直於該水平平面的方向具有基本相同的厚度。
TW109138063A 2019-12-02 2020-11-02 利用非揮發性記憶體元件進行晶片上溫度感測 TWI805960B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/700,358 2019-12-02
US16/700,358 US11585703B2 (en) 2019-12-02 2019-12-02 On-chip temperature sensing with non-volatile memory elements

Publications (2)

Publication Number Publication Date
TW202130979A true TW202130979A (zh) 2021-08-16
TWI805960B TWI805960B (zh) 2023-06-21

Family

ID=75896776

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109138063A TWI805960B (zh) 2019-12-02 2020-11-02 利用非揮發性記憶體元件進行晶片上溫度感測

Country Status (4)

Country Link
US (1) US11585703B2 (zh)
CN (1) CN112992891A (zh)
DE (1) DE102020130393B4 (zh)
TW (1) TWI805960B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11536899B2 (en) * 2020-06-30 2022-12-27 Openlight Photonics, Inc. Integrated bandgap temperature sensor
US20230076182A1 (en) * 2021-09-08 2023-03-09 Globalfoundries Singapore Pte. Ltd. Programmable magnetic tunnel junction

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856581B1 (en) * 2000-10-31 2005-02-15 International Business Machines Corporation Batteryless, oscillatorless, binary time cell usable as an horological device with associated programming methods and devices
JP2003317497A (ja) * 2002-04-24 2003-11-07 Hitachi Ltd 半導体集積回路装置の製造方法
JP4445299B2 (ja) * 2004-03-18 2010-04-07 富士通株式会社 不揮発性メモリ評価方法
US7813167B2 (en) 2008-03-21 2010-10-12 Micron Technology, Inc. Memory cell
US7882455B2 (en) 2008-05-09 2011-02-01 International Business Machines Corporation Circuit and method using distributed phase change elements for across-chip temperature profiling
US8064256B2 (en) * 2009-03-02 2011-11-22 Unity Semiconductor Corporation Non-volatile FIFO with third dimension memory
JP5886974B2 (ja) 2012-09-20 2016-03-16 株式会社日立製作所 半導体記憶装置
US20140264224A1 (en) 2013-03-14 2014-09-18 Intermolecular, Inc. Performance Enhancement of Forming-Free ReRAM Devices Using 3D Nanoparticles
US9130022B2 (en) * 2013-03-15 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method of back-end-of-line (BEOL) fabrication, and devices formed by the method
TWI678768B (zh) * 2014-11-20 2019-12-01 日商新力股份有限公司 半導體裝置
US10141058B1 (en) * 2015-02-17 2018-11-27 Darryl G. Walker Multi-chip non-volatile semiconductor memory package including heater and sensor elements
US20170179382A1 (en) * 2015-12-17 2017-06-22 Microsemi SoC Corporation Low leakage resistive random access memory cells and processes for fabricating same
US9852800B2 (en) 2016-03-07 2017-12-26 Sandisk Technologies Llc Adaptive determination of program parameter using program of erase rate
US10288494B2 (en) 2016-11-30 2019-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. MTJ-based temperature-sensing device
US10103156B2 (en) * 2017-02-16 2018-10-16 Globalfoundries Singapore Pte. Ltd. Strap layout for non-volatile memory device
JP2018148159A (ja) 2017-03-09 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 磁気メモリ、磁気メモリの記録方法及び磁気メモリの読み出し方法
DE102018107724B4 (de) 2017-08-30 2021-08-12 Taiwan Semiconductor Manufacturing Co. Ltd. RRAM-Speicherzelle mit mehreren Filamenten
US10361359B1 (en) 2017-12-30 2019-07-23 Spin Memory, Inc. Magnetic random access memory with reduced internal operating temperature range

Also Published As

Publication number Publication date
DE102020130393B4 (de) 2024-02-08
DE102020130393A1 (de) 2021-06-02
CN112992891A (zh) 2021-06-18
TWI805960B (zh) 2023-06-21
US11585703B2 (en) 2023-02-21
US20210164845A1 (en) 2021-06-03

Similar Documents

Publication Publication Date Title
US11101318B2 (en) Back-side memory element with local memory select transistor
US9660183B2 (en) Integration of spintronic devices with memory device
TWI576992B (zh) 磁阻式隨機存取記憶體裝置及其形成方法
TWI706582B (zh) 用於垂直磁性穿隧接面之應變工程的方法及所得結構
TW201739076A (zh) 用於將自旋霍爾ｍｔｊ裝置嵌入到邏輯處理器中的方法及所造成的結構
KR20180120151A (ko) Stt-mram 메모리 어레이를 로직 프로세서에 통합시키기 위한 접근법 및 결과적 구조체
US20200144293A1 (en) Ferroelectric field effect transistors (fefets) having ambipolar channels
US9923137B2 (en) Magnetic memory with tunneling magnetoresistance enhanced spacer layer
CN103165581A (zh) 测试结构、其制造方法、测试方法、以及mram阵列
WO2018236361A1 (en) FERROELECTRIC FIELD EFFECT TRANSISTORS (FEFET) HAVING INTERFACE LAYER DESIGNED AS A BAND
TWI805960B (zh) 利用非揮發性記憶體元件進行晶片上溫度感測
TW201711022A (zh) 裝置及製作高密度記憶體陣列之方法
US20200144330A1 (en) Multi-channel vertical transistor for embedded non-volatile memory
US10083966B2 (en) Semiconductor integrated circuits having contacts spaced apart from active regions
TWI714538B (zh) 半導體積體電路
WO2018236356A1 (en) FERROELECTRIC FIELD EFFECT TRANSISTORS (FEFET) HAVING COMPOUND SEMICONDUCTOR CHANNELS
US10686011B2 (en) Semiconductor device integrated with memory device and fabrication method thereof
US10205090B2 (en) Semiconductor memory device
TW201508301A (zh) 電橋及具有電橋的磁性感測器組件
US9960207B1 (en) Spin-selective electron relay
WO2018063322A1 (en) Spacer-based patterning for tight-pitch and low-variability random access memory (ram) bit cells and the resulting structures
US10777607B1 (en) Bitcells for a non-volatile memory device
TWI786644B (zh) 具有平面薄膜電晶體（ｔｆｔ）選擇器的高密度記憶體裝置以及其製造方法
WO2018236360A1 (en) PHASE FIELD EFFECT TRANSISTORS HAVING FERROELECTRIC GRID DIELECTRICS
US10811069B2 (en) Non-volatile memory elements with multiple access transistors