DE102020130393A1 - On-chip-temperaturabtastung mit nichtflüchtigen speicherelementen - Google Patents

On-chip-temperaturabtastung mit nichtflüchtigen speicherelementen Download PDF

Info

Publication number
DE102020130393A1
DE102020130393A1 DE102020130393.9A DE102020130393A DE102020130393A1 DE 102020130393 A1 DE102020130393 A1 DE 102020130393A1 DE 102020130393 A DE102020130393 A DE 102020130393A DE 102020130393 A1 DE102020130393 A1 DE 102020130393A1
Authority
DE
Germany
Prior art keywords
memory element
volatile memory
resistance state
layer
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102020130393.9A
Other languages
English (en)
Other versions
DE102020130393B4 (de
Inventor
Bin Liu
Eng Huat Toh
Shyue Seng Tan
Kiok Boone Elgin Quek
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Singapore Pte Ltd
Original Assignee
GlobalFoundries Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Singapore Pte Ltd filed Critical GlobalFoundries Singapore Pte Ltd
Publication of DE102020130393A1 publication Critical patent/DE102020130393A1/de
Application granted granted Critical
Publication of DE102020130393B4 publication Critical patent/DE102020130393B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • G01K7/015—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions using microstructures, e.g. made of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K2219/00—Thermometers with dedicated analog to digital converters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

Strukturen umfassend nichtflüchtige Speicherelemente und Verfahren zum Bilden derartiger Strukturen. Die Struktur umfasst ein erstes nichtflüchtiges Speicherelement (12), ein zweites nichtflüchtiges Speicherelement (14) und eine Temperaturabtastelektronik (46), die mit dem ersten nichtflüchtigen Speicherelement (12) und dem zweiten nichtflüchtigen Speicherelement (14) gekoppelt ist.

Description

  • HINTERGRUND
  • Die vorliegende Erfindung betrifft integrierte Schaltkreise und eine Halbleitervorrichtungsfertigung und insbesondere Strukturen umfassend nichtflüchtige Speicherelemente und Verfahren zum Bilden derartiger Strukturen.
  • On-chip-Temperatursensoren werden entwickelt, um Temperaturablesungen ohne Off-Chip-Komponenten bereitzustellen. Ein Typ eines On-Chip-Temperatursensors beruht auf Invertern umfassend Feldeffekttransistoren, die durch Komplementär-Metall-Oxid-Halbleiter(complementary-metal-oxide-semiconductor; CMOS)-Prozesse gebildet wurden. Durch CMOS-Prozesse gebildete Feldeffekttransistoren können Performance-Variationen umfassen, die von Prozess-bezogenen Variationen herrühren, wie Variationen der Gate-Dielektrikumsdicke und Kanaldotierung. Wegen diesen Performance-Variationen erfordern CMOS-Temperatursensoren eine Mehrpunktkalibrierung, um eine hohe Abtastgenauigkeit bereitzustellen. Ein anderer Typ eines On-Chip-Temperatursensors beruht auf Bipolartransistoren. Jedoch erfordern Sensoren, die auf Bipolartransistoren beruhen, Hochpräzisionsausleseschaltungen.
  • Verbesserte Strukturen umfassend nichtflüchtige Speicherelemente und Verfahren zum Bilden derartiger Strukturen werden benötigt.
  • KURZABRISS
  • Gemäß einer Ausführungsform der Erfindung umfasst eine Struktur ein erstes nichtflüchtiges Speicherelement, ein zweites nichtflüchtiges Speicherelement, und eine Temperaturabtastelektronik, die mit dem ersten nichtflüchtigen Speicherelement und dem zweiten nichtflüchtigen Speicherelement gekoppelt ist.
  • Gemäß einer weiteren Ausführungsform der Erfindung umfasst ein Verfahren ein Bilden eines ersten nichtflüchtigen Speicherelements und eines zweiten nichtflüchtigen Speicherelements, die auf einem ersten Metall-Merkmal in einem ersten Metallisierungsniveau einer Zwischenverbindungsstruktur angeordnet sind, und ein Bilden eines zweiten Metall-Merkmals in einem zweiten Metallisierungsniveau der Zwischenverbindungsstruktur, das sich über dem ersten nichtflüchtigen Speicherelement und dem zweiten nichtflüchtigen Speicherelement befindet. Das zweite Metall-Merkmal koppelt das erste nichtflüchtige Speicherelement und das zweite nichtflüchtige Speicherelement mit einer T emperaturabtastelektronik.
  • Figurenliste
  • Die beigefügten Zeichnungen, die in diese Spezifikation einbezogen sind und einen Teil von ihr darstellen, veranschaulichen verschiedene Ausführungsformen der Erfindung und dienen, zusammen mit einer oben gegebenen allgemeinen Beschreibung der Erfindung und der nachstehend gegebenen detaillierten Beschreibung der Ausführungsformen, dazu, die Ausführungsformen der Erfindung zu erläutern. In den Zeichnungen beziehen sich gleiche Bezugszeichen auf gleiche Merkmale in den verschiedenen Ansichten.
    • 1 ist eine Querschnittsansicht einer Struktur für einen Temperatursensor gemäß Ausführungsformen der Erfindung.
    • 1A ist eine Querschnittsansicht der Struktur von 1, die vor Verwendung als Temperatursensor in ihren Niedrigwiderstandszustand programmiert wird.
    • 1B ist eine Querschnittsansicht der Struktur von 1, die vor Verwendung als Temperatursensor in ihren Hochwiderstandszustand programmiert wird.
    • 2 ist eine Querschnittsansicht einer Struktur für einen Temperatursensor gemäß Ausführungsformen der Erfindung.
    • 3 ist eine Querschnittsansicht einer Struktur für einen Temperatursensor gemäß Ausführungsformen der Erfindung.
    • 3A ist eine Querschnittsansicht der Struktur von 3, die vor Verwendung als Temperatursensor in ihren Niedrigwiderstandszustand programmiert wird.
    • 3B ist eine Querschnittsansicht der Struktur von 3, die vor Verwendung als Temperatursensor in ihren Hochwiderstandszustand programmiert wird.
    • 4 ist eine Querschnittsansicht einer Struktur für einen Temperatursensor gemäß Ausführungsformen der Erfindung.
  • DETAILLIERTE BESCHREIBUNG
  • Unter Bezugnahme auf die 1 und gemäß Ausführungsformen der Erfindung umfasst eine Struktur 10 für einen Temperatursensor ein nichtflüchtiges Speicherelement 12, ein nichtflüchtiges Speicherelement 14, und einen Feldeffekttransistor 16, der mit den nichtflüchtigen Speicherelementen 12, 14 gekoppelt ist. Der Feldeffekttransistor 16, der einen Zugangstransistor zu den nichtflüchtigen Speicherelementen 12, 14 bereitstellt, kann durch eine Front-End-of-Line(FEOL)-Verarbeitung unter Verwendung eines Substrats 18 gebildet werden, das aus einem einkristallinen Halbleitermaterial, wie etwa einkristallinem Silizium, zusammengesetzt ist. Flachgrabenisolationsbereiche 20, die aus einem Dielektrikumsmaterial, wie etwa Siliziumdioxid, zusammengesetzt sein können, können in Gräben gebildet sein, die in dem Substrat 18 strukturiert sind. Die Flachgrabenisolationsbereiche 20 umgeben einen aktiven Bereich des Substrats 18, in dem der Feldeffekttransistor 16 gebildet ist.
  • Der Feldeffekttransistor 16 kann eine Gate-Elektrode 22, eine Gate-Dielektrikumsschicht 24, einen Source-Bereich 26 und einen Drain-Bereich 28 umfassen. Die Gate-Elektrode 22 kann aus einem schwerdotierten Polysilizium zusammengesetzt sein, das als eine Blanket-Schicht über dem Substrat 18 abgeschieden und mit Lithografie- und Ätzprozessen strukturiert wird, und die Gate-Dielektrikumsschicht 24 kann aus Siliziumdioxid zusammengesetzt sein. Alternativ kann die Gate-Elektrode 22 ein Metall-Gate sein, das durch einen Gate-First-Prozess oder einen Replacement-Gate-Prozess gebildet wurde, und die Gate-Dielektrikumsschicht 24 kann aus einem High-k-Dielektrikumsmaterial zusammengesetzt sein. Der Source-Bereich 26 und der Drain-Bereich 28 können dotierte Bereiche sein, die sich in dem Substrat 18 befinden. Der Source-Bereich 26 und der Drain-Bereich 28 können mit einem n-Typ-Dotierstoff (z.B. Phosphor und/oder Arsen) dotiert sein, das eine n-Typ-Leitfähigkeit bereitstellt, oder können alternativ mit einem p-Typ-Dotierstoff dotiert sein (z.B. Bor), das eine p-Typ-Leitfähigkeit bereitstellt. Anstatt das repräsentative planare Design aufzuweisen kann der Feldeffekttransistor 16 ein Finnentyp-Feldeffekttransistor, ein Gate-Rundherum-Feldeffekttransistor, etc. sein.
  • Die nichtflüchtigen Speicherelemente 12, 14 können zwischen einem unteren Metallisierungsniveau 60 und einem oberen Metallisierungsniveau 62 einer Zwischenverbinderstruktur 35 angeordnet sein, die durch eine Back-End-of-Line-Verarbeitung über dem Feldeffekttransistor 16 gefertigt wird. Die Zwischenverbinderstruktur 35 umfasst eine oder mehrere Zwischenlagendielektrikumsschichten 32, ein Metall-Merkmal 30, und Zwischenverbindungen, wie etwa Zwischenverbindungen 34, 36, die eine oder mehrere Metall-Inseln, Durchkontaktierungen und/oder Kontakte aufweisen, die als Metall-Merkmale in der einen oder den mehreren Zwischenlagendielektrikumsschichten 32 gebildet sind. Die eine oder die mehreren Zwischenlagendielektrikumsschichten 32 können aus einem Dielektrikumsmaterial, wie etwa kohlenstoffdotiertem Siliziumdioxid, zusammengesetzt sein, und die Zwischenverbindungen 34, 36 können aus einem oder mehreren Metallen, wie etwa Kupfer, Kobalt, Wolfram, und/oder einem Metallsilizid, zusammengesetzt sein.
  • Die nichtflüchtigen Speicherelemente 12, 14 sind über dem Metall-Merkmal 30 in dem unteren Metallisierungsniveau 60, wie etwa dem ersten (M1) Metallisierungsniveau, der Zwischenverbinderstruktur 35 positioniert. Jedes der nichtflüchtigen Speicherelemente 12, 14 umfasst eine untere Elektrode 38, die sich auf dem Metall-Merkmale 3 in dem unteren Metallisierungsniveau 60 befindet, eine Schaltschicht 40, die sich auf der unteren Elektrode 38 befindet, und eine obere Elektrode 42, die sich auf der Schaltschicht 40 befindet. Die untere Elektrode 38 und die obere Elektrode 42 können aus einem Metall, wie etwa Ruthenium, Platin, Titannitrid, oder Tantalnitrid, zusammengesetzt sein. Die Schaltschicht 40, die zwischen der unteren Elektrode 38 und der oberen Elektrode 42 positioniert ist, kann aus einem dielektrischen Material, wie etwa Siliziumdioxid, Siliziumnitrid, oder einem Metalloxid (z.B. Magnesiumoxid, Tantaloxid, Hafniumoxid, Titanoxid, oder Aluminiumoxid) zusammengesetzt sein.
  • Der Schichtstapel umfassend die untere Elektrode 38, Schaltschicht 40, und obere Elektrode 42 des nichtflüchtigen Speicherelements 12 kann eine Seitenwand 39 aufweisen, die sich um den Schichtstapel erstreckt. In ähnlicher Weise kann der Schichtstapel umfassend die untere Elektrode 38, die Schaltschicht 40, und die obere Elektrode 42 des nichtflüchtigen Speicherelements 14 eine Seitenwand 41 aufweisen, die sich um den Schichtstapel erstreckt. Die Seitenwände 39, 41 können jeweilige Perimeter definieren, die gleiche Dimensionen in einer horizontalen Ebene aufweisen, um die nichtflüchtigen Speicherelemente 12, 14 mit gleichen Größen zu versehen. Alternativ können die Seitenwände 39, 41 ungleiche Dimensionen in der horizontalen Ebene aufweisen, um die nichtflüchtigen Speicherelemente 12, 14 mit ungleichen Größen zu versehen.
  • Die untere Elektrode 38 des nichtflüchtigen Speicherelements 12 und die untere Elektrode 38 des nichtflüchtigen Speicherelements 14 sind beide mit dem Metall-Merkmal 30 gekoppelt, und das Metall-Merkmal 30 ist durch die Zwischenverbindung 36 mit dem Drain-Bereich 28 des Feldeffektransistors 16 gekoppelt. Die obere Elektrode 42 des nichtflüchtigen Speicherelements 12 ist durch eine Zwischenverbindung und ein Metall-Merkmal 43 in dem oberen Metallisierungsniveau 62 mit einer Spannungsquelle (V1) gekoppelt. Die obere Elektrode 42 des nichtflüchtigen Speicherelements 14 ist durch eine Zwischenverbindung und ein Metall-Merkmal 47 in dem oberen Metallisierungsniveau 62 mit Masse (ground; GND) gekoppelt. In dem oberen Metallisierungsniveau 62 ist eine Source-Leitung 44 als ein Metall-Merkmal in dem oberen Metallisierungsniveau 62 positioniert. Die Source-Leitung 44 ist durch die Zwischenverbindung 34 mit dem Source-Bereich 26 des Feldeffekttransistors 16 gekoppelt. Das Metall-Merkmal 30 ist auch mit einem Metall-Merkmal 45 in dem oberen Metallisierungsniveau 62 gekoppelt, um beide nichtflüchtigen Speicherelemente 12, 14 mit der Abtastelektronik 46 zu koppeln. Die Abtastelektronik 46 kann einen oder mehrere Inverter und/oder einen oder mehrere Operationsverstärker umfassen, die sich auf dem gleichen Chip wie die nichtflüchtigen Speicherelemente 12, 14 und der Feldeffekttransistor 16 befinden können. Die Abtastelektronik 46 kann dazu konfiguriert sein, die von den nicht-flüchtigen Speicherelementen 12, 14 empfangene Ausgangsspannung in einen Temperaturwert zu konvertieren. Die Gate-Elektrode 22 des Feldeffekttransistors 16 kann während des Programmierens des nichtflüchtigen Speicherelements 12 als eine Wortleitung fungieren.
  • Die nichtflüchtigen Speicherelemente 12, 14 der Struktur 10 können resistive Speicherelemente sein, bei denen das Dielektrikumsmaterial der Schaltschicht 40, das normalerweise isolierend ist, dazu modifiziert sein kann, durch ein oder mehr Filamente oder leitende Pfade zu leiten, die durch Anlegen einer ausreichend hohen Spannung über der Schaltschicht 40 erzeugt werden. Filamente werden geschaffen, um den Niedrigwiderstandszustand zu schreiben, und Filamente werden zerstört, um den Hochwiderstandszustand zu schreiben.
  • Um die Struktur 10 dazu vorzubereiten, als ein Temperatursensor zu arbeiten, wird durch Anlegen einer Programmierspannung (Vpp) an das nichtflüchtige Speicherelement 12, Verbinden der Source-Leitung 44 mit Masse (GND), Erlauben, dass das nichtflüchtige Speicherelement 14 ohne Verbindung floatet, und Einschalten des Transistors 16, um eine Programmiervorspannung zuzuführen, das nichtflüchtige Speicherelement 12 anfänglich in seinem Niedrigwiderstandszustand geschrieben, wie in 1A gezeigt. Das nichtflüchtige Speicherelement 12 wird anschließend durch Verbinden des nichtflüchtigen Speicherelements 12 mit Masse (GND), Anlegen einer Programmierspannung (Vpp) an die Source-Leitung 44, Erlauben, dass das nichtflüchtige Speicherelement 14 ohne Verbindung floatet, und Einschalten des Transistors 16, um einen Programmierstrom zuzuführen, in seinen Hochwiderstandszustand versetzt, wie in 1B gezeigt. Nach Versetzen des nichtflüchtigen Speicherelements 12 in seinen Hochwiderstandszustand wird das nichtflüchtige Speicherelement 12 ohne weiteres Zyklisieren zwischen Zuständen in dem Hochwiderstandszustand aufrechterhalten.
  • Das nichtflüchtige Speicherelement 14 ist unprogrammiert und wird aus diesem Grund nicht zykliert, um entweder den Niedrigwiderstandszustand oder den Hochwiderstandszustand bereitzustellen. Als ein Ergebnis sind das nichtflüchtige Speicherelement 14 und insbesondere seine Schaltschicht 40 in einem Zustand wie gefertigt.
  • Bei Verwendung zum Abtasten einer Temperatur und unter Bezugnahme auf die 1 wird der Feldeffekttransistor 16 abgeschaltet, die Spannungsquelle (V1) stellt eine Abtastspannung (z.B. 1 Volt) für das nichtflüchtige Speicherelement 12 bereit, und das nichtflüchtige Speicherelement 14 wird mit Masse gekoppelt. Der elektrische Widerstand des nichtflüchtigen Speicherelements 12 weist in seinem Hochwiderstandszustand eine Temperaturabhängigkeit auf. In ähnlicher Weise weist der elektrische Widerstand des nichtflüchtigen Speicherelements 14 in seinem unprogrammierten Zustand auch eine Temperaturabhängigkeit auf. Beispielsweise kann der elektrische Widerstand von jedem der nichtflüchtigen Speicherelemente 12, 14 mit zunehmender Temperatur abnehmen. Jedoch kann die Veränderung des elektrischen Widerstands des nichtflüchtigen Speicherelements 14 mit der Temperatur über einer normalen Betriebstemperaturspanne eines Host-Chips stark sein, und kann die Veränderung des elektrischen Widerstands des nichtflüchtigen Speicherelements 12 mit der Temperatur über der normalen Betriebstemperaturspanne des Host-Chips schwach sein und wenig Änderung aufweisen. In dieser Hinsicht kann der elektrische Widerstand des nichtflüchtigen Speicherelements 14 eine größere Wertveränderung mit einer sich ändernden Temperatur als der elektrische Widerstand des nichtflüchtigen Speicherelements 12 aufweisen.
  • Durch die nichtflüchtigen Speicherelemente 12, 14 wird eine Ausgangsspannung (Vout) erzeugt und von dem Metall-Merkmal 30 für die Abtastelektronik 46 bereitgestellt, an welcher die Ausgangsspannung in eine Temperaturablesung konvertiert werden kann. Die Ausgangsspannung verändert sich mit der Temperatur primär wegen der Temperaturabhängigkeit des elektrischen Widerstands des nichtflüchtigen Speicherelements 14.
  • Bei einer alternativen Ausführungsform können die nichtflüchtigen Speicherelemente 12, 14 Phasenwechselmaterial (phase change material; PCM)-Speicherelemente sein, die ein Phasenwechselmaterial als die Schaltschicht 40 umfassen. Das Phasenwechselmaterial kann ein Chalcogenid-Glas, wie etwa Ge2Sb2Te5, sein und kann erwärmt werden, um eine amorphe Phase oder eine kristalline Phase bereitzustellen, die jeweils die Hochwiderstands- und Niedrigwiderstandszustände definieren. Das Phasenwechselmaterial kann durch Anlegen eines elektrischen Stroms erwärmt werden, der ausreichend ist, um ein Schmelzen zu verursachen. Abhängig von der Stromgröße und dem Pulsieren des Stroms kann das Phasenwechselmaterial anschließend kristallisieren oder amorph bleiben, wodurch sie unterschiedliche Widerstände erreichen und die Temperaturabhängigkeiten für die Struktur 10 zuzuführen.
  • Unter Bezugnahme auf die 2, in der sich gleiche Bezugszeichen auf gleiche Merkmale in 1 beziehen, und gemäß alternativen Ausführungsformen kann die Struktur 10 für den Temperatursensor dazu modifiziert sein, ein zusätzliches nichtflüchtiges Speicherelement 12a, ein zusätzliches nichtflüchtiges Speicherelement 14a, und einen zusätzlichen Feldeffekttransistor 16a zu umfassen, der mit den nichtflüchtigen Speicherelementen 12a, 14a gekoppelt ist. Das nichtflüchtige Speicherelement 12a kann identisch zu dem nichtflüchtigen Speicherelement 12, wie zuvor beschrieben, gebaut sein und funktionieren. Das nichtflüchtige Speicherelement 14a kann identisch zu dem nichtflüchtigen Speicherelement 14, wie zuvor beschrieben, gebaut sein und funktionieren. Der Feldeffekttransistor 16a kann identisch zu dem Feldeffekttransistor 16, wie zuvor beschrieben, gebaut sein und funktionieren.
  • Die untere Elektrode 38 des nichtflüchtigen Speicherelements 12a und die untere Elektrode 38 des nichtflüchtigen Speicherelements 14a sind durch ein Metall-Merkmal 30a ähnlich dem Metall-Merkmal 30 und eine Zwischenverbindung 36a ähnlich der Zwischenverbindung 36 mit dem Drain-Bereich 28 des Feldeffekttransistors 16a gekoppelt. Die obere Elektrode 42 des nichtflüchtigen Speicherelements 14a ist mit einer Spannungsquelle (V2) gekoppelt. Die obere Elektrode 42 des nichtflüchtigen Speicherelements 12a ist mit Masse gekoppelt. Eine Source-Leitung 44a ähnlich der Source-Leitung 44 ist durch die Zwischenverbindung 34a mit dem Source-Bereich 26 des Feldeffekttransistors 16a gekoppelt. Das Metall-Merkmal 30a koppelt auch beide nichtflüchtigen Speicherelemente 12a, 14a mit der Abtastelektronik 46 unabhängig vom Koppeln der nichtflüchtigen Speicherelemente 12, 14 mit der Abtastelektronik 46. Die Gate-Elektrode 22 des Feldeffekttransistors 16a kann als eine Wortleitung fungieren.
  • Um die Struktur 10 darauf vorzubereiten, als ein Temperatursensor zu arbeiten, wird das nichtflüchtige Speicherelement 12a anfänglich in seinen Niedrigwiderstandszustand versetzt, indem eine Programmierspannung an das nichtflüchtige Speicherelement 12 angelegt wird, die Source-Leitung 44 mit Masse verbunden wird, erlaubt wird, dass das nichtflüchtige Speicherelement 14a, ohne Verbindung floatet, und der Transistor 16a eingeschaltet wird, um eine Programmiervorspannung zuzuführen. Das nichtflüchtige Speicherelement 12a wird anschließend in seinen Hochwiderstandszustand gesetzt, indem das nichtflüchtige Speicherelement 12a mit Masse verbunden wird, eine Programmierspannung an die Source-Leitung 44a angelegt wird, erlaubt wird, dass das nichtflüchtige Speicherelement 14 ohne Verbindung floatet, und der Transistor 16 eingeschaltet wird, um einen Programmierstrom zuzuführen. Nach Versetzen des nichtflüchtigen Speicherelements 12a in seinen Hochwiderstandszustand wird das nichtflüchtige Speicherelement 12a in dem Hochwiderstandszustand ohne weiteres Zyklieren zwischen Zuständen aufrechterhalten.
  • Das nichtflüchtige Speicherelement 14a ist unprogrammiert und wird aus diesem Grund nicht zykliert, um entweder den Niedrigwiderstandszustand oder den Hochwiderstandszustand bereitzustellen. Als ein Ergebnis sind das nichtflüchtige Speicherelement 14a und insbesondere seine Schaltschicht 40 in einem Zustand wie gefertigt.
  • Bei Verwendung zum Abtasten einer Temperatur wird eine Abtastspannung von der Spannungsquelle (V2) zu dem nichtflüchtigen Speicherelement 12a zugeführt, und wird eine durch die nichtflüchtigen Speicherelemente 12a, 14a erzeugte Ausgangsspannung (Vout2) von dem Metall-Merkmal 30a zu der Abtastelektronik 46 bereitgestellt. Die Abtastelektronik 46 konvertiert die Kombination der Ausgangsspannung (Vout) von den nichtflüchtigen Speicherelementen 12, 14 und der Ausgangsspannung (Vout2) von den nichtflüchtigen Speicherelementen 12a, 14a zu einer Temperaturablesung. Die Temperaturempfindlichkeit der Temperaturmessung kann durch das Hinzufügen der nichtflüchtigen Speicherelemente 12a, 14a und des bei ihrem Programmieren verwendeten Feldeffekttransistors 16a zu der Struktur 10 effektiv gesteigert (z.B. verdoppelt) werden. Bei Ausführungsformen können zusätzliche Sätze von Speicherelementen und Feldeffekttransistoren hinzugefügt werden, um die Temperaturempfindlichkeit weiter zu erhöhen.
  • Unter Bezugnahme auf die 3, in der sich gleiche Bezugszeichen auf gleiche Merkmale in der 1 beziehen und gemäß alternativen Ausführungsformen kann die Struktur 10 modifiziert sein, um nichtflüchtige Speicherelemente 48, 50 zu umfassen, die als Magnettunnelübergangs-Speicherelemente aufgebaut sein können. In dieser Hinsicht kann jedes der nichtflüchtigen Speicherelemente 48, 50 eine gepinnte oder fixierte Schicht 54, eine Tunnelbarrierenschicht 56, und eine freie Schicht 58 umfassen, die in einem Schichtstapel zwischen der unteren und der oberen Elektrode 38, 42 angeordnet sind. Die fixierte Schicht 54 kann eine oder mehrere Schichten, wie etwa eine Referenzschicht und eine Hartschicht, umfassen, die beispielsweise aus einem magnetischen Material, wie etwa einer Kobalt-PlatinLegierung oder einer Kobalt-Eisen-Bor-Legierung, zusammengesetzt sind. Die Magnetisierung der Referenzschicht der fixierten Schicht 54 ist gepinnt, so dass sich die Magnetisierung unter dem Einfluss eines Programmierstroms nicht umdrehen (d.h. rotieren) kann. Die Tunnelbarrierenschicht 56 kann aus einem nichtmagnetischen dielektrischen Material, wie etwa Magnesiumoxid oder Aluminiumoxid, zusammengesetzt sein. Die freie Schicht 58 kann eine oder mehrere Schichten umfassen, die aus einer magnetischen Legierung, wie etwa einer Kobalt-Eisen-Bor-Legierung, zusammengesetzt sind. Die Magnetisierung der freien Schicht 58 ist nicht gepinnt, so dass sich die Magnetisierung unter dem Einfluss eines Programmierstroms umdrehen (d.h. rotieren) kann.
  • Die Magnetisierung oder magnetische Ausrichtung der Referenzschicht der fixierten Schicht 54 ist in eine bestimmte Richtung gepinnt, während die Magnetisierung oder magnetische Ausrichtung der freien Schicht 58 durch einen durch eine angelegte Vorspannung zugeführten Programmierstrom umgeschaltet werden kann. Insbesondere kann die Magnetisierung der freien Schicht 58 durch den Programmierstrom dazu umgeschaltet werden, in einer Richtung parallel zu der Magnetisierung der Referenzschicht der fixierten Schicht 54 ausgerichtet zu sein, oder durch den Programmierstrom dazu umgeschaltet werden, in einer Richtung antiparallel zu der Magnetisierung der Referenzschicht der fixierten Schicht 54 ausgerichtet zu sein. Die Erzeugung der parallelen und antiparallelen Zustände hängt von der Richtung des jedem der nichtflüchtigen Speicherelemente 48, 50 zugeführten Programmierstroms ab. Wegen eines gesteigerten Tunnelns quer durch die Tunnelbarrierenschicht 56 in dem parallelen Zustand ist der elektrische Widerstand quer durch die Tunnelbarrierenschicht 56 zwischen der freien Schicht 58 und der fixierten Schicht 54 in dem parallelen Zustand geringer als der elektrische Widerstand quer durch die Tunnelbarrierenschicht 56 zwischen der freien Schicht 58 und der fixierten Schicht 54 in dem antiparallelen Zustand.
  • Um die Struktur 10 darauf vorzubereiten, als ein Temperatursensor zu arbeiten, wird das nichtflüchtige Speicherelement 48 in seinen Niedrigwiderstandszustand versetzt, wie es in 3A gezeigt ist, indem eine Programmierspannung (Vpp) an das nichtflüchtige Speicherelement 48 angelegt wird, die Source-Leitung 44 mit Masse (GND) verbunden wird, erlabut wird, dass das nichtflüchtige Speicherelement 50 ohne Verbindung floatet, und der Transistor 16 eingeschaltet wird, um eine Programmiervorspannung zuzuführen. Das nichtflüchtige Speicherelement 50 wird in seinen Hochwiderstandszustand versetzt, wie in 3B gezeigt, indem das nichtflüchtige Speicherelement 50 mit Masse (GND) verbunden wird, eine Programmierspannung (Vpp) an die Source-Leitung 44 angelegt wird, erlaubt wird, dass das nichtflüchtige Speicherelement 48 ohne Verbindung floatet, und der Transistor 16 eingeschaltet wird, um einen Programmierstrom zuzuführen. Nach Versetzen des nichtflüchtigen Speicherelements 48 in seinen Hochwiderstandszustand und des nichtflüchtigen Speicherelements 50 in seinen Niedrigwiderstandszustand werden die nichtflüchtigen Speicherelemente 48, 50 nicht weiter zwischen Zuständen zykliert.
  • Bei Verwendung zum Abtasten der Temperatur und unter Bezugnahme auf die 3 kann die Spannungsquelle (V1), die mit dem nichtflüchtigen Speicherelement 48 gekoppelt ist, auf eine Betriebsspannung (z.B. 1 Volt) eingestellt sein, kann das nichtflüchtige Speicherelement 50 durch die Spannungsquelle (V2) mit Masse gekoppelt sein, und kann der Feldeffekttransistor 16 abgeschaltet werden. Der elektrische Widerstand des nichtflüchtigen Speicherelements 50, der in seinen Hochwiderstandszustand versetzt wurde, kann sich als eine Funktion der Temperatur signifikant verändern, wohingegen der elektrische Widerstand des nichtflüchtigen Speicherelements 48, das in seinen Niedrigwiderstandszustand versetzt wurde, weniger empfindlich für Temperaturveränderungen ist. Das Tunnelmagnetwiderstandsverhältnis (tunnel magnetoresistance ratio; TMR), welches die Abtastspanne als einen Unterschied des elektrischen Widerstands zwischen den Niedrigwiderstands- und Hochwiderstandszuständen bedeutet, verändert sich als eine Funktion der Temperatur, was eine Veränderung des Wertes der Ausgangsspannung (Vout) erzeugt.
  • Der Schichtstapel umfassend die fixierte Schicht 54, die Tunnelbarrierenschicht 56, und die freie Schicht 58 (und optional die untere und die obere Elektrode 38, 42) des nichtflüchtigen Speicherelements 48 kann eine Seitenwand 55 aufweisen, die sich um den Schichtstapel erstreckt. In ähnlicher Weise kann der Schichtstapel umfassend die fixierte Schicht 54, die Tunnelbarrierenschicht 56, und die freie Schicht 58 (und optional die untere und die obere Elektrode 38, 42) des nichtflüchtigen Speicherelements 50 eine Seitenwand 57 aufweisen, die sich um den Schichtstapel erstreckt. Die Seitenwände 55, 57 können jeweilige Perimeter definieren, die gleiche Abmessungen in einer horizontalen Ebene aufweisen, um die nichtflüchtigen Speicherelemente 48, 50 mit gleichen Größen zu versehen. Alternativ können die Seitenwände 55, 57 ungleiche Abmessungen in der horizontalen Ebene aufweisen, um die nichtflüchtigen Speicherelemente 48, 50 mit ungleichen Größen zu versehen. Die Perimeterabmessungen des Schichtstapels können durch die Ätzmaske festgelegt werden, die während eines Strukturierens mit den Fotolithografie- und Ätzprozessen verwendet wird. Unabhängig von Perimeterabmessungen können die Schichtstapel im Wesentlichen gleiche Dicken, t, in einer zu der horizontalen Ebene normalen Richtung aufweisen. Der elektrische Widerstand jedes der nichtflüchtigen Speicherelemente 48, 50 verändert sich mit einer Änderung der Perimeterabmessungen. Beispielsweise kann die Breitendimension des nichtflüchtigen Speicherelements 48 geringer als die Breitendimension des nichtflüchtigen Speicherelements 50 sein, was das nichtflüchtige Speicherelement 48 mit einem höheren elektrischen Widerstand als das nichtflüchtige Speicherelement 50 versieht und die Temperatursensititivät der Struktur 10 erhöht.
  • Unter Bezugnahme auf die 4, in der sich gleiche Bezugszeichen auf gleiche Merkmale in der 3 beziehen und gemäß alternativen Ausführungsformen kann die Struktur 10 für den Temperatursensor modifiziert sein, um ein zusätzliches nichtflüchtiges Speicherelement 48a, ein zusätzliches nichtflüchtiges Speicherelement 50a, und einen zusätzlichen Feldeffekttransistor 16a zu umfassen, der mit den nichtflüchtigen Speicherelementen 48a, 50a gekoppelt ist. Das nichtflüchtige Speicherelement 48a kann identisch zu dem nichtflüchtigen Speicherelement 48, wie zuvor beschrieben, gebaut sein und funktionieren. Das nichtflüchtige Speicherelement 50a kann identisch zu dem nichtflüchtigen Speicherelement 50, wie zuvor beschrieben, gebaut sein und funktionieren. Der Feldeffekttransistor 16a kann identisch zu dem Feldeffekttransistor 16, wie zuvor beschrieben, gebaut sein und funktionieren.
  • Die untere Elektrode 38 von beiden nichtflüchtigen Speicherelementen 48a, 50a ist durch ein Metall-Merkmal 30a ähnlich dem Metall-Merkmal 30 und eine Zwischenverbindung 36a ähnlich der Zwischenverbindung 36 mit dem Drain-Bereich 28 des Feldeffekttransistors 16a gekoppelt. Die obere Elektrode 42 des nichtflüchtigen Speicherelements 48a ist mit einer Spannungsquelle (V1) gekoppelt. Die obere Elektrode 42 des nichtflüchtigen Speicherelements 50a ist mit der Spannungsquelle (V2) gekoppelt. Eine Source-Leitung 44a ähnlich der Source-Leitung 44 ist durch die Zwischenverbindung 34a mit dem Source-Bereich 26 des Feldeffekttransistors 16a gekoppelt. Das Metall-Merkmal 30a ist auch mit der Abtastelektronik 46 gekoppelt. Die Gate-Elektrode 22 des Feldeffekttransistors 16a kann als eine Wortleitung fungieren.
  • Um die Struktur 10 darauf vorzubereiten, als ein Temperatursensor zu arbeiten, wird das nichtflüchtige Speicherelement 48a in seinen Niedrigwiderstandszustand versetzt, indem eine Programmierspannung an das nichtflüchtige Speicherelement 48a angelegt wird, die Source-Leitung 44a mit Masse verbunden wird, erlaubt wird, dass das nichtflüchtige Speicherelement 50a, ohne Verbindung floatet, und der Transistor 16a eingeschaltet wird, um eine Programmiervorspannung zuzuführen. Das nichtflüchtige Speicherelement 50a wird in seinen Hochwiderstandszustand gesetzt, indem das nichtflüchtige Speicherelement 50a mit Masse (GND) verbunden wird, eine Programmierspannung an die Source-Leitung 44a angelegt wird, erlaubt wird, dass das nichtflüchtige Speicherelement 48a ohne Verbindung floatet, und der Transistor 16a eingeschaltet wird, um einen Programmierstrom zuzuführen. Nach Versetzen des nichtflüchtigen Speicherelements 48a in seinen Hochwiderstandszustand und des nichtflüchtigen Speicherelements 50a in seinen Niedrigwiderstandszustand werden die nichtflüchtigen Speicherelemente 48a, 50a nicht weiter zwischen Zuständen zykliert.
  • Bei Verwendung zum Abtasten der Temperatur kann die Spannungsquelle (V2), die mit dem nichtflüchtigen Speicherelement 48a gekoppelt ist, auf eine Betriebsspannung (z.B. 1 Volt) eingestellt sein, kann das nichtflüchtige Speicherelement 50a durch die Spannungsquelle (V1) mit Masse gekoppelt sein, und kann der Feldeffekttransistor 16 abgeschaltet sein. Durch die nichtflüchtigen Speicherelemente 48a, 50a wird eine Ausgangsspannung (Vout2) erzeugt und wird von dem Metall-Merkmal 30a zu der Abtastelektronik 46 bereitgestellt. Die Abtastelektronik 46 wandelt die Kombination der Ausgangsspannung (Vout) von den nichtflüchtigen Speicherelementen 48, 50 und der Ausgangsspannung (Vout2) von den nichtflüchtigen Speicherelementen 48a, 50a in eine Temperaturablesung um. Die Temperaturempfindlichkeit der Temperaturmessung kann durch die Hinzufügung der nichtflüchtigen Speicherelemente 48a, 50a und des Feldeffekttransistors 16a zu der Struktur 10 effektiv gesteigert (z.B. verdoppelt) werden. Bei Ausführungsformen können zusätzliche Sätze von Speicherelementen und Feldeffekttransistoren hinzugefügt werden, um die Temperaturempfindlichtkeit weiter zu erhöhen.
  • Die oben beschriebenen Verfahren werden bei der Fertigung von Chips mit integriertem Schaltkreis verwendet. Die resultierenden Chips mit integriertem Schaltkreis können durch den Fertiger in Roh-Wafer-Form (das heißt, als einzelner Wafer, der mehrere ungehäuste Chips aufweist), als nackter Chip (bare die), oder in einer gehäusten Form vertrieben werden. Der Chip kann mit anderen Chips, diskreten Schaltelementen und/oder anderen Signalverarbeitungsvorrichtungen als Teil von entweder einem Zwischenprodukt oder einem Endprodukt integriert sein. Das Endprodukt kann irgendein Produkt sein, das Chips mit integriertem Schaltkreis umfasst, wie etwa Computerprodukte, die einen zentralen Prozessor aufweisen, oder Smartphones.
  • Bezugnahmen hierin auf Ausdrücke, die durch eine Annäherungssprache modifiziert sind, wie „etwa“, „ungefähr“, und „im Wesentlichen“, sollen nicht auf den spezifizierten präzisen Wert beschränkt sein. Die Annäherungssprache kann der Präzision eines Instruments entsprechen, das verwendet wird, um den Wert zu messen, und kann, falls nicht anderweitig abhängig von der Präzision des Instruments, +/- 10% des(der) angegebenen Werts(Werte) sein.
  • Bezugnahmen hierin auf Ausdrücke wie „vertikal“, „horizontal“, etc. erfolgen beispielhaft und nicht zur Beschränkung, um einen Referenzrahmen zu festzulegen. Der Ausdruck „horizontal“ wie hierin verwendet, ist als eine Ebene definiert, die parallel zu einer konventionellen Ebene eines Halbleitersubstrats ist, ungeachtet seiner tatsächlichen dreidimensionalen räumlichen Ausrichtung. Die Begriffe „vertikal“ and „normal“ beziehen sich auf eine Richtung, die senkrecht zur Horizontalen, wie gerade definiert, ist. Der Begriff „lateral“ bezieht sich auf eine Richtung innerhalb der horizontalen Ebene.
  • Ein Merkmal „verbunden“ oder „gekoppelt“ an ein anderes oder mit einem anderen Merkmal kann an das oder mit dem anderen Merkmal direkt verbunden oder gekoppelt sein oder stattdessen kann eines oder können mehrere dazwischenkommende Merkmale vorhanden sein. Ein Merkmal kann an ein anderes oder mit einem anderen Merkmal „direkt verbunden“ oder „direkt gekoppelt“ sein, falls dazwischenkommende Merkmale nicht vorhanden sind. Ein Merkmal kann an ein anderes oder mit einem anderen Merkmal „indirekt verbunden“ oder „indirekt gekoppelt“ sein, falls wenigstens ein dazwischenkommendes Merkmal vorhanden ist. Ein Merkmal „an“ einem anderen Merkmal oder es „kontaktierend“ kann direkt an oder in direktem Kontakt mit dem anderen Merkmal sein, oder stattdessen kann eines oder können mehrere dazwischenkommende Merkmale vorhanden sein. Ein Merkmal kann „direkt an“ oder in „direktem Kontakt“ mit einem anderen Merkmal sein, falls dazwischenkommende Merkmale nicht vorhanden sind. Ein Merkmal kann „indirekt an“ oder in „indirektem Kontakt“ mit einem anderen Merkmal sein, falls wenigstens ein dazwischenkommendes Merkmal vorhanden ist.
  • Die Beschreibungen der verschiedenen Ausführungsformen der vorliegenden Erfindung wurden zum Zwecke der Veranschaulichung präsentiert, sollen aber nicht erschöpfend oder auf die offenbarten Ausführungsformen beschränkt sein. Viele Modifikationen und Variationen sind für die gewöhnlichen Fachleute offensichtlich, ohne vom Umfang und der Idee der beschriebenen Ausführungsformen abzuweichen. Die hierin verwendete Terminologie wurde gewählt, um die Prinzipien der Ausführungsformen, die praktische Anwendung oder technische Verbesserung gegenüber auf dem Markt erhältlichen Technologien am besten zu erklären, oder es anderen gewöhnlichen Fachleuten zu ermöglichen, die hierin offenbarten Ausführungsformen zu verstehen.

Claims (20)

  1. Struktur umfassend: ein erstes nichtflüchtiges Speicherelement; ein zweites nichtflüchtiges Speicherelement; und eine Temperaturabtastelektronik, die mit dem ersten nichtflüchtigen Speicherelement und dem zweiten nichtflüchtigen Speicherelement gekoppelt ist.
  2. Struktur nach Anspruch 1, wobei das erste nichtflüchtige Speicherelement und das zweite nichtflüchtige Speicherelement resistive Speicherelemente sind.
  3. Struktur nach Anspruch 2, wobei das erste nichtflüchtige Speicherelement einen ersten elektrischen Widerstand aufweist, und das zweite nichtflüchtige Speicherelement einen zweiten elektrischen Widerstand aufweist, der geringer als der erste elektrische Widerstand ist.
  4. Struktur nach Anspruch 2, wobei das erste nichtflüchtige Speicherelement einen ersten elektrischen Widerstand mit einer ersten Temperaturabhängigkeit aufweist, und das zweite nichtflüchtige Speicherelement einen zweiten elektrischen Widerstand mit einer zweiten Temperaturabhängigkeit aufweist, die eine größere Veränderung mit steigender Temperatur als die erste Temperaturabhängigkeit aufweist.
  5. Struktur nach Anspruch 1, wobei das erste nichtflüchtige Speicherelement und das zweite nichtflüchtige Speicherelement jeweils entweder einen Niedrigwiderstandszustand oder einen Hochwiderstandszustand aufweisen, wenn sie programmiert sind, das erste nichtflüchtige Speicherelement den Hochwiderstandszustand aufweist, und das zweite nichtflüchtige Speicherelement weder den Niedrigwiderstandszustand noch den Hochwiderstandszustand aufweist.
  6. Struktur nach Anspruch 1, wobei das erste nichtflüchtige Speicherelement und das zweite nichtflüchtige Speicherelement jeweils entweder einen Niedrigwiderstandszustand oder einen Hochwiderstandszustand aufweisen, wenn sie programmiert sind, das erste nichtflüchtige Speicherelement den Hochwiderstandszustand aufweist und das zweite nichtflüchtige Speicherelement den Niedrigwiderstandszustand aufweist.
  7. Struktur nach Anspruch 1, wobei das erste nichtflüchtige Speicherelement und das zweite nichtflüchtige Speicherelement Magnettunnelübergangs-Speicherelemente sind.
  8. Struktur nach Anspruch 1, wobei das erste nichtflüchtige Speicherelement eine erste fixierte Schicht, eine erste Tunnelbarrierenschicht und eine erste freie Schicht umfasst, die in einem ersten Schichtstapel angeordnet sind, und das zweite nichtflüchtige Speicherelement eine zweite fixierte Schicht, eine zweite Tunnelbarrierenschicht und eine zweite freie Schicht in einem zweiten Schichtstapel umfasst.
  9. Struktur nach Anspruch 8, wobei der erste Schichtstapel eine erste Seitenwand aufweist, die einen ersten Perimeter definiert, der zweite Schichtstapel eine zweite Seitenwand aufweist, die einen zweiten Perimeter definiert, der erste Perimeter und der zweite Perimeter gleiche Abmessungen in einer horizontalen Ebene aufweisen, und der erste Schichtstapel und der zweite Schichtstapel gleiche Dicken in der zu der horizontalen Ebene normalen Richtung aufweisen.
  10. Struktur nach Anspruch 8, wobei der erste Schichtstapel eine erste Seitenwand aufweist, die einen ersten Perimeter definiert, der zweite Schichtstapel eine zweite Seitenwand aufweist, die einen zweiten Perimeter definiert, der erste Perimeter und der zweite Perimeter ungleiche Abmessungen in einer horizontalen Ebene aufweisen, und der erste Schichtstapel und der zweite Schichtstapel gleiche Dicken in einer zu der horizontalen Ebene normalen Richtung aufweisen.
  11. Struktur nach Anspruch 1, wobei das erste nichtflüchtige Speicherelement und das zweite nichtflüchtige Speicherelement Phasenwechselspeicherelemente sind.
  12. Struktur nach Anspruch 1, ferner umfassend: eine Zwischenverbindungsstruktur umfassend ein Metall-Merkmal in einem Metallisierungsniveau, wobei das erste nichtflüchtige Speicherelement und das zweite nichtflüchtige Speicherelement auf dem Metall-Merkmal in dem Metallisierungsniveau positioniert sind.
  13. Struktur nach Anspruch 12, ferner umfassend: einen ersten Feldeffekttransistor umfassend einen Drain, der mit dem Metall-Merkmal gekoppelt ist.
  14. Struktur nach Anspruch 1, ferner umfassend: ein drittes nichtflüchtiges Speicherelement; und ein viertes nichtflüchtiges Speicherelement, wobei das erste nichtflüchtige Speicherelement und das zweite nichtflüchtige Speicherelement unabhängig mit der Temperaturabtastelektronik gekoppelt sind.
  15. Struktur nach Anspruch 14, ferner umfassend: eine Zwischenverbindungsstruktur umfassend ein Metallisierungsniveau, wobei das Metallisierungsniveau ein erstes Metall-Merkmal und ein zweites Metall-Merkmal umfasst, wobei das erste nichtflüchtige Speicherelement und das zweite nichtflüchtige Speicherelement auf dem ersten Metall-Merkmal des Metallisierungsniveaus angeordnet sind, und das dritte nichtflüchtige Speicherelement und das vierte nichtflüchtige Speicherelement auf dem zweiten Metall-Merkmal des Metallisierungsniveaus angeordnet sind.
  16. Verfahren umfassend: Bilden eines ersten nichtflüchtigen Speicherelements und eines zweiten nichtflüchtigen Speicherelements, die auf einem ersten Metall-Merkmal in einem ersten Metallisierungsniveau einer Zwischenverbindungsstruktur angeordnet sind; und Bilden eines zweiten Metall-Merkmals in einem zweiten Metallisierungsniveau der Zwischenverbindungsstruktur, das sich über dem ersten nichtflüchtigen Speicherelement und dem zweiten nichtflüchtigen Speicherelement befindet, wobei das zweite Metall-Merkmal das erste nichtflüchtige Speicherelement und das zweite nichtflüchtige Speicherelement mit einer Temperaturabtastelektronik koppelt.
  17. Verfahren nach Anspruch 16, ferner umfassend: Bilden eines dritten nichtflüchtigen Speicherelements und eines vierten nichtflüchtigen Speicherelements, die auf einem dritten Metall-Merkmal in dem ersten Metallisierungsniveau angeordnet sind, wobei das dritte nichtflüchtige Speicherelement und das vierte nichtflüchtige Speicherelemkent durch ein viertes Metall-Merkmal in dem zweiten Metallisierungsniveau mit der Temperaturabtastelektronik gekoppelt sind.
  18. Verfahren nach Anspruch 16, wobei das erste nichtflüchtige Speicherelement einen ersten elektrischen Wiederstand mit einer ersten Temperaturabhängigkeit aufweist, und das zweite nichtflüchtige Speicherelement einen zweiten elektrischen Widerstand mit einer zweiten Temperaturabhängigkeit aufweist, die eine größer Veränderung mit steigender Temperatur als die erste Temperaturabhängigkeit aufweist.
  19. Verfahren nach Anspruch 16, wobei das erste nichtflüchtige Speicherelement und das zweite nichtflüchtige Speicherelement jeweils entweder einen Niedrigwiderstandszustand oder einen Hochwiderstandszustand aufweisen, wenn sie programmiert sind, das erste nichtflüchtige Speicherelement den Hochwiderstandszustand aufweist und das zweite nichtflüchtige Speicherelement weder den Niedrigwiderstandszustand noch den Hochwiderstandszustand aufweist.
  20. Verfahren nach Anspruch 16, wobei das erste nichtflüchtige Speicherelement eine erste fixierte Schicht, eine erste Tunnelbarrierenschicht und eine erste freie Schicht umfasst, die in einem ersten Schichtstapel angeordnet sind, das zweite nichtflüchtige Speicherelement eine zweite fixierte Schicht, eine zweite Tunnelbarrierenschicht und eine zweite freie Schicht in einem zweiten Schichtstapel umfasst, wobei der erste Schichtstapel eine erste Seitenwand aufweist, die einen ersten Perimeter definiert, der zweite Schichtstapel eine zweite Seitenwand aufweist, die einen zweiten Perimeter definiert, der erste Perimeter und der zweite Perimeter ungleiche Abmessungen in einer horizontalen Ebene aufweisen, und der erste Schichtstapel und der zweite Schichtstapel im Wesentlichen gleiche Dicken in der zu der horizontalen Ebene normalen Richtung aufweisen.
DE102020130393.9A 2019-12-02 2020-11-18 On-chip-temperaturabtastung mit nichtflüchtigen speicherelementen Active DE102020130393B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/700,358 2019-12-02
US16/700,358 US11585703B2 (en) 2019-12-02 2019-12-02 On-chip temperature sensing with non-volatile memory elements

Publications (2)

Publication Number Publication Date
DE102020130393A1 true DE102020130393A1 (de) 2021-06-02
DE102020130393B4 DE102020130393B4 (de) 2024-02-08

Family

ID=75896776

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020130393.9A Active DE102020130393B4 (de) 2019-12-02 2020-11-18 On-chip-temperaturabtastung mit nichtflüchtigen speicherelementen

Country Status (4)

Country Link
US (1) US11585703B2 (de)
CN (1) CN112992891A (de)
DE (1) DE102020130393B4 (de)
TW (1) TWI805960B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11536899B2 (en) * 2020-06-30 2022-12-27 Openlight Photonics, Inc. Integrated bandgap temperature sensor
US20230076182A1 (en) * 2021-09-08 2023-03-09 Globalfoundries Singapore Pte. Ltd. Programmable magnetic tunnel junction

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856581B1 (en) * 2000-10-31 2005-02-15 International Business Machines Corporation Batteryless, oscillatorless, binary time cell usable as an horological device with associated programming methods and devices
JP2003317497A (ja) * 2002-04-24 2003-11-07 Hitachi Ltd 半導体集積回路装置の製造方法
JP4445299B2 (ja) * 2004-03-18 2010-04-07 富士通株式会社 不揮発性メモリ評価方法
US7813167B2 (en) 2008-03-21 2010-10-12 Micron Technology, Inc. Memory cell
US7882455B2 (en) 2008-05-09 2011-02-01 International Business Machines Corporation Circuit and method using distributed phase change elements for across-chip temperature profiling
US8064256B2 (en) * 2009-03-02 2011-11-22 Unity Semiconductor Corporation Non-volatile FIFO with third dimension memory
WO2014045372A1 (ja) 2012-09-20 2014-03-27 株式会社日立製作所 半導体記憶装置
US20140264224A1 (en) 2013-03-14 2014-09-18 Intermolecular, Inc. Performance Enhancement of Forming-Free ReRAM Devices Using 3D Nanoparticles
US9130022B2 (en) * 2013-03-15 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method of back-end-of-line (BEOL) fabrication, and devices formed by the method
TWI678768B (zh) * 2014-11-20 2019-12-01 日商新力股份有限公司 半導體裝置
US9613719B1 (en) * 2015-02-17 2017-04-04 Darryl G. Walker Multi-chip non-volatile semiconductor memory package including heater and sensor elements
US20170179382A1 (en) * 2015-12-17 2017-06-22 Microsemi SoC Corporation Low leakage resistive random access memory cells and processes for fabricating same
US9852800B2 (en) 2016-03-07 2017-12-26 Sandisk Technologies Llc Adaptive determination of program parameter using program of erase rate
US10288494B2 (en) 2016-11-30 2019-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. MTJ-based temperature-sensing device
US10103156B2 (en) * 2017-02-16 2018-10-16 Globalfoundries Singapore Pte. Ltd. Strap layout for non-volatile memory device
JP2018148159A (ja) 2017-03-09 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 磁気メモリ、磁気メモリの記録方法及び磁気メモリの読み出し方法
DE102018107724B4 (de) 2017-08-30 2021-08-12 Taiwan Semiconductor Manufacturing Co. Ltd. RRAM-Speicherzelle mit mehreren Filamenten
US10361359B1 (en) 2017-12-30 2019-07-23 Spin Memory, Inc. Magnetic random access memory with reduced internal operating temperature range

Also Published As

Publication number Publication date
TWI805960B (zh) 2023-06-21
US20210164845A1 (en) 2021-06-03
US11585703B2 (en) 2023-02-21
TW202130979A (zh) 2021-08-16
CN112992891A (zh) 2021-06-18
DE102020130393B4 (de) 2024-02-08

Similar Documents

Publication Publication Date Title
EP1540748B1 (de) Magnetfeldsensor mit einem hallelement
DE112018003670T5 (de) Rückseitiges speicherelement mit lokalem speicherauswahltransistor
DE102017119622B4 (de) Zellenskalierung für differentielles Messen
DE69735780T2 (de) Ferromagnetischer Speicher vom fip-flop Typ
DE69324864T2 (de) Verfahren zur Herstellung einer Halbleiter-Speicherstruktur vom vertikalen Typ und nach dem Verfahren hergestellte Struktur
DE102020130393B4 (de) On-chip-temperaturabtastung mit nichtflüchtigen speicherelementen
DE112013007149T5 (de) MTJ-Spin-Hall-MRAM-Bit-Zelle und -Anordnung
DE102005034386A1 (de) Tiefe Justiermarken auf Rand-Chips zum anschließenden Ausrichten von opaken Schichten
DE102008007655A1 (de) Mehrbit-Phasenänderungs-Zufallszugriffsspeicher und Verfahren zum Bilden derselben
DE102004034822A1 (de) MRAM und Verfahren zu dessen Herstellung
DE102014106486B4 (de) Integrierte Schaltung mit einer Klemmstruktur und Verfahren zum Einstellen einer Schwellenspannung eines Klemmtransistors
DE60304209T2 (de) Magnettunnelsperrschichtspeicherzellenarchitektur
DE102020205677A1 (de) Nichtflüchtige speicherelemente mit filamentbeschränkung
DE102021100773A1 (de) Verspannte ferromagnetische hall-metall-sot-schicht
DE112022003125T5 (de) Magnetoresistives spin-orbit-torque-direktzugriffsspeicher-array
DE102020105127A1 (de) Source- oder drain-strukturen für germanium-n-kanalvorrichtungen
DE69619265T2 (de) Esd-schutzstruktur für halbleiterchips
DE3878065T2 (de) Testanordnung und -verfahren fuer integrierte schaltungen, womit das bestimmen von oberflaechenschichteffekten moeglich wird.
DE102005046777B4 (de) Halbleiterspeicher-Einrichtung
DE102005046774B4 (de) Halbleiterspeicher-Einrichtung mit vergrabenem Masse-Kontakt und Verfahren zu deren Herstellung
DE102023121898A1 (de) Temperaturerfassung mit Widerstand mit negativem Temperaturkoeffizienten in GaN-Einrichtungen
DE102005046739B4 (de) Ein quasi-selbstpositionierender MRAM-Kontakt
DE112021000360T5 (de) Phasenwechselspeichereinheit mit mehreren anschlüssen
DE112021003002T5 (de) Doppel-damaszener-kreuzschienen-anordnung für ein deaktivieren einer fehlerbehafteten resistiven schalteinheit in der anordnung
DE102004020677A1 (de) Vorrichtung mit statischen Speicherzellen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division